專利名稱：脈沖輸出電路、移位寄存器、以及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及脈沖輸出電路、移位寄存器和具有該移位寄存器的顯示 裝置、半導(dǎo)體裝置以及電子設(shè)備。本發(fā)明特別涉及由單一導(dǎo)電型薄膜晶
體管(TFT)構(gòu)成的脈沖輸出電路、移位寄存器和顯示裝置、半導(dǎo)體裝 置以及電子設(shè)備。
背景技術(shù)：
近年來，對使用由在絕緣體上，特別是在玻璃、塑料襯底上的半導(dǎo) 體薄膜而形成的薄膜晶體管(以下，也稱為TFT)來形成電路的顯示裝 置，特別是對有源矩陣型顯示裝置的研究開發(fā)正在加步進(jìn)行。使用TFT 而形成的有源矩陣型顯示裝置具有數(shù)十萬至數(shù)百萬個(gè)配置為矩陣狀的 像素，并且通過利用配置在每個(gè)像素中的TFT控制每個(gè)像素的電荷，來 顯示圖像。
而且，最近的技術(shù)已經(jīng)發(fā)展到在形成構(gòu)成像素部的像素TFT的同 時(shí)，在像素部的外圍也使用TFT形成驅(qū)動(dòng)電路的方式。這些技術(shù)大大促 進(jìn)了裝置的輕量化、薄型化、小型化和低耗電量化。因而，對近年其應(yīng) 用領(lǐng)域顯著擴(kuò)大的便攜式信息終端的顯示部等來說，TFT已經(jīng)必不可 少。
一般地，使用組合N型TFT和P型TFT而形成的CMOS電路作為 構(gòu)成顯示裝置的驅(qū)動(dòng)電路的電路。作為CMOS電路的特征，可以舉出如 下兩點(diǎn)由于只當(dāng)邏輯變化(從H (High (高))水平到L (Low(低)) 水平，或者從L水平到H水平)時(shí)電流才流過，并且當(dāng)某種邏輯被保持 時(shí)，理想的是電流不流過(實(shí)際上有微小的漏電流)，所以可以使整體 上電路的耗電量非常低；由于具有不同極性的TFT互補(bǔ)性地工作，所以 可以進(jìn)行高速工作。
然而，當(dāng)考慮到制造工序時(shí)，由于CMOS電路的離子摻雜工序等很 復(fù)雜，因此其繁多的工序數(shù)量直接影響到制造成本。于是，提出了如下 的電路通過4吏用具有N型和P型中的任一個(gè)的單極性的TFT來構(gòu)成 現(xiàn)有的由CMOS電路構(gòu)成的電路，并且實(shí)現(xiàn)與CMOS電路相同程度的 高速工作(例如，參照專利文件l)。
在專利文件1所記載的電路中，如圖7A至7C所示，可以通過使電 連接到輸出端子的TFT2050的柵電極成為暫時(shí)的浮動(dòng)狀態(tài)，來利用 TFT2050的4冊和源之間的電容耦合，而4吏其柵電才及的電位高于電源電 位。結(jié)果，不產(chǎn)生TFT2050的閾值所引起的電壓下降，而可以得到?jīng)]有 振幅衰減的輸出。符號2010、 2020、 2030、 2040、以及2060表示TFT， 符號2070表示電容元件，符號2100表示第一振幅補(bǔ)償電路，符號2200 表示第二振幅補(bǔ)償電路。
這種在TFT2050中的工作稱為自舉工作(bootstrap operation)。通 過利用這種工作，不產(chǎn)生TFT的閾值所引起的電壓下降，而可以得到輸 出脈沖。
此外，圖7A至7C所記載的電路由于在沒有脈沖的輸入/輸出的期 間中使TFT2050、 2060的柵電極都成為浮動(dòng)狀態(tài)，而使在節(jié)點(diǎn)oc中產(chǎn)生 如噪音那樣的電位的變動(dòng)。為了解決該問題，提出了如下電路通過在 沒有脈沖的輸入/輸出的期間中使TFT1020、 1060在接通的狀態(tài)下成為 浮動(dòng)狀態(tài)，來減少產(chǎn)生在節(jié)點(diǎn)cc中的噪音(參照圖8A至8C)(例如， 參照專利文件2)。符號1010、 1030、 1040、以及1050表示TFT,符 號1070表示電容元件，符號1100表示第一振幅補(bǔ)償電路，符號1200 表示第二振幅補(bǔ)償電路。專利公開2002 — 335153號公報(bào)專利公開2004 - 226429號公報(bào)

發(fā)明內(nèi)容
在圖8A至8C中，對SROutl來說，在輸出脈沖后，CK1馬上從H 水平變化到L水平。跟著，SROutl的電位也開始下降。另一方面，在 CK2成為H水平的同時(shí)，也在第二階段中執(zhí)行與上述類似的工作，而脈 沖被輸出到SROut2。該脈沖在第一階段中被輸入到輸入端子3,而使 TFT1030接通。由此，TFT1020、 1060的柵電極的電位上升而接通。相 應(yīng)地，TFT1050的4冊電才及的電位以及SROutl的電位下降。然后，當(dāng) SROut2的輸出從H水平變化到L水平時(shí)，TFT1030截止。由此，此時(shí) TFT1020、 1060的柵電極成為浮動(dòng)狀態(tài)。以后，在第一階段中這種狀態(tài) 繼續(xù)到下 一 個(gè)脈沖被輸入。
如此，在圖8A和8B的電路中，節(jié)點(diǎn)P在沒有脈沖的輸入/輸出的 期間中處于浮動(dòng)狀態(tài)。例如，當(dāng)圖8A和8B的電路用作掃描驅(qū)動(dòng)器(scan
driver)時(shí)，在大約一個(gè)幀中，需要保持節(jié)點(diǎn)p的電位。TFT1040和 TFT1060的溝道寬度比4交大，所以TFT1040和TFT1060的截止電流也 成為高。此時(shí)，有可能由于TFT1040和TFT1060的截止電流，節(jié)點(diǎn)(3 的電位降低，而使TFT1060截止。結(jié)果，電路有可能由于與時(shí)鐘信號電 容耦合而4普誤工作。
此外，當(dāng)從TFT1050輸出脈沖時(shí)，節(jié)點(diǎn)(3處于浮動(dòng)狀態(tài)。因此，當(dāng) 節(jié)點(diǎn)Y的電位從L水平上升到H水平時(shí)，有可能由于電容耦合，節(jié)點(diǎn)|3 的電位增加。其結(jié)果，有可能TFT1020接通而進(jìn)行錯(cuò)誤的工作。該電位
的變動(dòng)與正常的脈沖振幅相比非常小，所以只要電位的變動(dòng)小于 TFT1020的閾值，就沒有問題。但是，當(dāng)電位的變動(dòng)大于TFT1020的閾 值時(shí)，節(jié)點(diǎn)oc的電位降低，而有可能發(fā)生錯(cuò)誤的工作。特別是，當(dāng)將非 晶硅使用于TFT時(shí)，大多使用氮化膜作為柵絕緣膜，所以有可能發(fā)生閣 值的變動(dòng)。結(jié)果，脈沖輸出電路進(jìn)行錯(cuò)誤工作的可能性高了。
此外，當(dāng)將非晶硅使用于TFT時(shí)，因?yàn)榕c使用多晶硅的TFT相比 其電氣特性差，所以難以得到足夠的驅(qū)動(dòng)能力，并且由于電壓條件，而 使閾值移動(dòng)。因此，通過利用使用了非晶硅的TFT來形成驅(qū)動(dòng)像素的驅(qū) 動(dòng)電路的電路技術(shù)是一個(gè)問題。
本說明書所7>開的發(fā)明的目的在于通過解決一個(gè)或多個(gè)上述問 題，來提供減少電路內(nèi)的錯(cuò)誤工作且保證更正確的工作的脈沖輸出電 路、移位寄存器和顯示裝置。
本發(fā)明的脈沖輸出電路的特征在于，在不輸出脈沖的非選擇期間中 對處于浮動(dòng)狀態(tài)的晶體管的柵電極定期供給電位以使晶體管接通。此 外，其特征還在于，通過定期使其他晶體管接通或截止，來對晶體管的 4冊電一及供纟合電^f立。
此外，驅(qū)動(dòng)本發(fā)明的移位寄存器，并使從第m脈沖輸出電路輸出的 脈沖和從第(m+l)脈沖輸出電路輸出的脈沖一半(1/2周期)重疊。以 下說明本發(fā)明的移位寄存器及脈沖輸出電路的具體結(jié)構(gòu)。
本發(fā)明的移位寄存器包括至少包含第(m-2)脈沖輸出電路、第 (m-l)脈沖輸出電路、第m脈沖輸出電路、第(m+l)脈沖輸出電路 以及第(m+2)脈沖輸出電路(m^3)的多個(gè)脈沖輸出電路；輸出時(shí)鐘 信號的第一信號線至第四信號線，其中，各脈沖輸出電路包括第一輸入 端子至第六輸入端子和輸出端子，并且，在第m脈沖輸出電路中，第一
輸入端子至第三輸入端子電連接到第一信號線至第四信號線中的任一
個(gè)，第四輸入端子電連接到第(m-2)脈沖輸出電路的輸出端子，第五 輸入端子電連接到第(m-1 )脈沖輸出電路的輸出端子，第六輸入端子 電連接到第(m+2)脈沖輸出電路的輸出端子，輸出端子電連接到第(m -2)脈沖輸出電路的第六輸出端子、第(m+1 )脈沖輸出電路的第五輸 入端子以及第(m+2)脈沖輸出電路的第四輸入端子。
本發(fā)明的脈沖輸出電路包括第一晶體管至第九晶體管，其中，在第 一晶體管中，第一電極電連接到第一電源線，第二電極電連接到第三晶 體管的柵電極，柵電極電連接到第四輸入端子；在第二晶體管中，第一 電極電連接到第二電源線，第二電極電連接到第三晶體管的柵電極，柵 電極電連接到第四晶體管的柵電極；在第三晶體管中，第一電極電連接 到第一輸入端子，第二電極電連接到輸出端子；在第四晶體管中，第一 電極電連接到第三電源線，第二電極電連接到輸出端子；在第五晶體管 中，第一電極電連接到第四電源線，第二電極電連接到第二晶體管的柵 電極以及第四晶體管的柵電極，柵電極電連接到第四輸入端子；在第六 晶體管中，第一電極電連接到第四電源線，第二電極電連接到第二晶體 管的柵電極以及第四晶體管的柵電極，柵電極電連接到第五輸入端子； 在第七晶體管中，第一電極電連接到第五電源線，第二電極電連接到第 二晶體管的柵電極以及第四晶體管的柵電極，柵電極電連接到第六輸入 端子；在第八晶體管中，第一電極電連接到第五電源線，第二電極電連 接到第九晶體管的第二電極，柵電極電連接到第二輸入端子；在第九晶 體管中，第一電極電連接到第二晶體管的柵電極以及第四晶體管的柵電 極，柵電極電連接到第三輸入端子。
本發(fā)明的顯示裝置包括像素；驅(qū)動(dòng)像素的移位寄存器，其中，移 位寄存器包括至少包含第(m-2)脈沖輸出電路、第(m-l)脈沖 輸出電路、第m脈沖輸出電路、第(m+1 )脈沖輸出電路以及第(m+2) 脈沖輸出電路(m^3)的多個(gè)脈沖輸出電路；輸出時(shí)鐘信號的第一信號 線至第四信號線，并且，各脈沖輸出電路包括第一輸入端子至第六輸入 端子和輸出端子，并且，在第m脈沖輸出電路中，第一輸入端子至第三 輸入端子電連接到第 一信號線至第四信號線中的任一個(gè)，第四輸入端子 電連接到第(m-2)脈沖輸出電路的輸出端子，第五輸入端子電連接到 第(m - 1 )脈沖輸出電路的輸出端子，第六輸入端子電連接到第(m+2)
脈沖輸出電路的輸出端子，輸出端子電連接到第(m-2)脈沖輸出電路 的第六輸出端子、第(m+l )脈沖輸出電路的第五輸入端子以及第(m+2 ) 脈沖輸出電路的第四輸入端子。
本發(fā)明可以通過在不輸入/輸出脈沖的非選擇期間中對處于浮動(dòng)狀 態(tài)的晶體管的柵電極定期供給電位，來抑制脈沖輸出電路的錯(cuò)誤工作。
此外，可以通過使用使從第m脈沖輸出電路輸出的脈沖和從第 (m+l)脈沖輸出電路輸出的脈沖一半(1/2周期)重疊的驅(qū)動(dòng)方法，來 提供能承受很大負(fù)荷并以高頻率工作的脈沖輸出電路。


圖1A至1C是表示本發(fā)明的移位寄存器以及脈沖輸出電路的一個(gè) 例子的圓；
圖2是表示本發(fā)明的脈沖輸出電路的一個(gè)工作例子的圖； 圖3A至3D是表示本發(fā)明的脈沖輸出電路的一個(gè)工作例子的圖； 圓4A至4D是表示本發(fā)明的脈沖輸出電路的一個(gè)工作例子的圖； 圖5A和5B是比較本發(fā)明和現(xiàn)有的脈沖輸出電路的工作的圖； 圖6A至6C是表示本發(fā)明的移位寄存器以及脈沖輸出電路的一個(gè) 例子的圖7A至7C是表示現(xiàn)有的移位寄存器、脈沖輸出電路、以及其工作 的一個(gè)例子的圖8A至8C是表示現(xiàn)有的移位寄存器、脈沖輸出電路、以及其工作 的一個(gè)例子的圖9A至9C是表示設(shè)置有本發(fā)明的移位寄存器的顯示裝置的一個(gè) 例子的圖10A和10B是表示設(shè)置有本發(fā)明的移位寄存器的顯示裝置的一個(gè) 例子的圖11A和11B是表示設(shè)置有本發(fā)明的移位寄存器的顯示裝置的一個(gè) 例子的圖12A至12C是表示設(shè)置有本發(fā)明的移位寄存器的顯示裝置的一 個(gè)例子的圖13是表示設(shè)置有本發(fā)明的移位寄存器的顯示裝置的一個(gè)例子的
圖14A至14H是表示設(shè)置有本發(fā)明的移位寄存器的電子設(shè)備的一
個(gè)例子的圖15A和15B是表示設(shè)置有本發(fā)明的移位寄存器的顯示裝置的顯示
元件的一個(gè)例子的圖。
本發(fā)明的選擇圖是圖1A至1C。
具體實(shí)施例方式
下面，關(guān)于本發(fā)明的實(shí)施方式參照附圖而說明。 <旦是，本發(fā)明可以 以多個(gè)不同方式來實(shí)施，所屬技術(shù)領(lǐng)域的普通人員可以很容易地理解一 個(gè)事實(shí)，就是其方式及詳細(xì)內(nèi)容可以被變換為各種各樣的形式而不脫離 本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應(yīng)該被解釋為僅限定在本實(shí)施 方式所記載的內(nèi)容中。注意，在以下說明的本發(fā)明的結(jié)構(gòu)中，在不同附 圖中共同使用表示相同部分的符號。
實(shí)施方式1
在本實(shí)施方式中，參照附圖而說明本發(fā)明的脈沖輸出電路、包括該 脈沖輸出電路的移位寄存器的一個(gè)例子。
本實(shí)施方式所表示的移位寄存器包括第一脈沖輸出電路10一i至第n 脈沖輸出電路10—n(n^3)、輸出時(shí)鐘信號的第一信號線11至第四信號 線14(參照圖1A)。第一信號線ll輸出第一時(shí)鐘信號(CK1),第二 信號線12輸出第二時(shí)鐘信號(CK2),第三信號線13輸出第三時(shí)鐘信 號(CK3),第四信號線M輸出第四時(shí)鐘信號(CK4)。
時(shí)鐘信號(CK)是以一定間隔反復(fù)H (High)信號和L (Low)信 號的信號，在此，第一時(shí)鐘信號(CK1)至第四時(shí)鐘信號(CK4)依次 延遲了 1/2周期。在本實(shí)施方式中，通過利用第一時(shí)鐘信號(CK1)至 第四時(shí)鐘信號(CK4),來進(jìn)行脈沖輸出電路的驅(qū)動(dòng)的控制等。
第一脈沖輸出電路10—i至第n脈沖輸出電路10—n分別包括第一輸 入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第 五輸入端子25、第六輸入端子26、輸出端子27 (參照圖1B)。
第一輸入端子21、第二輸入端子22以及第三輸入端子23電連接到 第一信號線11至第四信號線14中的任一個(gè)。例如，在圖1A至1C中， 在第一脈沖輸出電路10—!中，第一輸入端子21電連接到第一信號線 11,并第二輸入端子22電連接到第二信號線12,且第三輸入端子23電 連接到第三信號線13。此外，在第二脈沖輸出電路10一2中，第一輸入 端子21電連接到第二信號線12,并第二輸入端子22電連接到第三信號
線13,且第三輸入端子23電連接到第四信號線14。此外，在本實(shí)施方式所示的移位寄存器的第m脈沖輸出電路(m^3)中，第四輸入端子24電連接到第(m-2)脈沖輸出電路的輸 出端子27以及第(m-1)脈沖輸出電路的第五輸入端子25,第五輸入 端子25電連接到第(m - 1 )脈沖輸出電路的輸出端子27以及第(m+l ) 脈沖輸出電路的第四輸入端子24,第六輸入端子26電連接到第(m+2) 脈沖輸出電路的輸出端子27，輸出端子27電連接到第(m-2)脈沖輸 出電路的第六輸入端子26、第(m+l )脈沖輸出電路的第五輸入端子25 以及第(m+2)脈沖輸出電路的第四輸入端子24且將信號輸出到OUT(m)。例如，在第三脈沖輸出電路10—3中，第四輸入端子24電連接到第 一脈沖輸出電路10」的輸出端子以及第二脈沖輸出電路10—2的第五輸 入端子，第五輸入端子25電連接到第二脈沖輸出電路10—2的輸出端子 以及第四脈沖輸出電路10—4的第四輸入端子，第六輸入端子26電連接 到第五脈沖輸出電路10—5的輸出端子，輸出端子電連接到第 一脈沖輸出 電路10—!的第六輸入端子、第四脈沖輸出電路10」的第五輸入端子、 以及第五脈沖輸出電路10_5的第四輸入端子。此外，在第三脈沖輸出電路10—3中，從第一脈沖輸出電路10_！的輸出端子輸出的信號被輸入到第四輸入端子24,從第二脈沖輸出電路10—2的輸出端子輸出的信號被 輸入到第五輸入端子25,從第五脈沖輸出電路10_5的輸出端子輸出的 信號被輸入到第六輸入端子26,從輸出端子27輸出的信號被輸入到第 一脈沖輸出電路10—i的第六輸入端子、第四脈沖輸出電路10_4的第五 輸入端子以及第五脈沖輸出電路10一5的第四輸入端子。此外，在第一脈沖輸出電路中，第一起始脈沖(SP1 )被輸入到第 四輸入端子24,并且第二起始脈沖(SP2)被輸入到第五輸入端子25。下面，將說明第一脈沖輸出電路10—!至第n脈沖輸出電路10—n的 具體結(jié)構(gòu)。第一脈沖輸出電路10—!至第n脈沖輸出電路10—n分別具有第一晶 體管101至第九晶體管109、第一電容元件111和第二電容元件112(參 照圖1C)。此外，從第一電源線31至第六電源線36將信號除了供給于 上述第一輸入端子21至第六輸入端子26以及輸出端子27以外，還供 給于第一晶體管101至第九晶體管109。
在第一晶體管101中，第一電極(源電極和漏電極中的一個(gè))電連 接到第一電源線31，第二電極(源電極和漏電極中的另一個(gè))電連接到第三晶體管103的柵電極以及第二電容元件112的第二電極，柵電極電 連接到第四輸入端子24。在第二晶體管102中，第一電極電連接到第二 電源線32，第二電極電連接到第三晶體管103的柵電極，柵電極電連接 到第四晶體管104的4冊電極。在第三晶體管103中，第一電極電連接到 第一輸入端子21,第二電極電連接到輸出端子27。在第四晶體管104 中，第一電極電連接到第三電源線33,第二電極電連接到輸出端子27。 在第五晶體管105中，第一電極電連接到第四電源線34,第二電極電連 接到第二晶體管102的柵電極以及第四晶體管104的柵電極，柵電極電 連接到第四輸入端子24。在第六晶體管106中，第一電極電連接到第四 電源線34，第二電極電連接到第二晶體管102的柵電極以及第四晶體管 104的柵電極，柵電極電連接到第五輸入端子25。在第七晶體管107中， 第一電極電連接到第五電源線35,第二電極電連接到第二晶體管102的 柵電極以及第四晶體管104的柵電極，柵電極電連接到第六輸入端子 26。在第八晶體管108中，第一電極電連接到第五電源線35,第二電極 電連接到第九晶體管109的第二電極，柵電極電連接到第二輸入端子 22。在第九晶體管109中，第一電極電連接到第二晶體管102的柵電極 以及第四晶體管104的柵電極，柵電極電連接到第三輸入端子23。在第 一電容元件lll中，第一電極電連接到第六電源線36,第二電極電連接 到第二晶體管102的柵電極以及第四晶體管104的柵電極。在第二電容 元件112中，第一電極電連接到輸出端子27，第二電極電連接到第一晶 體管101的第二電極以及第三晶體管103的柵電極。在圖1C中，第一晶體管101的第二電極、第二晶體管102的第二 電極、第三晶體管103的柵電極以及第二電容元件112的第二電極的連 接的地方是節(jié)點(diǎn)A。此外，第二晶體管102的柵電極、第四晶體管104 的柵電極、第五晶體管105的第二電極、第六晶體管106的第二電極、 第七晶體管107的第二電極、第九晶體管109的第一電極以及第一電容 元件111的第二電極的連接的地方是節(jié)點(diǎn)B。此外，第三晶體管103的 第二電極、第四晶體管104的第二電極、第二電容元件112的第一電極 以及輸出端子27的連接的地方是節(jié)點(diǎn)C。下面，參照圖2至圖4D說明圖1所示的移位寄存器的工作。具體 地說，在圖2的時(shí)序圖中分割為第一期間51、第二期間52、第三期間 53、第四期間54以及第五期間55來說明。注意，在下面的i兌明中，第 一晶體管101至第九晶體管109是N溝道型薄膜晶體管，并且當(dāng)柵和源 之間的電壓(Vgs)大于閾值電壓(Vth)時(shí)，成為接通狀態(tài)。此外，在此，對第二脈沖輸出電路10—2的輸出進(jìn)行說明。在第二脈 沖輸出電路10—2中，第一輸入端子21電連接到供給第二時(shí)鐘信號 (CK2)的第二信號線12,第二輸入端子22電連接到供給第三時(shí)鐘信 號(CK3)的第三信號線13,第三輸入端子23電連接到供給第四時(shí)鐘 信號(CK4)的第四信號線l4。注意，VI的電位(VDD)被供給于第一電源線31以及第五電源線 35,并且V2的電位(VSS)被供給于第二電源線32至第四電源線34、 第六電源線36。在此，V1>V2。此外，第一時(shí)鐘信號(CK1 )至第四時(shí) 鐘信號(CK4)是以一定間隔反復(fù)H水平和L水平的信號，使當(dāng)H水平 時(shí)電位為VDD,并且當(dāng)L水平時(shí)電位為VSS。此外，在此為了筒化說 明，使VSS-O，但是不局限于此。在第一期間51中，第二起始脈沖(SP2)成為H水平來使電連接到 第二脈沖輸出電路10j的第四輸入端子24的第一晶體管101和第五晶 體管105接通。因?yàn)榈谌龝r(shí)鐘信號(CK3)以及第四時(shí)鐘信號(CK4) 也是H水平，所以第八晶體管108和第九晶體管109也接通(參照圖 3A)。此時(shí)，因?yàn)榈谝痪w管101接通，所以節(jié)點(diǎn)A的電位上升。此外， 在第五電源線35和第四電源線34之間流過貫通電流(direct tunneling current)，但是通過調(diào)節(jié)晶體管的尺寸，來控制節(jié)點(diǎn)B的電位以使第二 晶體管102成為截止?fàn)顟B(tài)。例如，通過使第五晶體管105的溝道寬度(與 在源區(qū)和漏區(qū)中載流子流過的方向垂直的方向上的溝道寬度)大于第八 晶體管108或第九晶體管109,來實(shí)現(xiàn)第二晶體管102的截止?fàn)顟B(tài)。在第二期間52中，從第一脈沖輸出電路10—i的輸出端子27 (OUT (1))輸出H水平的信號，來使電連接到第二脈沖輸出電路10_2的第 五輸入端子25的第六晶體管106接通。此外，因?yàn)榈谌龝r(shí)鐘信號(CK3) 成為L水平來使第八晶體管108成為截止?fàn)顟B(tài)，所以不會(huì)有在第一期間 51中出現(xiàn)的貫通電流(參照圖3B)。此時(shí)，第一晶體管101的第二電極成為源電才及，而節(jié)點(diǎn)A的電位成 為第一電源線31的電位減第一晶體管101的閾值電壓的值即VI-VthlOl (VthlOl是第一晶體管101的閾值電壓)。于是，第一晶體管 101截止，而節(jié)點(diǎn)A在維持VI - VthlOl的狀態(tài)下成為浮動(dòng)狀態(tài)。在此，在第三晶體管103中，柵電極的電位是VI - VthlOl。在第 三晶體管103的柵和源之間的電壓大于第三晶體管103的閾值即VI-VthlOl - V2>Vthl03( Vthl03是第三晶體管103的閾值電壓)的情況下， 第三晶體管103接通。在第三期間53中，第二起始脈沖(SP2)成為L水平來使第一晶體 管IOI和第五晶體管105截止。此外，第二時(shí)鐘信號(CK2)成為H水 平，而H水平的信號被供給于電連接到第一輸入端子21的第三晶體管 103的第一電極(參照圖3C)。在此，因?yàn)榈谌w管103接通，所以在源和漏之間發(fā)生電流，而 節(jié)點(diǎn)C(輸出端子27(OUT(2)))即第三晶體管103的第二電極(在 此情況下，源電極)的電位開始上升。在第三晶體管103的柵和源之間 有根據(jù)第二電容元件112的電容耦合，并且伴隨節(jié)點(diǎn)C的電位上升，處 于浮動(dòng)狀態(tài)的第三晶體管103的柵電極的電位上升(自舉工作)。最后， 第三晶體管103的柵電極的電位成為比Vl+Vthl03高，節(jié)點(diǎn)C的電位 成為等于VI。注意，雖然通過在第三晶體管103的柵電極和第二電極之間設(shè)置第 二電容元件112,來進(jìn)行該自舉工作，但是也可以不設(shè)置第二電容元件 112,而通過利用第三晶體管103的溝道電容以及第三晶體管103的柵 電極和第二電極之間的寄生電容的電容耦合，來進(jìn)行該自舉工作。另夕卜，此時(shí)，因?yàn)榈谝幻}沖輸出電路10—!的輸出端子27(OUT( 1 )) 是H水平，所以第六晶體管106接通而節(jié)點(diǎn)B被維持為L水平。因此， 當(dāng)節(jié)點(diǎn)C的電位從L水平上升到H水平時(shí)，可以抑制由于節(jié)點(diǎn)B和節(jié) 點(diǎn)C的電容耦合導(dǎo)致的故障。然后，在第三期間53的后半期，第一脈沖輸出電路10—i的輸出端 子27(OUT(1))成為L水平，第六晶體管106截止，而節(jié)點(diǎn)B成為 浮動(dòng)狀態(tài)。此外，第三時(shí)鐘信號(CK3)成為H水平，而第八晶體管108 接通(參照圖3D )。在第四期間54中，第四脈沖輸出電路10—4的輸出端子27 (OUT (4))成為H水平，電連接到該第四脈沖輸出電路10—4的輸出端子27
的第二脈沖輸出電路10j的輸入端子26成為H水平，第七晶體管107 接通，而節(jié)點(diǎn)B也成為H水平。因此，第二晶體管102、第四晶體管104 接通，第三晶體管1(B截止，而輸出端子27 (OUT (2))成為L水平。 此外，第四時(shí)鐘信號(CK4)成為H水平，而第九晶體管109接通(參 照圖4A )。然后，在第四期間54的后半期，第三時(shí)鐘信號(CK3)成為L水 平，而第八晶體管108截止(參照圖4B)。在第五期間55中，第四脈沖輸出電路10—4的輸出端子27 (OUT (4))成為L水平，第七晶體管107截止，而節(jié)點(diǎn)B在維持H水平的 狀態(tài)下成為浮動(dòng)狀態(tài)。由此，第二晶體管102、第四晶體管104成為繼 續(xù)接通的狀態(tài)(參照圖4C)。然后，在第五期間55中的某期間(第三時(shí)鐘信號(CK3)以及第四 時(shí)鐘信號(CK4)都是H水平時(shí))中，第八晶體管108和第九晶體管109 接通，而定期性地將H水平的信號供給于節(jié)點(diǎn)B (參照圖4D)。如此，通過采用如下結(jié)構(gòu)，可以抑制脈沖輸出電路的錯(cuò)誤工作在 將輸出端子27的電位保持為L水平的期間中定期性地將H水平的信號 供給于節(jié)點(diǎn)B。此外，通過定期性地使第八晶體管108、第九晶體管109 接通/截止，可以減少晶體管的閾移。此外，在第五期間55中，當(dāng)沒有從第五電源線35將H水平的信號 供給于節(jié)點(diǎn)B時(shí)，有可能由于第五晶體管105以及第六晶體管106的截 止電流，節(jié)點(diǎn)B的電位降低。然而，通過使第一電容元件111電連接到 節(jié)點(diǎn)B，可以緩和節(jié)點(diǎn)B的電位的降低。注意，雖然在本實(shí)施方式中示出將第五電源線35設(shè)定為與第一電 源線31相同的VI的電位(VDD)的情況，^旦是也可以將第五電源線 35設(shè)定為比第一電源線31的低(V1>V35〉V2, V35是第五電源線35 的電位)。結(jié)果，可以將第二晶體管102、第四晶體管104的柵電極的 電位抑制得成為低，并且可以減少該第二晶體管102、第四晶體管104 的閾移，來抑制退化。此外，如圖5A所示，本實(shí)施方式所示的移位寄存器使用如下驅(qū)動(dòng) 方法從第m脈沖輸出電路輸出的脈沖和從第m+l脈沖輸出電路輸出 的脈沖一半(1/2周期)重疊。跟現(xiàn)有的移位寄存器的從第m脈沖輸出 電路輸出的脈沖和從第m+l脈沖輸出電路輸出的脈沖不重疊的驅(qū)動(dòng)方
法(參照圖5B)相比，通過采用該驅(qū)動(dòng)方法，可以使給布線充電的時(shí) 間成為大約兩倍。如此，通過使用從第mj永沖輸出電路輸出的脈沖和從 第m+l脈沖輸出電路輸出的脈沖一半(1/2周期份)重疊的驅(qū)動(dòng)方法， 可以提供能夠承受很大負(fù)荷且以高頻率工作的脈沖輸出電路。此外，可 以放松脈沖輸出電路的工作條件。特別是，當(dāng)將圖5A所示的驅(qū)動(dòng)方法 使用于使用了電氣特性差的非晶硅的薄膜晶體管時(shí)，非常有效。注意，可以將本實(shí)施方式所示的移位寄存器以及脈沖輸出電路與本 說明書中的其他實(shí)施方式所示的移位寄存器以及脈沖輸出電路的結(jié)構(gòu) 組合來實(shí)施。此外，本實(shí)施方式的發(fā)明也可以適用于半導(dǎo)體裝置。在本 說明書中，半導(dǎo)體裝置意味著通過利用半導(dǎo)體特性而發(fā)揮作用的裝置。實(shí)施方式2在本實(shí)施方式中，參照附圖將說明與上述實(shí)施方式所示的移位寄存 器以及脈沖輸出電路不同的結(jié)構(gòu)。本實(shí)施方式所表示的移位寄存器包括第一脈沖輸出電路10—!至第n 脈沖輸出電路10—n(n^3)、輸出時(shí)鐘信號的第一信號線11至第四信號 線14(參照圖6A)。此外，第一脈沖輸出電路10j至第n脈沖輸出電 路10—n分別包括第一輸入端子21、第二輸入端子22、第三輸入端子23、 第四輸入端子24、第五輸入端子25、第六輸入端子26、第一輸出端子 27、第二輸出端子28 (參照圖6B)。注意，本實(shí)施方式的移位寄存器 采用如下結(jié)構(gòu)在上述實(shí)施方式1所示的脈沖輸出電路中新追加了第二 輸出端子28。第一輸入端子21、第二輸入端子22以及第三輸入端子23電連接到 第一信號線11至第四信號線14中的任一個(gè)。此外，在本實(shí)施方式所示 的移位寄存器的第m脈沖輸出電路(n^3)中，第四輸入端子24電連 接到第(m-2)脈沖輸出電路的第一輸出端子27及第(m-l)脈沖輸 出電路的第五輸入端子25,第五輸入端子25電連接到第(m-l)脈沖 輸出電路的第 一 輸出端子2 7及第(m+1 )脈沖輸出電路的第四輸入端子 24,第六輸入端子26電連接到第(m+2)脈沖輸出電路的第一輸出端子 27,第一輸出端子27電連接到第(m-2)脈沖輸出電路的第六輸出端 子26、第(m+l)脈沖輸出電路的第五輸入端子25及第(m+2)脈沖 輸出電路的第四輸入端子24 ，第二輸出端子2 8將信號輸出到OUT( m )。就是說，本實(shí)施方式所示的移位寄存器具有如下結(jié)構(gòu)設(shè)置第一輸
出端子27和第二輸出端子28，即另外設(shè)置用來將信號輸出到其他脈沖輸出電路的輸出端子和用來將信號輸出到外部的輸出端子。下面，將說明本實(shí)施方式所示的第一脈沖輸出電路10—!至第n脈沖輸出電路10—n的具體結(jié)構(gòu)。第一脈沖輸出電路10j至第n脈沖輸出電路10—n分別包括第一晶 體管101至第九晶體管109、第十晶體管201至第十三晶體管204、第 一電容元件lll、第二電容元件112、第三電容元件211 (參照圖6C)。 本實(shí)施方式所示的脈沖輸出電路具有如下結(jié)構(gòu)在上述實(shí)施方式1所示 的脈沖輸出電路中追加了第十晶體管201至第十三晶體管204、第三電 容元件211。此外，除了從上述實(shí)施方式1所示的第一輸入端子21至第 六輸入端子26、第一輸出端子27、第一電源線31至第六電源線36以 外，也從第二輸出端子28、第七電源線37至第九電源線39將信號供給 于晶體管。在第十晶體管201中，第一電極電連接到第一輸入端子21，第二電 極電連接到第二輸出端子28,柵電極電連接到第一晶體管101的第二電 極。在第十一晶體管202中，第一電極電連接到第八電源線38,第二電 極電連接到第二輸出端子28，柵電極電連接到第二晶體管102的柵電極 及第四晶體管104的柵電極。在第十二晶體管203中，第一電極電連接 到第九電源線39,第二電極電連接到第二輸出端子28,柵電極電連接 到第九晶體管109的柵電極。在第十三晶體管204中，第一電極電連接 到第七電源線37,第二電極電連接到第一輸出端子27,柵電極電連接 到第九晶體管109的柵電極。在第三電容元件211中，第一電極電連接 到第二輸出端子28,第二電極電連接到第一晶體管101的第二電極及第 十晶體管201的柵電極。此外，可以采用如下結(jié)構(gòu)與第二電源線32至第四電源線34、第 六電源線36同樣地將V2的電位(VSS)供給于第七電源線37至第九 電源線39。第一輸出端子27和第二輸出端子28被設(shè)置為輸出相同信號，并且 第十晶體管201對應(yīng)于第三晶體管103，第十一晶體管202對應(yīng)于第四 晶體管104。就是說，第十晶體管201與第三晶體管103同樣地進(jìn)行自 舉工作。注意，雖然通過在第十晶體管201的柵電極和第二電極之間設(shè) 置第三電容元件211,來進(jìn)行第十晶體管201的自舉工作，但是也可以
不設(shè)置第三電容元件211，而通過利用第十晶體管201的溝道電容以及 第十晶體管201的柵電極和第二電極之間的寄生電容的電容耦合，來進(jìn) 行該自舉工作。第十二晶體管203和第十三晶體管204被用來縮短掃描線的電位的 下降時(shí)間。如果通過利用第十二晶體管203和第十三晶體管204可以充 分地縮短掃描線的電位的下降時(shí)間，則沒必要通過利用第四晶體管104 和第十一晶體管202縮短掃描線的電位的下降時(shí)間。因此，也可以將第 五電源線35的電^f立i殳定為比第一電源線31的電^fi^氐。由此，可以減少 第四晶體管104、第十一晶體管202、第二晶體管102的閾移。注意，可以將本實(shí)施方式所示的移位寄存器以及脈沖輸出電路與本 說明書中的其他實(shí)施方式所示的移位寄存器以及脈沖輸出電路的結(jié)構(gòu)實(shí)施方式3在本實(shí)施方式中，將說明與上述實(shí)施方式所示的移位寄存器以及脈 沖輸出電路不同的結(jié)構(gòu)。雖然在上述實(shí)施方式l、實(shí)施方式2所示的結(jié)構(gòu)中，示出了電路都 由N溝道型薄膜晶體管構(gòu)成的例子，但是從使用單極性薄膜晶體管的意 義上講，也可以僅僅使用P溝道型薄膜晶體管來得到同樣的結(jié)構(gòu)。雖然 未圖示，但是在圖1C或圖6C所示的附圖中，使晶體管的連接同樣，并 且將電源線的電位的高低設(shè)定為與實(shí)施方式1及實(shí)施方式2所說明的情 況相反，即可。此外，采用將被輸入的信號的H水平和L水平都成為相 反來進(jìn)行輸入的結(jié)構(gòu)，即可。注意，本實(shí)施方式的發(fā)明也可以適用于半 導(dǎo)體裝置。實(shí)施方式4參照

將上述實(shí)施方式所示的移位寄存器設(shè)置在顯示裝置 中的結(jié)構(gòu)。在圖9A中，顯示裝置具有在襯底1107上多個(gè)像素1101被配置為 矩陣狀的像素部1102,并且在像素部1102的周邊具有信號線驅(qū)動(dòng)電路 1103、第一掃描線驅(qū)動(dòng)電5^ 1104以及第二掃描線驅(qū)動(dòng)電5^ 1105。通過 FPC從外部將信號供給于這些驅(qū)動(dòng)電路。在圖9B中，示出了第一掃描線驅(qū)動(dòng)電路1104以及第二掃描線驅(qū)動(dòng) 電路1105的結(jié)構(gòu)。掃描線驅(qū)動(dòng)電路1104、 1105具有移位寄存器1114、
緩沖器1115。此外，在圖9C中，示出信號線驅(qū)動(dòng)電路1103的結(jié)構(gòu)。信 號線驅(qū)動(dòng)電路1103具有移位寄存器1111、第一鎖存電路1112、第二鎖 存電路1113、緩沖器1117?？梢詫⒈緦?shí)施方式所示的用作移位寄存器的電路適用于上述移位寄存器1111以及移位寄存器1114的電路。通過適用上述實(shí)施方式所示 的用作移位寄存器的電路，即使當(dāng)使用了非晶硅的薄膜晶體管被用來形 成該用作移位寄存器的電路時(shí)，也可以以高頻率使該用作移位寄存器的 電路工作。注意，掃描線驅(qū)動(dòng)電路和信號線驅(qū)動(dòng)電路的結(jié)構(gòu)不局限于圖9A至 9C所示的結(jié)構(gòu)，例如也可以具備取樣電路、電平轉(zhuǎn)移電路等。此外， 除了上述驅(qū)動(dòng)電路以外，還可以將CPU、控制器等電路與襯底1107形 成為一體。因此，需要連接的外部電路(IC)的個(gè)數(shù)減少，而可以實(shí)現(xiàn) 進(jìn)一步的輕量、薄型，而這對便攜式終端等來說是非常重要的。注意，可以將本實(shí)施方式所示的顯示裝置與本說明書中的其他實(shí)施 方式所示的移位寄存器、脈沖輸出電路或者顯示裝置的結(jié)構(gòu)組合來實(shí)施。實(shí)施方式5在本實(shí)施方式中，參照

用于上述實(shí)施方式4所示的顯示裝 置的顯示面板的結(jié)構(gòu)。首先，參照圖IOA和10B說明可適用于顯示裝置的顯示面板。注意， 圖IOA是表示顯示面板的俯視圖，圖IOB是沿圖IOA的線A-A'的截面 圖。該顯示面板包括以虛線表示的信號線驅(qū)動(dòng)電路3601、像素部3602、 第二掃描線驅(qū)動(dòng)電路3603和第一掃描線驅(qū)動(dòng)電路3606。此外，該顯示 面板還包括密封襯底3604、密封劑3605。由密封劑3605圍繞的內(nèi)側(cè)是 空間3607。注意，布線3608是用于傳輸輸入到第二掃描線驅(qū)動(dòng)電路3603、第 一掃描線驅(qū)動(dòng)電3各3606以及信號線驅(qū)動(dòng)電3各3601的信號的布線。并 且，從作為外部輸入端子的FPC (柔性印刷電路)3609接收視頻信號、 時(shí)鐘信號、起始信號等。在FPC3609和顯示面板的連接部分上，通過 COG (玻璃上芯片安裝)等安裝有IC芯片(形成存儲(chǔ)器電路、緩沖器 電路等的半導(dǎo)體芯片)3618以及IC芯片3619。注意，盡管在此僅圖示 了 FPC，但是也可以在該FPC上安裝印刷線路板(PWB)。本說明書中 的顯示裝置不僅包括顯示面板的主體，還包括安裝有FPC或PWB的顯 示面板。此外，還包括安裝有IC芯片等的顯示面板。下面，參照圖10B說明截面結(jié)構(gòu)。在襯底3610上形成有像素部3602 和其外圍驅(qū)動(dòng)電路(第二掃描線驅(qū)動(dòng)電路3603、第一掃描線驅(qū)動(dòng)電路 3606以及信號線驅(qū)動(dòng)電3各3601 )。在此，示出信號線驅(qū)動(dòng)電if各3601和 像素部3602。注意，信號線驅(qū)動(dòng)電路3601由N溝道型TFT3620和P溝道型 TFT3621構(gòu)成的CMOS電路構(gòu)成。此外，盡管在本實(shí)施方式中，示出了 在襯底上一體形成有外圍驅(qū)動(dòng)電路的顯示面板，但是本發(fā)明不限于此， 外圍驅(qū)動(dòng)電路的全部或一部分也可以形成在IC芯片等上并且通過COG 等安裝。此外，像素部3602具有構(gòu)成像素的多個(gè)電路，每個(gè)像素包括開關(guān) TFT3611和驅(qū)動(dòng)TFT3612。注意，驅(qū)動(dòng)TFT3612的源電極電連接到第一 電極3613。此外，形成有覆蓋第一電極3613的端部的絕緣物3614。在 此，通過使用正型感光性丙烯樹脂膜，來形成絕緣物3614。此外，為了改善覆蓋度，將絕緣物3614的上端部分或下端部分形 成為具有曲率的曲面。例如，在采用正型感光性丙烯作為絕緣物3614 的材料的情況下，優(yōu)選僅僅將絕緣物3614的上端部分形成為具有曲率 半徑(0.2 pm至3 jum)的曲面。此外，作為絕》彖物3614，可以《吏用由 于感光性的光而在蝕刻劑中不溶解的負(fù)型或者由于光而在蝕刻劑中可 溶解的正型。在第一電極3613上分別形成有包含有機(jī)化合物的層3616以及第二 電極3617。在此，作為用于用作陽極的第一電極3613的材料，優(yōu)選使 用具有高功函數(shù)的材料。例如，除了使用ITO (氧化銦錫)膜、氧化銦 鋅(IZO)膜、氮化鈦膜、鉻膜、鎢膜、鋅膜、鉑膜等的單層膜以外， 還可以使用氮化鈦膜和以鋁為主要成分的膜的層合結(jié)構(gòu),氮化鈦膜、以 鋁為主要成分的膜和氮化鈦膜的三層結(jié)構(gòu)等。注意，當(dāng)采用層合結(jié)構(gòu) 時(shí)，可以降低布線的電阻，并實(shí)現(xiàn)優(yōu)良的歐姆接觸，且提供作為陽極的 功能。此外，通過使用氣相淀積掩模的氣相淀積法或者噴墨法，來形成包 含有機(jī)化合物的層3616。作為包含有機(jī)化合物的層3616，部分使用元 素周期表的第四族的金屬配合物。作為能夠與該金屬配合物組合而使用 的材料，可以使用低分子系材料或高分子系材料。此外，通常，作為用 于包含有機(jī)化合物的層的材料，大多使用單層或?qū)雍系挠袡C(jī)化合物。但 是，在本實(shí)施方式中也包括在由有機(jī)化合物構(gòu)成的膜中部分使用無機(jī)化 合物的結(jié)構(gòu)。再者，也可以使用已知的三重態(tài)材料。再者，作為用于形成在包含有機(jī)化合物的層3616上的第二電極(陰 極)3617的材料，使用具有低功函數(shù)的材料(Al、 Ag、 Li、 Ca,或這些 材料的合金諸如MgAg、 Mgln、 AlLi、 CaF2,或氮化鈣)，即可。注意， 當(dāng)在包含有機(jī)化合物的層3616中產(chǎn)生的光透過第二電極3617時(shí)，優(yōu)選 使用使其膜厚成為薄的金屬薄膜和透明導(dǎo)電膜UTO (氧化銦錫)、氧 化銦和氧化鋅的合金(In2〇3-ZnO)、或者氧化鋅(ZnO)等)的層合 作為第二電極(陰極)3617。再者，通過利用密封劑3605將密封襯底3604和襯底3610貼在一 起，得到顯示元件3622被配置在由襯底3610、密封襯底3604以及密封 劑3605圍繞的空間3607中的結(jié)構(gòu)。注意，空間3607可以填充有惰性 氣體(氮、氬等)或密封劑3605。注意，優(yōu)選使用環(huán)氧類樹脂作為密封劑3605。此外，這些材料優(yōu)選 是盡可能不使?jié)駳夂脱鯕馔高^的材料。此外，作為密封襯底3604,除了 使用玻璃襯底、石英襯底以外，還可以使用由FRP(玻璃纖維增強(qiáng)塑料)、 PVF(聚氟乙烯)、聚酯、丙烯等構(gòu)成的塑料襯底。通過如上所述的方法，可以取得顯示面板。如圖IOA和IOB所示，通過將信號線驅(qū)動(dòng)電路3601、像素部3602、 第二掃描線驅(qū)動(dòng)電路3603以及第一掃描線驅(qū)動(dòng)電路3606形成為一體， 可以實(shí)現(xiàn)顯示裝置的低成本化。注意，顯示面板的結(jié)構(gòu)不局限于圖IOA所示的結(jié)構(gòu)即將信號線驅(qū)動(dòng) 電路3601、像素部3602、第二掃描線驅(qū)動(dòng)電路3603以及第一掃描線驅(qū) 動(dòng)電路3606形成為一體的結(jié)構(gòu)，并且還可以采用如下結(jié)構(gòu)在IC芯片 上形成相當(dāng)于信號線驅(qū)動(dòng)電路3601的圖11A所示的信號線驅(qū)動(dòng)電路 4201,并且通過COG等將它安裝在顯示面板上。注意，圖11A中的襯 底4200、像素部4202、第二掃描線驅(qū)動(dòng)電路4203、第一掃描線驅(qū)動(dòng)電 路4204、 FPC4205、 IC芯片4206, IC芯片4207、密封^)"底4208、密封 劑4209分別相當(dāng)于圖10A中的襯底3610、像素部3602、第二掃描線驅(qū) 動(dòng)電路3603、第一掃描線驅(qū)動(dòng)電路3606、 FPC3609、 IC芯片3618、 IC
芯片3619、密封襯底3604、密封劑3605。就是說，為了減少耗電量，使用CMOS等在IC芯片上僅形成驅(qū)動(dòng) 電路中需要高速工作的信號線驅(qū)動(dòng)電路。而且，通過使IC芯片為使用 硅薄片等形成的半導(dǎo)體芯片，可以實(shí)現(xiàn)進(jìn)一步的高速工作和低耗電量 化。此外，通過將設(shè)置有上述實(shí)施方式所示的移位寄存器的第一掃描線 驅(qū)動(dòng)電路4203、第二掃描線驅(qū)動(dòng)電路4204與像素部4202形成為一體， 可以實(shí)現(xiàn)4氐成本化。因此，可以實(shí)現(xiàn)高清晰度顯示裝置的低成本化。此外，通過將形成 有功能電路(存儲(chǔ)器或緩沖器)的IC芯片安裝在FPC4205和襯底4200 的連4妻部分上，可以有效地利用^]"底面積。此外，也可以采用如下結(jié)構(gòu)在IC芯片上形成分別相當(dāng)于圖10A 中的信號線驅(qū)動(dòng)電路3601、第二掃描線驅(qū)動(dòng)電路3603以及第一掃描線 驅(qū)動(dòng)電路3606的圖11B中的信號線驅(qū)動(dòng)電路4211、第二掃描線驅(qū)動(dòng)電 路4214以及第一掃描線驅(qū)動(dòng)電路4213,并且通過COG等將它安裝在顯 示面板上。在此情況下，可以進(jìn)一步降低高清晰度顯示裝置的耗電量。 因此，為了進(jìn)一步降低顯示裝置的耗電量，優(yōu)選使用多晶硅作為用于像 素部的晶體管的半導(dǎo)體層。注意，圖11B中的襯底4210、像素部4212、 FPC4215、 IC芯片4216、 IC芯片4217、密封襯底4218、密封劑4219 分別相當(dāng)于圖10A中的襯底3610、像素部3602、FPC3609、IC芯片3618、 IC芯片3619、密封襯底3604、密封劑3605。此外，通過使用非晶硅作為用于像素部4212的晶體管的半導(dǎo)體層， 可以實(shí)現(xiàn)低成本化。而且，可以制造大型顯示面沐反。圖15A和15B表示可應(yīng)用于顯示元件3622的顯示元件的例子。換 言之，參照圖15A和15B說明可應(yīng)用于上述實(shí)施方式所示的像素的顯示 元件的結(jié)構(gòu)。圖15A中的顯示元件具有如下元件結(jié)構(gòu)，在襯底4401上層合陽極 4402、由空穴注入材料構(gòu)成的空穴注入層4403、由空穴傳輸材料構(gòu)成的 空穴傳輸層4404、發(fā)光層4405、由電子傳輸材料構(gòu)成的電子傳輸層 4406、由電子注入材料構(gòu)成的電子注入層4407和陰才及4408。在此，發(fā) 光層4405有時(shí)僅由一種發(fā)光材料形成，但也可由兩種以上材料形成。 此外，本發(fā)明的元件的結(jié)構(gòu)不局限于該結(jié)構(gòu)。 除了采用圖15A和15B所示的層合有各種功能層的層合結(jié)構(gòu)以外， 還可以采用如下元件，例如使用高分子化合物的元件、高效元件等，該 高效元件利用從三重態(tài)激發(fā)發(fā)光的三重態(tài)發(fā)光材料形成其發(fā)光層。此 外，本發(fā)明的元件結(jié)構(gòu)也可以應(yīng)用于白色顯示元件等，該白色顯示元件 通過利用空穴阻擋層控制載流子重新組合區(qū)域并且將發(fā)光區(qū)域劃分為 兩個(gè)區(qū)域來得到。在圖15A所示的本發(fā)明的元件的制造方法中，首先，在配置有陽極 4402 (ITO)的襯底4401上依次氣相淀積空穴注入材料、空穴傳輸材料、 發(fā)光材料。接著，氣相淀積電子傳輸材料、電子注入材料，最后通過氣 相淀積形成陰極4408。以下列舉適合用作空穴注入材料、空穴傳輸材料、電子傳輸材料、 電子注入材料和發(fā)光材料的材料。作為空穴注入材料，當(dāng)使用有機(jī)化合物時(shí)，可以使用卟啉類化合 物、酞菁(以下稱為"H2Pc")、銅酞菁(以下稱為"CuPc，，)等。此外， 當(dāng)其電離電位的值比空穴傳輸材料的小且為具有空穴傳輸功能的材料 時(shí)，該材料也可以被用作空穴注入材料。空穴注入材料還包括對導(dǎo)電高 分子化合物施行了化學(xué)摻雜法的材料，例如摻有聚苯乙烯磺酸鹽(以下 稱為"PSS")的聚乙烯二氧噻吩(以下稱為"PEDOT")、聚苯胺等。 此外，由于絕緣體的高分子化合物可以實(shí)現(xiàn)陽極的平坦化，所以經(jīng)常使 用聚酰亞胺(以下稱為"PI")。再者，也可以使用無機(jī)化合物，例如氧 化鋁(以下，稱為礬土)的超薄薄膜、金屬(例如金或鉑等)薄膜等。作為空穴傳輸材料，最廣泛使用的是芳香胺類化合物(就是說，具 有苯環(huán)-氮鍵的化合物)。作為廣泛使用的材料，有4，4' - 二 ( 二苯胺) -聯(lián)苯(以下稱為"TAD")、它的衍生物諸如4,4，-二[N- (3-甲基 苯基)-N-苯基-氨基]-聯(lián)苯(以下稱為"TPD")或4，4，-二[N- (1 -萘基)-N-苯基-氨基]-聯(lián)苯(以下稱為"ot-NPD")。此外， 還可以舉出星爆芳香胺化合物諸如4,4，,4"-三(N,N-二苯基-氨基) 三苯胺(以下稱為"TDATA")或4,4，,4，，-三[N- (3-曱基苯基)-N -苯基-氨基]-三苯胺(以下稱為"MTDATA")等。作為電子傳輸材料，經(jīng)常使用金屬配合物?？梢允褂镁哂朽羌?或苯并喹啉骨架的金屬配合物諸如Alq、 BAlq、三(4-甲基-8-奮啉 醇合)鋁(以下稱為"Almq" ) 、 二 ( 10 -羥基苯[h]-喹啉)鈹(以
下稱為"BeBq，，)等。除此之外，也可以使用具有嚅唑類配位體或p塞唑 類配位體的金屬配合物諸如二[2 - ( 2 -羥基苯基)-苯并哺唑]鋅(以 下稱為"Zn(BOX)2" ) 、 二[2- (2-羥基苯基)-苯并噻唑]鋅(以下 稱為"Zn(BTZ)2")等。而且，除了金屬配合物以外，"惡二唑衍生物諸 3口2— (4-聯(lián)苯基)—5- (4 —tert-丁基苯基)—1,3,4 -哺二"上(以 下稱為"PBD，，)或OXD-7等、三唑衍生物諸如TAZ、 3- ( 4 - tert-丁基苯基)-4- (4-乙基苯基)-5- (4-聯(lián)苯基)-1, 2, 4-三 唑(以下稱為"p-EtTAZ")等、菲繞啉衍生物諸如紅菲繞啉(以下稱 為"BPhen")或BCP等具有電子傳輸性。作為電子注入材料，可以使用上述電子傳輸材料。此外，經(jīng)常使用 絕緣體的超薄薄膜，例如氟化鉤、氟化鋰、氟化銫等金屬卣化物或例如 氧化鋰等石威金屬氧化物。此外，石咸金屬配合物諸如乙酰丙酮鋰(以下稱 為"Li ( acac )")或8 -喹啉醇合-鋰(以下稱為"Liq，，)也是有效的。作為發(fā)光材料，除了使用金屬配合物諸如Alq、 Almq、 BeBq、 BAlq、 Zn(BOX)2、 Zn(BTZ)2等以夕卜，還可以利用各種熒光色素。作為熒光色素， 有藍(lán)色的4,4，-二 (2,2-二苯基-乙烯基)-聯(lián)苯、橙紅色的4- (二 氰基亞甲基)-2-甲基-6- (p-二曱氨基苯乙烯基)-4H-吡喃等。 此外，也可以使用三重態(tài)發(fā)光材料，其主體是以鉑或銥為中心金屬的配 合物。作為三重態(tài)發(fā)光材料，三(2-苯基吡啶)銥、二(2- (4，-tryl) p比啶醇—N，C2')乙酰丙酮銥(以下稱為"acaclr(tpy)2" )、2,3,7,8，12,13,17,18 -八乙基-21H, 23H吟啉-鉑等是已知的。可以通過將上述具有各功能的材料分別組合，來制造可靠性高的顯 示元件。此外，當(dāng)通過改變具有上述實(shí)施方式所示的像素結(jié)構(gòu)的驅(qū)動(dòng)晶體管 的極性而使其成為N溝道型晶體管，并且反轉(zhuǎn)顯示元件的相對電極的電 位和電源線的電位的高低時(shí)，可以使用以與圖15A相反的順序形成有層 的顯示元件。也就是如圖15B所示的元件結(jié)構(gòu)在襯底4401上層合陰 極4408、由電子注入材料構(gòu)成的電子注入層4407、由電子傳輸材料構(gòu) 成的電子傳輸層4406、發(fā)光層4405、由空穴傳輸材料構(gòu)成的空穴傳輸 層4404、由空穴注入材料構(gòu)成的空穴注入層4403、以及陽才及4402。此外，為了提取發(fā)光，顯示元件的陽極和陰極中的至少一個(gè)是透明 的，即可。接著，在襯底上形成TFT和顯示元件。顯示元件有頂部發(fā)射 結(jié)構(gòu)、底部發(fā)射結(jié)構(gòu)和雙面發(fā)射結(jié)構(gòu)的顯示元件，其中頂部發(fā)射結(jié)構(gòu)是 從與襯底相反的表面提取發(fā)光的，底部發(fā)射結(jié)構(gòu)是從襯底一側(cè)的表面提 取發(fā)光的，而雙面發(fā)射結(jié)構(gòu)是從襯底一側(cè)的表面及與襯底相反的表面提 取發(fā)光的。上述實(shí)施方式所示的像素結(jié)構(gòu)可以應(yīng)用于具有任一種發(fā)射結(jié) 構(gòu)的顯示元件。參照圖12A說明具有頂部發(fā)射結(jié)構(gòu)的顯示元件。在襯底4500上中間夾著基底膜4505形成驅(qū)動(dòng)TFT4501,并與驅(qū)動(dòng) TFT4501的源電極接觸地形成第一電極4502,且在其上形成包含有機(jī)化 合物的層4503和第二電極4504。此外，第一電極4502是顯示元件的陽極，第二電極4504是顯示元 件的陰極。換言之，包含有機(jī)化合物的層4503由第一電極4502和第二 電極4504夾持的部分成為顯示元件。在此，作為用于用作陽極的第一電極4502的材料，優(yōu)選使用具有 高功函數(shù)的材料。例如，除了使用氮化鈦膜、鉻膜、鴒膜、鋅膜、鉑膜 等的單層膜以外，還可以使用氮化鈦膜和以鋁為主要成分的膜的層合結(jié) 構(gòu)，氮化鈦膜、以鋁為主要成分的膜和氮化鈦膜的三層結(jié)構(gòu)等。注意， 當(dāng)采用層合結(jié)構(gòu)時(shí)，可以降低布線的電阻，并實(shí)現(xiàn)優(yōu)良的歐姆接觸，且 提供作為陽極的功能?？梢酝ㄟ^使用反射光的金屬膜，來形成不使光透 過的陽才及。此外，作為用于用作陰極的第二電極4504的材料，優(yōu)選使用由具 有低功函數(shù)的材料(Al、 Ag、 Li、 Ca，或這些材料的合金諸如MgAg、 Mgln、 AlLi、 CaF2，或氮化鈣)構(gòu)成的金屬薄膜和透明導(dǎo)電膜(ITO (氧 化銦錫)、氧化銦鋅(IZO)、氧化鋅(ZnO)等)的層合。如此，可 以通過使用薄的金屬薄膜和具有透明性的透明導(dǎo)電膜，來形成能夠使光 透過的陰極。據(jù)此，如圖12A中的箭頭指示，可以將來自顯示元件的光提取到頂 部表面。換言之，在將顯示元件應(yīng)用于圖IOA和IOB所示的顯示面板的 情況下，光發(fā)射到密封襯底3604 —側(cè)。因此，當(dāng)將具有頂部發(fā)射結(jié)構(gòu) 的顯示元件使用于顯示裝置時(shí)，使用具有光透過性的襯底作為密封襯底 3604。此外，在提供光學(xué)薄膜的情況下，可以在密封襯底3604上設(shè)置光 學(xué)薄膜。
下面，參照圖12B說明具有底部發(fā)射結(jié)構(gòu)的顯示元件。因?yàn)槌l(fā)射結(jié)構(gòu)之外的結(jié)構(gòu)與圖12A相同，所以使用與圖12A中相同的符號來說 明。在此，作為用于用作陽極的第一電極4502的材料，優(yōu)選使用具有 高功函數(shù)的材料。例如，可以使用透明導(dǎo)電膜諸如ITO (氧化銦錫)膜 或氧化銦鋅(IZO)膜等?？梢酝ㄟ^使用具有透明性的透明導(dǎo)電膜，來形成能夠使光透過的陽極。此外，作為用于用作陰極的第二電極4504的材料，優(yōu)選使用由具 有低功函數(shù)的材料(Al、 Ag、 Li、 Ca,或這些材料的合金諸如MgAg、 Mgln、 AlLi、 CaF2,或氮化鈣)構(gòu)成的金屬膜。如此，可以通過使用反 射光的金屬膜，來形成不使光透過的陰極。據(jù)此，如圖12B中的箭頭指示，可以將來自顯示元件的光提取到底 部表面。換言之，在將顯示元件應(yīng)用于圖IOA和10B所示的顯示面板的 情況下，光發(fā)射到襯底3610 —側(cè)。因此，當(dāng)將具有底部發(fā)射結(jié)構(gòu)的顯 示元件使用于顯示裝置時(shí)，使用具有光透過性的襯底作為襯底3610。此外，在提供光學(xué)薄膜的情況下，優(yōu)選在襯底3610上設(shè)置光學(xué)薄膜。下面，參照圖12C說明具有雙面發(fā)射結(jié)構(gòu)的顯示元件。因?yàn)槌l(fā)射 結(jié)構(gòu)之外的結(jié)構(gòu)與圖12A相同，所以使用與圖12A中相同的符號來說明。在此，作為用于用作陽極的第一電極4502的材料，優(yōu)選使用具有 高功函數(shù)的材料。例如，可以使用透明導(dǎo)電膜諸如ITO (氧化銦錫)膜 或氧化銦鋅(IZO)膜等?？梢酝ㄟ^使用具有透明性的透明導(dǎo)電膜，來 形成能夠使光透過的陽極。此外，作為用于用作陰極的第二電極4504的材料，優(yōu)選使用由具 有低功函數(shù)的材料(Al、 Ag、 Li、 Ca，或這些材料的合金諸如MgAg、 Mgln、 AlLi、 CaF2，或氮化鈣)構(gòu)成的金屬薄膜以及透明導(dǎo)電膜(ITO (氧化銦錫)、氧化銦和氧化鋅的合金(ln203 - ZnO )、或者氧化鋅(ZnO ) 等)的層合。如此，可以通過使用很薄的金屬薄膜以及具有透明性的透 明導(dǎo)電膜，來形成能夠使光透過的陰極。據(jù)此，如圖12C中的箭頭指示，可以將來自顯示元件的光提取到雙 面。換言之，在將顯示元件應(yīng)用于圖IOA和10B所示的顯示面板的情況 下，光發(fā)射到襯底3610—側(cè)和密封襯底3604 —側(cè)。因此，當(dāng)將具有雙 面發(fā)射結(jié)構(gòu)的顯示元件使用于顯示裝置時(shí)，使用具有光透過性的襯底作 為村底3610以及密封襯底3604。此外，在提供光學(xué)薄膜的情況下，優(yōu)選在襯底3610以及密封襯底 3604雙方上設(shè)置光學(xué)薄膜。此外，可以將本發(fā)明適用于通過利用白色顯示元件和顏色濾光片實(shí) 現(xiàn)全彩色顯示的顯示裝置。例如，如圖13所示，也可以采用如下結(jié)構(gòu)在襯底4600上形成基 底膜4602,在其上形成驅(qū)動(dòng)TFT4601，接觸于驅(qū)動(dòng)TFT4601的源電極 地形成第一電極4603，在其上形成包含有機(jī)化合物的層4604和第二電 極4605。此外，第一電極4603是顯示元件的陽極，第二電極4605是顯示元 件的陰極。換言之，包含有機(jī)化合物的層4604由第一電極4603和第二 電極4605夾持的部分成為顯示元件。在圖13所示的結(jié)構(gòu)中，發(fā)射白色 光。并且，在顯示元件的上部分別設(shè)置有紅色的顏色濾光片4606R、綠 色的顏色濾光片4606G、藍(lán)色的顏色濾光片4606B，以可以實(shí)現(xiàn)全彩色 顯示。此外，設(shè)置有隔離這些顏色濾光片的黑矩陣(也稱為"BM")4607?？梢詫⑸鲜鲲@示元件的結(jié)構(gòu)組合而使用，并且可以適當(dāng)?shù)厥褂糜谑?用本發(fā)明的脈沖輸出電路或移位寄存器來驅(qū)動(dòng)的顯示裝置。此外，上述 顯示面板的結(jié)構(gòu)和顯示元件僅是一個(gè)例子，當(dāng)然可以適用另外的結(jié)構(gòu)。實(shí)施方式6本發(fā)明可以適用于各種各樣的電子設(shè)備。具體地說，本發(fā)明可以適 用于電子設(shè)備的顯示部分的驅(qū)動(dòng)。作為這種電子設(shè)備，可以舉出攝像機(jī) 或數(shù)碼相機(jī)等的影像拍攝裝置、護(hù)目鏡型顯示器、導(dǎo)航系統(tǒng)、聲音再現(xiàn) 裝置(汽車音響或音響組件等)、計(jì)算機(jī)、游戲機(jī)、便攜式信息終端(移 動(dòng)計(jì)算機(jī)、手機(jī)、便攜式游戲機(jī)或電子書等)、具備記錄媒體的圖像再 現(xiàn)裝置(具體地說，再現(xiàn)記錄媒體諸如數(shù)字通用光盤(DVD)等且具備 能夠顯示其圖像的發(fā)光裝置的裝置)等。圖14A表示發(fā)光裝置，它包括框體6001、支撐臺6002、顯示部分 6003、揚(yáng)聲器部分6004、視頻輸入端子6005等?？梢詫⒈景l(fā)明的顯示 裝置使用于顯示部分6003。注意，發(fā)光裝置包括用于個(gè)人電腦、電視廣 播接收、廣告顯示等的顯示信息的所有發(fā)光裝置。可以通過利用本發(fā)明 的移位寄存器驅(qū)動(dòng)顯示部分6003，來實(shí)現(xiàn)耗電量的降低。圖14B表示照相機(jī)，它包括主體6101、顯示部分6102、圖像接收 部分6103、操作鍵6104、外部連接端口 6105、快門按鈕6106等?？梢?通過利用本發(fā)明的移位寄存器驅(qū)動(dòng)顯示部分6102,來實(shí)現(xiàn)耗電量的降 低。圖14C表示計(jì)算機(jī)，它包括主體6201、框體6202、顯示部分6203、 鍵盤6204、外部連接端口 6205、定位設(shè)備6206等?？梢酝ㄟ^利用本發(fā) 明的移位寄存器驅(qū)動(dòng)顯示部分6203,來實(shí)現(xiàn)耗電量的降低。圖14D表示移動(dòng)計(jì)算機(jī)，它包括主體6301、顯示部分6302、開關(guān) 6303、操作4建6304、紅外端口 6305等?？梢酝ㄟ^利用本發(fā)明的移位寄 存器驅(qū)動(dòng)顯示部分6302,來實(shí)現(xiàn)耗電量的降低。圖14E表示具備記錄媒體的便攜式圖像再現(xiàn)裝置(具體地說，DVD 再現(xiàn)裝置)，它包括主體6401、框體6402、顯示部分A6403和B6404、 記錄媒體(DVD等)讀出部分6405、操作鍵6406、揚(yáng)聲器部分6407 等。顯示部分A6403主要顯示圖像信息，顯示部分B6404主要顯示文字 信息?？梢酝ㄟ^利用本發(fā)明的移位寄存器驅(qū)動(dòng)顯示部分A6403和顯示部 分B6404，來實(shí)現(xiàn)耗電量的降低。圖14F表示護(hù)目鏡型顯示器，它包括主體6501、顯示部分6502、 臂部分6503?？梢酝ㄟ^利用本發(fā)明的移位寄存器驅(qū)動(dòng)顯示部分6502, 來實(shí)現(xiàn)耗電量的降低。圖14G表示攝像機(jī)，它包括主體6601、顯示部分6602、框體6603、 外部連接端口 6604、遙控接收部分6605、圖像接收部分6606、電池 6607、聲音輸入部分6608、操作鍵6609、目鏡部M10等。可以通過利 用本發(fā)明的移位寄存器驅(qū)動(dòng)顯示部分6602,來實(shí)現(xiàn)耗電量的降低。圖14H表示手機(jī)，它包括主體6701、框體6702、顯示部分6703、 聲音輸入部分6704、聲音輸出部分6705、操作鍵6706、外部連接端口 6707、天線6708等。可以通過利用本發(fā)明的移位寄存器驅(qū)動(dòng)顯示部分 6703,來實(shí)現(xiàn)耗電量的降低。如此，可以將本發(fā)明適用于所有電子設(shè)備。本說明書根據(jù)2006年10月17日在日本專利局受理的日本專利申 請編號2006 - 282931而制作，所述申請內(nèi)容包括在本說明書中。
權(quán)利要求
1.一種脈沖輸出電路，包括第一至第九晶體管；第一至第六輸入端子；以及輸出端子，其中，所述脈沖輸出電路電接到第一至第五電源線，并且，所述第一晶體管的第一電極電連接到所述第一電源線，所述第一晶體管的第二電極電連接到所述第三晶體管的柵電極，而且所述第一晶體管的柵電極電連接到所述第四輸入端子，并且，所述第二晶體管的第一電極電連接到所述第二電源線，所述第二晶體管的第二電極電連接到所述第三晶體管的柵電極，而且所述第二晶體管的柵電極電連接到所述第四晶體管的柵電極，并且，所述第三晶體管的第一電極電連接到所述第一輸入端子而且所述第三晶體管的第二電極電連接到所述輸出端子，并且，所述第四晶體管的第一電極電連接到所述第三電源線而且所述第四晶體管的第二電極電連接到所述輸出端子，并且，所述第五晶體管的第一電極電連接到所述第四電源線，所述第五晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第四晶體管的柵電極，而且所述第五晶體管的柵電極電連接到所述第四輸入端子，并且，所述第六晶體管的第一電極電連接到所述第四電源線，所述第六晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第四晶體管的柵電極，而且所述第六晶體管的柵電極電連接到所述第五輸入端子，并且，所述第七晶體管的第一電極電連接到所述第五電源線，所述第七晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第四晶體管的柵電極，而且所述第七晶體管的柵電極電連接到所述第六輸入端子，并且，所述第八晶體管的第一電極電連接到所述第五電源線，所述第八晶體管的第二電極電連接到所述第九晶體管的第二電極，而且所述第八晶體管的柵電極電連接到所述第二輸入端子，并且，所述第九晶體管的第一電極電連接到所述第二晶體管的柵電極以及所述第四晶體管的柵電極，而且所述第九晶體管的柵電極電連接到所述第三輸入端子。
2. 根據(jù)權(quán)利要求1所述的脈沖輸出電路，其中在所述第三晶體管 的第二電極和所述第三晶體管的柵電極之間設(shè)置電容元件。
3. —種脈沖輸出電路，包括 第一至第九晶體管； 第一電容元件； 第一至第六輸入端子；以及豐lr出端子，其中，所述脈沖輸出電路電連接到第一至第六電源線， 并且，所述第一晶體管的第一電極電連接到所述第一電源線，所述 第一晶體管的第二電極電連接到所述第三晶體管的柵電極，而且所述第一晶體管的柵電極電連接到所述第四輸入端子，并且，所述第二晶體管的第一電極電連接到所述第二電源線，所述 第二晶體管的第二電極電連接到所述第三晶體管的柵電極，而且所述第二晶體管的柵電極電連接到所述第四晶體管的柵電極，并且，所述第三晶體管的第一電極電連接到所述第一輸入端子，而且所述第三晶體管的第二電極電連接到所述輸出端子，并且，所述第四晶體管的第一電極電連接到所述第三電源線，而且所述第四晶體管的第二電極電連接到所述輸出端子，并且，所述第五晶體管的第一電極電連接到所述第四電源線，所述第五晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第四晶體管的柵電極，而且所述第五晶體管的柵電極電連接到所述第四輸入端子，并且，所述第六晶體管的第一電極電連接到所述第四電源線，所述 第六晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第 四晶體管的柵電極，而且所述第六晶體管的柵電極電連接到所述第五輸 入端子，并且，所述第七晶體管的第一電極電連接到所述第五電源線，所述 第七晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第 四晶體管的柵電極，所述第七晶體管的柵電極電連接到所述第六輸入端 子， 并且，所述第八晶體管的第一電極電連接到所述第五電源線，所述第八晶體管的第二電極電連接到所述第九晶體管的第二電極，而且所述 第八晶體管的柵電極電連接到所述第二輸入端子，并且，所述第九晶體管的第一電極電連接到所述第二晶體管的柵電 極以及所述第四晶體管的柵電極，而且所述第九晶體管的柵電極電連接 到所述第三輸入端子，并且，所述第一電容元件的第一電極電連接到所述第六電源線，而 且所述第一電容元件的第二電極電連接到所述第二晶體管的柵電極以 及所述第四晶體管的柵電極。
4. 根據(jù)權(quán)利要求3所述的脈沖輸出電路，其中在所述第三晶體管 的第二電極和所述第三晶體管的柵電極之間設(shè)置第二電容元件。
5. 根據(jù)權(quán)利要求1所述的脈沖輸出電路，其中所述第一電源線及 所述第五電源線的電位高于所述第二電源線的電位、所述第三電源線的 電位、所述第四電源線的電位以及所述第六電源線的電位。
6. 根據(jù)權(quán)利要求3所述的脈沖輸出電路，其中所述第一電源線及 所述第五電源線的電位高于所述第二電源線的電位、所述第三電源線的 電位、所述第四電源線的電位以及所述第六電源線的電位。
7. 根據(jù)權(quán)利要求5所述的脈沖輸出電路，其中所述第五電源線的 電位低于所述第 一電源線的電位。
8. 根據(jù)權(quán)利要求6所述的脈沖輸出電路，其中所述第五電源線的 電位低于所述第一電源線的電位。
9. 根據(jù)權(quán)利要求1所述的脈沖輸出電路，其中所述第一至第九晶 體管包括非晶硅。
10. 根據(jù)權(quán)利要求3所述的脈沖輸出電路，其中所述第一至第九晶 體管包括非晶硅。
11. 根據(jù)權(quán)利要求1所述的脈沖輸出電路，其中所述第一至第九晶 體管是N溝道型薄膜晶體管。
12. —種移位寄存器，包括包括第(m-2)脈沖輸出電路、第(m - 1 )脈沖輸出電路、第m 脈沖輸出電路、第(m+l )脈沖輸出電路以及第(m+2)脈沖輸出電路 (m^3)的多個(gè)脈沖輸出電^各；以及 輸出時(shí)鐘信號的第一至第四信號線， 其中，各所述脈沖輸出電路包括第 一 至第六輸入端子和輸出端子，并且，所述第m脈沖輸出電路的所述第一至第三輸入端子電連接到所述第 一至第四信號線中的三個(gè)不同的信號線，并且，所述第m脈沖輸出電路的所述第四輸入端子電連接到所述第 (m-2)脈沖輸出電路的所述輸出端子，并且，所述第m脈沖輸出電路的所述第五輸入端子電連接到所述第 (m - 1 )脈沖輸出電路的所述輸出端子，并且，所述第m脈沖輸出電路的所述第六輸入端子電連接到所述第 (m+2)脈沖輸出電路的所述輸出端子，并且，所述第m脈沖輸出電路的所述輸出端子電連接到所述第(m -2)脈沖輸出電路的所述第六輸入端子、所述第(m+l)脈沖輸出電路 的所述第五輸入端子以及所述第(m+2)脈沖輸出電路的所述第四輸入 端子。
13. 根據(jù)權(quán)利要求12所述的移位寄存器，其中所述第一至第四信號線中的一個(gè)信號線輸出第一時(shí)鐘信號， 并且，所述第一至第四信號線中的另一個(gè)信號線輸出延遲了 1/2周 期的第二時(shí)鐘信號。
14. 根據(jù)權(quán)利要求9所述的移位寄存器，其中，各所述脈沖輸出電路包括第一至第九晶體管， 并且，各所述脈沖輸出電路電連接到第一至第五電源線， 并且，所述第一晶體管的第一電極電連接到所述第一電源線，所述 第一晶體管的第二電極電連接到所述第三晶體管的柵電極，而且所述第一晶體管的柵電極電連接到所述第四輸入端子，并且，所述第二晶體管的第一電極電連接到所述第二電源線，所述 第二晶體管的第二電極電連接到所述第三晶體管的柵電極，而且所述第 二晶體管的柵電極電連接到所述第四晶體管的柵電極，并且，所述第三晶體管的第一電極電連接到所述第一輸入端子，而 且所述第三晶體管的第二電極電連接到所述輸出端子，并且，所述第四晶體管的第一電極電連接到所述第三電源線，而且 所述第四晶體管的第二電極電連接到所述輸出端子，并且，所述第五晶體管的第一電極電連接到所述第四電源線，所述 第五晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第四晶體管的柵電極，而且所述第五晶體管的柵電極電連接到所述第四輸 入端子，并且，所述第六晶體管的第一電極電連接到所述第四電源線，所述 第六晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第 四晶體管的柵電極，而且所述第六晶體管的柵電極電連接到所述第五輸 入端子，并且，所述第七晶體管的第一電極電連接到所述第五電源線，所述 第七晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第 四晶體管的柵電極，而且所述第七晶體管的柵電極電連接到所述第六輸 入端子，并且，所述第八晶體管的第一電極電連接到所述第五電源線，所述 第八晶體管的第二電極電連接到所述第九晶體管的第二電極，而且所述 第八晶體管的柵電極電連接到所述第二輸入端子，并且，所述第九晶體管的第一電極電連接到所述第二晶體管的柵電 極以及所述第四晶體管的柵電極，而且所述第九晶體管的柵電極電連接 到所述第三輸入端子。
15. —種顯示裝置，包括 <象素；以及驅(qū)動(dòng)所述像素的移位寄存器， 其中，所述移位寄存器包括包括第(m-2)脈沖輸出電路、第(m-l)脈沖輸出電路、 第m脈沖輸出電路、第(m+l )脈沖輸出電路以及第(m+2)脈沖 輸出電路(m^3)的多個(gè)脈沖輸出電路；以及輸出時(shí)鐘信號的第一至第四信號線， 并且，各所述脈沖輸出電路包括第一至第六輸入端子和輸出端子， 并且，所述第m脈沖輸出電路的所述第一至第三輸入端子電連接到 所述第一至第四信號線中的三個(gè)不同信號線，并且，所述第m脈沖輸出電路的所述第四輸入端子電連接到所述第 (m-2)脈沖輸出電路的所述輸出端子，并且，所述第m脈沖輸出電路的所述第五輸入端子電連接到所述第 (m - 1 )脈沖輸出電路的所述輸出端子，并且，所述第m脈沖輸出電路的所述第六輸入端子電連接到所述第(m+2)脈沖輸出電路的所述輸出端子，并且，所述第m脈沖輸出電路的所述輸出端子電連接到所述第(m -2)脈沖輸出電路的所述第六輸入端子、所述第(m+l)脈沖輸出電路 的所述第五輸入端子以及所述第(m+2)脈沖輸出電路的所述第四輸入 端子。
16. 根據(jù)權(quán)利要求15所述的顯示裝置，其中，所述第 一至第四信號線中的 一個(gè)信號線輸出第 一 時(shí)鐘信號， 并且，所述第一至第四信號線中的另一個(gè)信號線輸出延遲了 1/2周 期的第二時(shí)鐘信號。
17. 根據(jù)權(quán)利要求15所述的顯示裝置，其中，各所述脈沖輸出電路包括第一至第九晶體管， 并且，各所述脈沖輸出電路電連接到第一至第五電源線， 并且，所述第一晶體管的第一電極電連接到所述第一電源線，所述 第一晶體管的第二電極電連接到所述第三晶體管的柵電極，而且所述第一晶體管的柵電極電連接到所述第四輸入端子，并且，所述第二晶體管的第一電極電連接到所述第二電源線，所述 第二晶體管的第二電極電連接到所述第三晶體管的柵電極，而且所述第二晶體管的柵電極電連接到所述第四晶體管的柵電極，并且，所述第三晶體管的第一電極電連接到所述第一輸入端子，而且所述第三晶體管的第二電極電連接到所述輸出端子，并且，所述第四晶體管的第一電極電連接到所述第三電源線，而且所述第四晶體管的第二電極電連接到所述輸出端子，并且，所述第五晶體管的第一電極電連接到所述第四電源線，所述第五晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第四晶體管的柵電極，而且所述第五晶體管的柵電極電連接到所述第四輸入端子，并且，所述第六晶體管的第一電極電連接到所述第四電源線，所述 第六晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第四晶體管的柵電極，而且所述第六晶體管的柵電極電連接到所述第五輸 入端子,并且，所述第七晶體管的第一電極電連接到所述第五電源線，所述 第七晶體管的第二電極電連接到所述第二晶體管的柵電極以及所述第　四晶體管的柵電極，而且所述第七晶體管的柵電極電連接到所述第六輸 入端子，并且，所述第八晶體管的第一電極電連接到所述第五電源線，所述 第八晶體管的第二電極電連接到所述第九晶體管的第二電極，而且所述 第八晶體管的柵電極電連接到所述第二輸入端子，并且，所述第九晶體管的第一電極電連接到所述第二晶體管的柵電 極以及所述第四晶體管的柵電極，而且所述第九晶體管的柵電極電連接 到所述第三輸入端子。
18. 根據(jù)權(quán)利要求1所述的脈沖輸出電路，其還包括第十晶體管、 第十一晶體管、第十二晶體管、以及第十三晶體管，其中，所述第十晶體管的柵電極連接到所述第五晶體管的所述第二 電極，所述第十晶體管的第一電極連接到所述第一輸入端子，而且所述 第十晶體管的第二電極連接到所述第二輸出端子，并且，所述第十一晶體管的柵電極連接到所述第二晶體管的所述柵 電極以及所述第四晶體管的所述柵電極，所述第十一晶體管的第一電極 連接到第八電源線，而且所述第十 一 晶體管的第二電極連接到所述第二 輸出端子，并且，所述第十二晶體管的柵電極連接到所述第九晶體管的所述柵 電極，所述第十二晶體管的第一電極連接到第九電源線，而且所述第十 二晶體管的第二電極連接到所述第二輸出端子，并且，所述第十三晶體管的柵電極連接到所述第九晶體管的所述柵 電極，所述第十三晶體管的第一電極連接到第七電源線，而且所述第十 三晶體管的第二電極連接到所述輸出端子，該輸出端子為第一輸出端子。
19. 根據(jù)權(quán)利要求18所述的脈沖輸出電路，其還包括電容元件， 其中，所述電容元件的第一電極連接到所述第二輸出端子，而且所述電容元件的第二電極連接到所述第十晶體管的所述柵電極以及所述 第 一 晶體管的所述第二電極。
20. —種具有根據(jù)權(quán)利要求15所述的顯示裝置的電子設(shè)備， 其中，所述電子設(shè)備選自發(fā)光裝置、影像拍攝裝置、計(jì)算機(jī)、移動(dòng)計(jì)算機(jī)、便攜式圖像再現(xiàn)裝置、以及護(hù)目鏡型顯示器。
21. —種包括根據(jù)權(quán)利要求12所述的移位寄存器的半導(dǎo)體裝置。
22. —種具有根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置的電子設(shè)備， 其中，所述電子設(shè)備選自發(fā)光裝置、影像拍攝裝置、計(jì)算機(jī)、移動(dòng) 計(jì)算機(jī)、便攜式圖像再現(xiàn)裝置、以及護(hù)目鏡型顯示器。
全文摘要
本發(fā)明的目的在于在移位寄存器中抑制晶體管的閾值電壓的變動(dòng)以防止在非選擇期間中晶體管錯(cuò)誤工作。本發(fā)明的特征在于在設(shè)置在移位寄存器中的脈沖輸出電路中，在不輸出脈沖的非選擇期間中對處于浮動(dòng)狀態(tài)的晶體管的柵電極定期供給電位以使柵電極接通。此外，其特征還在于通過定期使其他晶體管接通或截止，來對晶體管的柵電極供給電位。
文檔編號H03K3/356GK101166023SQ20071018081
公開日2008年4月23日 申請日期2007年10月17日 優(yōu)先權(quán)日2006年10月17日
發(fā)明者三宅博之 申請人:株式會(huì)社半導(dǎo)體能源研究所