專利名稱：一種法拉電容多級(jí)串聯(lián)電壓均衡電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種對(duì)多級(jí)法拉電容的電壓均衡保護(hù)的電路，具體地說是 一種法拉電容多級(jí)串聯(lián)電壓均衡電路。
背景技術(shù)：
由于單只法拉電容的耐壓值很小，經(jīng)常使用多只法拉電容串聯(lián)方法來提高 耐壓值，由于每只法拉電容的容量、內(nèi)阻和漏電流存在差異，如不采用電壓均 衡電路，將存在單只法拉電容電壓分配不均而造成某些法拉電容過壓，從而導(dǎo) 致其壽命和存儲(chǔ)能力的大幅度降低。 發(fā)明內(nèi)容
本實(shí)用新型的技術(shù)任務(wù)是針對(duì)以上不足之處，提供一種能有效延長(zhǎng)法拉電 容使用壽命的一種法拉電容多級(jí)串聯(lián)電壓均衡電路。
本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是該電路包括法拉電容Cl
和C2，可控硅D1和D2，限流電阻R1和R2，法拉電容Cl的正極接5V電壓，法 拉電容C1的負(fù)極接法拉電容C2的正極，法拉電容C2的負(fù)極接地，法拉電容C1 的正極接可控硅D1的陰極，可控硅D1的控制極與可控硅D1的陰極短路；可控 硅Dl的陽極接限流電阻Rl，限流電阻Rl接法拉電容Cl的負(fù)極及可控硅D2的 負(fù)極，可控硅D2的控制極與可控硅D2的負(fù)極短路，可控硅D2的陽極接限流電 阻R2，限流電阻R2的另一端接地。
上電時(shí)，當(dāng)法拉電容Cl兩端電壓高于2. 5V，可控硅Dl的控制極與正極的 電壓差超過參考電壓2.5V，可控硅D1導(dǎo)通，電流通過限流電阻R1流經(jīng)法拉電 容C2，給法拉電容C2充電，從而法拉電容C1兩端電壓逐步降低到2.5V，法拉 電容C2兩端的電壓逐歩提高到2. 5V，實(shí)現(xiàn)兩個(gè)法拉電容的電壓均衡。本實(shí)用新型的一種法拉電容多級(jí)串聯(lián)電壓均衡電路實(shí)現(xiàn)了每個(gè)法拉電容的 電壓均衡，避免因各法拉電容的容量、內(nèi)阻和漏電流等參數(shù)的差異而造成電壓 分配不均，大幅度提高單只法拉電容的壽命、存儲(chǔ)能量。以下結(jié)合附圖
對(duì)本實(shí)用新型進(jìn)一步說明。 附圖為一種法拉電容多級(jí)串聯(lián)電壓均衡電路的電路圖。
具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一歩說明，但不作為對(duì)本實(shí) 用新型的限定。
本實(shí)用新型的一種法拉電容多級(jí)串聯(lián)電壓均衡電路，該電路包括法拉電容
Cl(l. 0F/2. 5V)和C2(1. 0F/2. 5V)，可控硅D1(LR431A/BLT1 )和D2(LR431A/BLT1 )， 限流電阻R1 (RC1206JR—073R3)和R2 (RC1206JR—073R3)，法拉電容C1的正 極接5V電壓，法拉電容Cl的負(fù)極接法拉電容C2的正極，法拉電容C2的負(fù)極 接地，法拉電容C1的正極接可控硅D1的陰極，可控硅D1的控制極與可控硅D1 的陰極短路；可控硅D1的陽極接限流電阻R1，限流電阻R1接法拉電容C1的負(fù) 極及可控硅D2的負(fù)極，可控硅D2的控制極與可控硅D2的負(fù)極短路，可控硅D2 的陽極接限流電阻R2，限流電阻R2的另一端接地。
權(quán)利要求1、一種法拉電容多級(jí)串聯(lián)電壓均衡電路，包括法拉電容(C1)和(C2)，可控硅(D1)和(D2)，限流電阻(R1)和(R2)，其特征在于法拉電容(C1)的正極接5V電壓，法拉電容(C1)的負(fù)極接法拉電容(C2)的正極，法拉電容(C2)的負(fù)極接地，法拉電容(C1)的正極接可控硅(D1)的陰極，可控硅(D1)的控制極與可控硅(D1)的陰極短路；可控硅(D1)的陽極接限流電阻(R1)，限流電阻(R1)接法拉電容(C1)的負(fù)極及可控硅(D2)的負(fù)極，可控硅(D2)的控制極與可控硅(D2)的負(fù)極短路，可控硅(D2)的陽極接限流電阻(R2)，限流電阻(R2)的另一端接地。
專利摘要本實(shí)用新型公開了一種法拉電容多級(jí)串聯(lián)電壓均衡電路，該電路包括法拉電容(C1)和(C2)，可控硅(D1)和(D2)，限流電阻(R1)和(R2)，法拉電容(C1)的正極接5V電壓，法拉電容(C1)的負(fù)極接法拉電容(C2)的正極，法拉電容(C2)的負(fù)極接地，法拉電容(C1)的正極接可控硅(D1)的陰極，可控硅(D1)的控制極與可控硅(D1)的陰極短路；可控硅(D1)的陽極接限流電阻(R1)，限流電阻(R1)接法拉電容(C1)的負(fù)極及可控硅(D2)的負(fù)極，可控硅(D2)的控制極與可控硅(D2)的負(fù)極短路，可控硅(D2)的陽極接限流電阻(R2)，限流電阻(R2)的另一端接地。本實(shí)用新型實(shí)現(xiàn)了每個(gè)法拉電容的電壓均衡，避免電壓分配不均，大幅度提高單只法拉電容的壽命、存儲(chǔ)能量。
文檔編號(hào)H03G11/00GK201138793SQ20072003086
公開日2008年10月22日 申請(qǐng)日期2007年11月21日 優(yōu)先權(quán)日2007年11月21日
發(fā)明者于治樓 申請(qǐng)人:浪潮電子信息產(chǎn)業(yè)股份有限公司