專利名稱：一種結(jié)構(gòu)化奇偶校驗(yàn)碼的編碼方法及其編碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信信道的編解碼，尤其涉及通信數(shù)據(jù)傳輸與數(shù)據(jù)存儲中的一種結(jié)構(gòu)化的奇 偶校驗(yàn)碼(LDPC碼)的編碼方法及其編碼器。
技術(shù)背景1962年，'Gallager (R. G. Gallager. Low-Density Parity-Check Codes. IRE Transon. Inform. Theory. 1962， (8): 21~28)首次提出了低密度奇偶校驗(yàn)碼(LDPC碼)，但是由于其譯碼算法過 于復(fù)雜，并沒有得到足夠的重視。1996年，Mackay和Neal (D. J. C. MacKay， R. M. Neal. Near Shannon Limit Performance of Low-Density Parity-Check Codes. Electron. Lett. 1997, (33):457~458)發(fā)現(xiàn)LDPC碼和Turbo碼同樣具有優(yōu)異的性能，從而引發(fā)了對LDPC碼研究 的熱潮?；诘g碼算法，LDPC的譯碼器可以達(dá)到數(shù)Gbps的數(shù)據(jù)吞吐量，但較高的編碼 復(fù)雜度和編碼時延是其應(yīng)用所面臨的一個主要問題。因此，構(gòu)造出具有線性編碼復(fù)雜度且性 能優(yōu)越的結(jié)構(gòu)型LDPC碼，成為了對LDPC碼的研究熱點(diǎn)。通信系統(tǒng)為了提供不同的服務(wù)質(zhì)量以適應(yīng)不同的傳輸環(huán)境，需要前向糾錯編碼的碼率甚 至幀長能夠自適應(yīng)的根據(jù)信道環(huán)境做出相應(yīng)調(diào)整。碼率及幀長自適應(yīng)雖然可以由多個編碼器 和譯碼器實(shí)現(xiàn)，但此舉勢必使得編譯碼器的復(fù)雜度過高，因而如何設(shè)計復(fù)雜度較低的變碼率 變幀長編譯碼器顯得尤為重要，且已成為當(dāng)前編碼領(lǐng)域的研究熱點(diǎn)。發(fā)明內(nèi)容本發(fā)明的目的在于針對現(xiàn)有LDPC碼構(gòu)造方法的不足，以及編碼器實(shí)現(xiàn)時復(fù)雜度過高等 問題，提供一種可減少編碼復(fù)雜度，實(shí)現(xiàn)線性編碼的結(jié)構(gòu)化奇偶校驗(yàn)碼的編碼方法。本發(fā)明的另一目的在于提供一種基于雙口隨機(jī)讀取存儲器(RAM)實(shí)現(xiàn)的，不僅可有效 降低硬件資源，而且能夠?qū)崿F(xiàn)靈活變碼率編碼的基于雙口 RAM的編碼器。本發(fā)明所述的結(jié)構(gòu)化奇偶校驗(yàn)碼的編碼方法包括以下步驟1)分別構(gòu)造準(zhǔn)循環(huán)矩陣/^和雙對角矩陣i^ 采用歐氏有限幾何方法構(gòu)造的準(zhǔn)循環(huán)矩陣巧，巧具有如下形式<formula>formula see original document page 5</formula>式(1)中i/,是一個WM的矩陣，數(shù)組中的元素^ ,是b*b稀疏準(zhǔn)循環(huán)方陣，只要確定其第一行(列) j，即整個確定4j，其中l(wèi)2!^f — C，l^/《C，稱氣y為4力.的"行(列)生成矢量"；對應(yīng)乓的行數(shù)，生成MxM的雙對角矩陣i^， i^具有如下形式:<formula>formula see original document page 5</formula>(2)2)根據(jù)準(zhǔn)循環(huán)矩陣巧和雙對角矩陣/^2構(gòu)造校驗(yàn)矩陣丑，// =[巧//2];3 )根據(jù)校驗(yàn)矩陣構(gòu)造系統(tǒng)生成矩陣形式G ，系統(tǒng)生成矩陣G = [/1 P]，其中P = /^'//2—//,具有以下形式<formula>formula see original document page 5</formula> 其中/為MxM的單位矩陣，將生成矩陣形式G與信息序列相乘，得到校驗(yàn)位序列，與原來的信息序列一起構(gòu)成一幀完整的碼字，即實(shí)現(xiàn)結(jié)構(gòu)化奇偶校驗(yàn)碼的編碼。本發(fā)明針對上述的結(jié)構(gòu)化的LDPC碼提出一種基于雙口 RAM的硬件實(shí)現(xiàn)架構(gòu)，具體描 述如下。(1) 由于/^的循環(huán)稀疏特性，因此該矩陣可以由其各個子矩陣的第一行或者第一列表 示，并可以通過存儲這些行或者列來表示該矩陣，節(jié)省了大量的存儲空間；(2) 信息序列首先與///"相乘，得到一組中間校驗(yàn)值戶/;具體實(shí)現(xiàn)時用雙口 RAM組來 緩存P/，通過對RAM的讀寫操作更新P/來實(shí)現(xiàn)信息序列和/《相乘的操作過程，并得到中間校驗(yàn)序列P,;(3) //f可以用累加器來實(shí)現(xiàn)，當(dāng)一幀信息序列處理完成后，將中間校驗(yàn)序列S通過累加器即可得到最終的校驗(yàn)比特序列戶，即完成了編碼過程。本發(fā)明所述的基于雙口 RAM的編碼器設(shè)有中間校驗(yàn)序列計算器、多路選擇器和累加器， 中間校驗(yàn)序列計算器的輸出端接多路選擇器的輸入端，多路選擇器的輸出端接累加器的輸入 端，中間校驗(yàn)序列為A (&,;^......,/ / )。中間校驗(yàn)序列計算器設(shè)有地址指針存儲器、地址指針處理器、異或門運(yùn)算器、雙口RAM 陣列、數(shù)據(jù)分配器以及"模二和加法器"，地址指針存儲器的輸出端接地址指針處理器的輸入 端，地址指針處理器的輸出端接雙口RAM的地址輸入端，雙口RAM的讀出口接數(shù)據(jù)分配器 的輸入端，數(shù)據(jù)分配器的輸出端分別接模二和加法器輸入端以及異或門運(yùn)算器的一個輸入端， 所有異或門運(yùn)算器的另一輸入端串接并外接信息序列輸入，異或門運(yùn)算器輸出端接雙口 RAM 的寫入口，模二和加法器輸出端接多路選擇器輸入端，多路選擇器輸出端接累加器。地址指針處理器設(shè)有雙輸入選擇器和加法器，雙輸入選擇器中的第1個選擇器的1個輸 入端固定接零，另1個輸入端固定接1，第2個選擇器的1個輸入端接地址指針存儲器的輸 出端，另1個輸入端接加法器的輸出端，即另1個輸入端接地址指針處理器的輸出端。本發(fā)明通過構(gòu)造一種高度結(jié)構(gòu)化的校驗(yàn)矩陣，設(shè)計出了一種結(jié)構(gòu)化的LDPC碼，并結(jié)合 碼型特點(diǎn)提出了一種基于RAM的硬件實(shí)現(xiàn)架構(gòu)，本發(fā)明具有以下突出優(yōu)點(diǎn)-1)編碼方法具有線性復(fù)雜度。由于并置了雙對角矩陣，可以通過校驗(yàn)矩陣直接生成校驗(yàn) 比特，因此減少了編碼復(fù)雜度。2)節(jié)省存儲空間。由于是代數(shù)編碼方法，編碼時只需要存儲 校驗(yàn)矩陣的生成元，因此極大地節(jié)省了存儲空間。3)所獲得的碼型具有較好的性能。計算機(jī) 仿真表明該碼在中長幀時其性能甚至優(yōu)于相近參數(shù)的隨機(jī)LDPC碼。4)可以靈活地實(shí)現(xiàn)變碼 率編碼。由于雙口 RAM的長度可靈活變化，因此不同碼率和幀長的碼字可以復(fù)用相同的雙 口RAM資源及至《計算模塊，從而可以靈活實(shí)現(xiàn)變碼率編碼。


圖1為有限幾何系統(tǒng)示意圖。圖2為本發(fā)明所述基于雙口 RAM的編碼器實(shí)施例的組成框圖。圖3為本發(fā)明所述基于雙口 RAM的編碼器實(shí)施例的移位累加電路組成原理圖。圖4為圖2中的中間校驗(yàn)序列計算器的組成框圖。圖5為圖4中的地址指針處理器的組成框圖。圖6為生成元存儲形式。
具體實(shí)施方式
下面結(jié)合附圖和實(shí)施例對本實(shí)用新型作進(jìn)一步說明。首先給出LDPC碼的校驗(yàn)矩陣的詳細(xì)設(shè)計方法，然后給出其編碼方法以及硬^^實(shí)現(xiàn)架構(gòu)。 1.構(gòu)造校驗(yàn)矩陣if校驗(yàn)矩陣由兩個子矩陣構(gòu)成，//二[/^/^]，下面分別介紹兩個字矩陣的構(gòu)造方法。 1.1構(gòu)造雙對角矩陣//2//2是一個雙對角方陣，其具體形式如式(2)所示。具體的構(gòu)造算法是第一列的第一 位和第二位是"l"元素，從第二列開始，下一列是上一列的循環(huán)下移一位得到，最后一列僅有最后一位是"r。 ，1.2構(gòu)造準(zhǔn)循環(huán)矩陣^采用歐氏有限幾何方法構(gòu)造循環(huán)校驗(yàn)矩陣//,。歐氏有限幾何是由有限個點(diǎn)組成的系統(tǒng)，假設(shè)有"個點(diǎn)和J條線，并且滿足下面的構(gòu)造特性每條線經(jīng)過p個點(diǎn)；任意兩個點(diǎn)都構(gòu)成有 且僅有的一條線；每個點(diǎn)都由Y條線交叉而成；任意兩條線都有至多一個公共點(diǎn)。如圖1所示的一個歐氏有限幾何，其參數(shù)為n=4， J二6， p =2， 7 =3。這樣的一個系 統(tǒng)中，它所有的線對應(yīng)著所要構(gòu)造矩陣的行，它所有的點(diǎn)對應(yīng)著所要構(gòu)造矩陣的列。矩陣中 的元素，則由下述方式進(jìn)行填充若第/個點(diǎn)在第/條線上，則 ，7.=1;反之， ,y二0。故每一個歐氏幾何有限系統(tǒng)，就對應(yīng)著一個矩陣。五G(m,2"是域GfX2勺上的一個m維的歐氏幾何，m和S都是兩個正整數(shù)。這個幾何由2""個點(diǎn)組成，每個點(diǎn)在GF(2"上都是w重的。全零的m重0 = (O,O，...,O)叫做原點(diǎn)。五G(附,2^上的每一個點(diǎn)在G尸(2"中都表現(xiàn)為一個M維的向量空間。五G(w,2"中的點(diǎn)和線具有以下幾個特征(1) 共有"=2卿-l個非0點(diǎn)；(2) 共有/ = (2一—1)(2微-1)/(25-l)條不過原點(diǎn)0的直線，每條直線上有25個點(diǎn)；D附s 1、(3) 每個非o點(diǎn)所經(jīng)過的直線數(shù)目為<formula>formula see original document page 7</formula>(4) fiG(附,2"中不過原點(diǎn)的直線可以分割成"(2^-^-1)/(25-l)個循環(huán)類，稱之為^"2，…,^r每個循環(huán)類可以看作是一個(2^-"x(2^-i)的"循環(huán)方陣"。該矩陣可以由本循環(huán)類中的任一條直線經(jīng)過(2WS -2)次循環(huán)移位得到。對于大小為Ax"行(列)重為w的循環(huán)方陣g，其分解方式分為列分解和行分解兩種。以列分解為例詳述分解過程定義"廣為列分解因子，1S/Sw,表示將循環(huán)方陣Q依次分解成r個循環(huán)子矩陣。具體分解步驟如下(1) 取A的第一列力；(2) 設(shè)定一個整數(shù)集合{《.}， B《, ，…《^w，且￡《.=6;;(3) 根據(jù){《}，將力分解成,個長度為6 ，列重分別為^,^,…4的列矢量^)，《p),…wf)，即把力中的前^個'T'映射成為力①；接著^個'T'映射成^，以此類推， 直到最后個'T'映射成為力(0 ;(4) 將3中得到的列矢量^),《f2),…,《)分別進(jìn)行6-l次向下的循環(huán)移位，得至"個"6 的行(列)重分別為5,^，…^的循環(huán)方陣^,^，…,4，稱其為循環(huán)方陣Q的"子矩陣"，顯(5) 將列分解得到的"子矩陣"按照如下方式進(jìn)行重組行分解方式類似，在循環(huán)方陣的分解中，并不是只使用"列分解"或"行分解"，而往往是 兩者都使用，即在已經(jīng)使用"列分解"的基礎(chǔ)上使用"行分解"，或是反之。通過上述分解重組 等方式獲得的/^矩陣如式(1)。若/^矩陣非滿秩，需要對其利用高斯消元法進(jìn)行滿秩處理。通過上述方式構(gòu)造的/^矩陣滿足以下特性(1) 每個循環(huán)矩陣J，.，.的行(列)重相對其大小6而言都較??；,，7(2) /^的任意兩行(列)最多有一個"r在相同位置，這稱之為"行列"限制。 上述兩個特點(diǎn)既保證了/^的稀疏性，同時也保證/^對應(yīng)的二分圖中無二線循環(huán)以及四線循環(huán)，從而保證了該種結(jié)構(gòu)的LDPC碼具有接近隨機(jī)構(gòu)造的LDPC碼的性能。1.3根據(jù)i/^巧/^]，構(gòu)造校驗(yàn)矩陣/f以構(gòu)造(6131， 5110)碼為例來進(jìn)一步說明校驗(yàn)矩陣的構(gòu)造過程。第一步，由有限幾何系統(tǒng)，可得到一組fg^，其中Q是511x511，行(列)重為8的循環(huán)方陣。第二步，從(2h中任取5個循環(huán)方陣0,込，…,込，然后將其均按照c-r-2的方式進(jìn)行 行列分解，其中c為行分解因子，得到下面5個矩陣在對g.進(jìn)行行列分解時，對其進(jìn)行滿秩處理，所以得到的巧是1021x1022，行(列)重 為4的循環(huán)方陣。<formula>formula see original document page 9</formula>(2)第三步，將巧，z)2:.，」05組合在一起，得到矩陣/^， T^是一個1021x5110的矩陣，如下式:<formula>formula see original document page 9</formula>第四步，將y^并置個1021x1021的雙對角矩陣H，即得到校驗(yàn)矩陣//，如式:<formula>formula see original document page 9</formula>該校驗(yàn)矩陣對應(yīng)著一個碼長6131，碼率為0.83的LDPC碼，即(6131， 5110)碼。 2.編碼器的實(shí)現(xiàn)由于/7二[A/^]中的/^具有的雙對角結(jié)構(gòu)，則它有系統(tǒng)生成矩陣形式G = [/|P]，其中尸=巧^//， if/具有以下形式<formula>formula see original document page 9</formula>可以用累加器實(shí)現(xiàn)，所以編碼可以分解為兩步來完成首先將信息位與稀疏矩陣i/f相乘得到中間校驗(yàn)比特A ，然后將^輸入累加器，累加器輸出的結(jié)果便是最終所求的校驗(yàn)位序列，這些校驗(yàn)序列與信息序列一起便構(gòu)成了完整的碼字。結(jié)合7^矩陣的循環(huán)特性，本發(fā)明引入雙口RAM陣列存儲中間校驗(yàn)比特A，通過地址指針表征校驗(yàn)矩陣并指示雙口 RAM的操作地址，由對雙口 RAM的讀寫操作實(shí)現(xiàn)中間校驗(yàn)位的 更新過程，最終通過將雙口 RAM陣列的中間校驗(yàn)比特進(jìn)行模二和得到最終的校驗(yàn)序列。參見圖2，基于雙口 RAM的編碼器設(shè)有中間校驗(yàn)序列計算器211 21n、多路選擇器22 和累加器23，中間校驗(yàn)序列計算器211 21n的輸出端接多路選擇器22的輸入端，多路選擇 器22的輸出端接累加器23的輸入端，中間校驗(yàn)序列為^化......，乃 )。其中累加器23可以用圖3所示的異或門(XOR) 31和D觸發(fā)器32實(shí)現(xiàn)。參見圖4，中間校驗(yàn)序列計算器設(shè)有地址指針存儲器41、地址指針處理器421 42n、異 或門運(yùn)算器431 43n、雙口 RAM陣列441 44n、數(shù)據(jù)分配器451 45n以及"模二和加法 器"46，地址指針存儲器41的輸出端接地址指針處理器421 42n的輸入端，地址指針處理 器421 42n的輸出端接雙口 RAM441 44n的地址輸入端，雙口 RAM441 44n的讀出口接 數(shù)據(jù)分配器的輸入端，數(shù)據(jù)分配器451 45n的輸出端分別接"模二和加法器"46輸入端以 及異或門運(yùn)算器431 43n的一個輸入端，所有異或門運(yùn)算器431 43n的另一輸入端串接并 外接信息序列輸入，異或門運(yùn)算器431 43n的輸出端接雙口 RAM441 44n的寫入口，"模 二和加法器"46的輸出端接多路選擇器22 (參見圖2)的輸入端，多路選擇器22的輸出端 接累加器23 (參見圖2)。在圖4中，代號A為地址指針，a為信息序列。參見圖5，地址指針處理器設(shè)有雙輸入選擇器51與52以及加法器53，雙輸入選擇器中 的第1個選擇器51的1個輸入端固定接零，另1個輸入端固定接1,第2個選擇器52的1 個輸入端接地址指針存儲器的輸出端，另1個輸入端接加法器的輸出端。此處的加法器53為 一個模b加法器。每b個時鐘讀取一次地址指針存儲器的值，且當(dāng)前時鐘時第1選擇51選擇 0作為輸入，其余b—1個時鐘51選擇1作為輸出。其中異或門的兩個輸入端分別是信息序列a (見圖4)和雙口RAM的讀出值，其輸出則 被送到雙口 RAM的輸入口重新覆蓋到的讀位置；雙口 RAM的讀寫操作的地址通過地址指針 存儲器的指示值實(shí)現(xiàn)，且讀操作的地址經(jīng)過一個時鐘延時作為寫地址，從而保證了讀寫操作 指示相同的位置；地址指針存儲器由只讀存儲器(ROM)陣列組成，每一組ROM陣列對應(yīng) 校驗(yàn)矩陣i/f的一列，其內(nèi)部存儲的是生成元 》.的1的位置。圖5給出生成元存儲形式，圖RAM的讀出值輸送到模二和累加器，此時模二和累加器的輸出就是A,，此處p力表示第z路 的中間校驗(yàn)序列^。上述A計算模塊的模二和運(yùn)算器以前的單元是并行操作的，但是在信息序列運(yùn)算完成后，需要各個計算模塊的雙口 RAM陣列逐個讀取出來進(jìn)行模二和運(yùn)算，并通 過多路選擇器送入后面的累加器。由于準(zhǔn)循環(huán)矩陣iff是稀疏的，所以只需要花費(fèi)很小的資源便可以將其表示成地址指針，而且不同碼率和不同幀長在編碼時對巧計算模塊的操作相同，所以這一部分資源可以復(fù)用，從而使得變碼率編碼實(shí)現(xiàn)時耗費(fèi)的資源有效降低。基于雙口 RAM的編碼器各電路之間的相互配合由控制器總體控制，以達(dá)到時序上的衍 接?？刂破骺刹捎糜邢逘顟B(tài)機(jī)實(shí)現(xiàn)。下面結(jié)合(6131， 5110)碼和(8175， 7154)碼的編碼實(shí)現(xiàn)為例進(jìn)一步說明編碼器變碼率編碼的實(shí)現(xiàn)過程。如上所述對于(6131， 5110)碼，/ff由10x2個子矩陣組成，所以其生成元共有20個，又由于其行重為4，按照圖5所示的方式進(jìn)行存儲， 一共需要2個地址指針存儲器共2X2=4個ROM和2組計算模塊，每組^計算模塊包含2個RAM即可實(shí)現(xiàn)編碼。由于每個生成元的長度是511，所以RAM的長度設(shè)為511。 同理，對于(8175， 7154)碼，其校驗(yàn)矩陣形式為<formula>formula see original document page 11</formula>其Z/f有14x2個子矩陣，即28個生成元即可完全表示該矩陣，且^f行重為4，所以我 們需要4個ROM和2組&計算模塊即可實(shí)現(xiàn)編碼，且在實(shí)現(xiàn)上述兩種碼型變碼率編碼時，2 組^計算模塊可以完全復(fù)用，只是不同碼率編碼時需要讀取相應(yīng)碼率的地址指針存儲器。同 理，在更多碼率實(shí)現(xiàn)時，只需要設(shè)定實(shí)現(xiàn)其中單一碼率所需最多的A計算模塊的資源數(shù)量， 選取單一碼率最長的子矩陣維數(shù)作為^計算模塊中RAM的長度，即可以實(shí)現(xiàn)這些碼率的自 適應(yīng)編碼。采用本發(fā)明方法設(shè)計的確定的LDPC碼結(jié)構(gòu)，校驗(yàn)矩陣的存儲只需要幾個參數(shù)，極大的 節(jié)省了存儲空間，且變碼率實(shí)現(xiàn)時編碼器的資源可以有效復(fù)用，為LDPC的實(shí)用邁出了堅實(shí) 的一步。
權(quán)利要求
1. 一種結(jié)構(gòu)化奇偶校驗(yàn)碼的編碼方法，其特征在于包括以下步驟1)分別構(gòu)造準(zhǔn)循環(huán)矩陣H1和雙對角矩陣H2；采用歐氏有限幾何方法構(gòu)造的準(zhǔn)循環(huán)矩陣H1，H1具有如下形式id="icf0001" file="S2008100711281C00011.gif" wi="88" he="20" top= "78" left = "68" img-content="drawing" img-format="tif" orientation="portrait" inline="no"/>式(1)中H1是一個N′×M的矩陣，數(shù)組中的元素Ai，j是b*b稀疏準(zhǔn)循環(huán)方陣，只要確定了其第一行(列)hi，j，即整個確定Ai，j，其中1≤i≤t-c，1≤j≤c，稱hi，j為Ai，j的“行(列)生成矢量”；對應(yīng)H1的行數(shù)，生成M×M的雙對角矩陣H2，H2具有如下形式
2.基于雙口RAM的編碼器，其特征在于設(shè)有中間校驗(yàn)序列計算器、多路選擇器和累加 器，中間校驗(yàn)序列計算器的輸出端接多路選擇器的輸入端，多路選擇器的輸出端接累加器的輸入端，中間校驗(yàn)序列為<formula>formula see original document page 3</formula>
3. 如權(quán)利要求2所述的基于雙口RAM的編碼器，其特征在于中間校驗(yàn)序列計算器設(shè)有 地址指針存儲器、地址指針處理器、異或門運(yùn)算器、雙口 RAM陣列、數(shù)據(jù)分配器以及模二 和加法器，地址指針存儲器的輸出端接地址指針處理器的輸入端，地址指針處理器的輸出端 接雙口 RAM的地址輸入端，雙口 RAM的讀出口接數(shù)據(jù)分配器的輸入端，數(shù)據(jù)分配器的輸出 端分別接模二和加法器輸入端以及異或門運(yùn)算器的一個輸入端，所有異或門運(yùn)算器的另一輸 入端串接并外接信息序列輸入，異或門運(yùn)算器輸出端接雙口 RAM的寫入口，模二和加法器 輸出端接多路選擇器輸入端，多路選擇器輸出端接累加器。
4. 如權(quán)利要求2所述的基于雙口RAM的編碼器，其特征在于地址指針處理器設(shè)有雙輸 入選擇器和加法器，雙輸入選擇器中的第1個選擇器的1個輸入端固定接零，另1個輸入端 固定接1，第2個選擇器的1個輸入端接地址指針存儲器的輸出端，另1個輸入端接加法器 的輸出端。
全文摘要
一種結(jié)構(gòu)化奇偶校驗(yàn)碼的編碼方法及其編碼器，涉及通信信道的編解碼。提供一種可減少編碼復(fù)雜度，實(shí)現(xiàn)線性編碼的結(jié)構(gòu)化奇偶校驗(yàn)碼的編碼方法及其編碼器。分別構(gòu)造準(zhǔn)循環(huán)矩陣H₁和雙對角矩陣H₂；根據(jù)準(zhǔn)循環(huán)矩陣H₁和雙對角矩陣H₂構(gòu)造校驗(yàn)矩陣H，H＝[H₁H₂]；根據(jù)校驗(yàn)矩陣H構(gòu)造系統(tǒng)生成矩陣形式G，其中I為M×M的單位矩陣，將生成矩陣形式G與信息序列相乘，得到校驗(yàn)位序列，與原來的信息序列一起構(gòu)成一幀完整的碼字，即實(shí)現(xiàn)結(jié)構(gòu)化奇偶校驗(yàn)碼的編碼。基于雙口RAM的編碼器設(shè)有中間校驗(yàn)序列計算器、多路選擇器和累加器，中間校驗(yàn)序列計算器的輸出端接多路選擇器的輸入端，多路選擇器的輸出端接累加器的輸入端。
文檔編號H03M13/11GK101282123SQ200810071128
公開日2008年10月8日 申請日期2008年5月23日 優(yōu)先權(quán)日2008年5月23日
發(fā)明者張建文, 張文俊, 徐位凱, 琳 王, 謝東福, 陳黎明 申請人:廈門大學(xué)