專利名稱：全數(shù)字鎖相環(huán)、時間數(shù)字轉(zhuǎn)換器模塊、錯誤防止方法及校準(zhǔn)方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種錯誤防止方法、 一種時間數(shù)字轉(zhuǎn)換器模塊、 一種循 環(huán)式時間數(shù)字轉(zhuǎn)換器模塊、 一種全數(shù)字鎖相環(huán)、及一種校準(zhǔn)方法，且特別是 關(guān)于一種錯誤防止方法、應(yīng)用該錯誤防止方法的時間數(shù)字轉(zhuǎn)換器模塊、循環(huán) 式時間數(shù)字轉(zhuǎn)換器模塊、包含該時間數(shù)字轉(zhuǎn)換器模塊的全數(shù)字鎖相環(huán)、及用 于校準(zhǔn)該全數(shù)字鎖相環(huán)的環(huán)路增益的校準(zhǔn)方法，其中全數(shù)字鎖相環(huán)所包含的 時間數(shù)字轉(zhuǎn)換器模塊包含循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊。
背景技術(shù)：
鎖相環(huán)為一種用來產(chǎn)生與參考信號的相位(Phase)有固定關(guān)系的信號的電 子控制系統(tǒng)。鎖相環(huán)電路響應(yīng)于輸入信號的頻率與相位，并自動的提高或降 低被控制的振蕩器的頻率，直至鎖相環(huán)電路與參考信號在頻率與相位上相符 合為止?，F(xiàn)有技術(shù)模擬鎖相環(huán)包含相位檢測器、壓控振蕩器(Voltage-Controlled Oscillator, VCO)、及反饋路徑。反饋路徑用來將壓控振蕩器的輸出信號反饋至 相位檢測器的輸入端，以提高或降低模擬鎖相環(huán)的輸入信號的頻率。因此， 模擬鎖相環(huán)的頻率總可以保持趕上參考信號的參考頻率，其中參考信號為相 位檢測器所使用，也就是說，模擬鎖相環(huán)的輸入信號的頻率總會被參考信號 的參考頻率所鎖定。除此以外，現(xiàn)有技術(shù)中，分頻器(Frequency divider)用于 反饋路徑，以使得參考頻率或參考頻率的整數(shù)倍數(shù)頻率總可以被擷取?，F(xiàn)有 技術(shù)中，低通濾波器(Low-passfilter)連接于相位檢測器之后，以使得位于高頻 率的噪聲得以濾除。
如本領(lǐng)域的技術(shù)人員所知曉，因為模擬鎖相環(huán)使用模擬組件，并使用模 擬方式操作，上述模擬鎖相環(huán)極易產(chǎn)生誤差，甚或是誤差傳播(Errorpropagation^因此，數(shù)字鎖相環(huán)便應(yīng)運而生，以在部分數(shù)字操作與數(shù)字組件 的支持下減少上述誤差，其中數(shù)字鎖相環(huán)在反饋路徑上使用具有可變除數(shù)的 分頻器。除此以外，全數(shù)字鎖相環(huán)也非常有助于芯片面積降低與制程遷移。 舉例來說，全數(shù)字鎖相環(huán)的數(shù)控振蕩器(Digital-Controlled Oscillator, DCO)可用 來取代現(xiàn)有技術(shù)所使用的模擬組件的壓控振蕩器。也可將相位檢測器用全數(shù) 字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換器(Time-to-Digital Converter, TDC)來取代。因此，在 無線通信領(lǐng)域中，使用全數(shù)字鎖相環(huán)已是一種趨勢。

發(fā)明內(nèi)容
為減少全數(shù)字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換解碼器中的錯誤，本發(fā)明提出錯誤 防止方法、時間數(shù)字轉(zhuǎn)換器模塊、循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊、全數(shù)字鎖相 環(huán)及校準(zhǔn)方法。
本發(fā)明揭露一種用于全數(shù)字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換解碼器的錯誤防止方 法。錯誤防止方法包含由時間數(shù)字轉(zhuǎn)換解碼器取得數(shù)據(jù)信號；由時間數(shù)字轉(zhuǎn) 換解碼器取得循環(huán)信號；對數(shù)據(jù)信號的第一預(yù)定比特與循環(huán)信號的第二預(yù)定 比特實施互斥或邏輯運算，以產(chǎn)生誤差保護碼；及通過將誤差保護碼加入循 環(huán)信號并將循環(huán)信號位移第三預(yù)定數(shù)量的比特，來使用誤差保護碼來修正循 環(huán)信號中的誤差。
本發(fā)明揭露一種用來在全數(shù)字鎖相環(huán)中產(chǎn)生循環(huán)信號與數(shù)據(jù)信號的循環(huán) 式時間數(shù)字轉(zhuǎn)換器模塊。循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊包含循環(huán)模塊及數(shù)據(jù)模 塊。循環(huán)模塊用來產(chǎn)生循環(huán)信號。循環(huán)模塊包含計數(shù)器。每當(dāng)循環(huán)模塊接收 到至少一個觸發(fā)信號中的上升觸發(fā)邊緣或下降觸發(fā)邊緣時，計數(shù)器用來改變 計數(shù)。數(shù)據(jù)模塊用來產(chǎn)生數(shù)據(jù)信號。數(shù)據(jù)模塊包含循環(huán)緩沖數(shù)組及D觸發(fā)器 數(shù)組。循環(huán)緩沖數(shù)組包含多個延遲線緩沖器。D觸發(fā)器數(shù)組用來與延遲線緩 沖器共同運作，以產(chǎn)生數(shù)據(jù)信號的至少一部分。循環(huán)信號根據(jù)計數(shù)器的計數(shù) 所產(chǎn)生。本發(fā)明揭露一種用于相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊的校 準(zhǔn)方法。校準(zhǔn)方法用來校準(zhǔn)全數(shù)字鎖相環(huán)的環(huán)路增益。校準(zhǔn)方法包含實施偏 移校準(zhǔn)程序、實施正規(guī)化程序、及實施正常操作程序。實施偏移校準(zhǔn)程序包 含通過相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊所包含的復(fù)用器，將參 考信號指定至相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊所包含的相位頻
率檢測器的第一輸入信號與第二輸入信號；及將來自相位頻率檢測器和循環(huán) 式時間數(shù)字轉(zhuǎn)換器模塊所包含的時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器的偏移信號指定 至來自全數(shù)字鎖相環(huán)所包含的時間數(shù)字轉(zhuǎn)換解碼器的預(yù)測信號。實施正規(guī)化 程序包含保持第一輸入信號與參考信號相同；將第二輸入信號重新指定為相 反參考信號；及由時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器產(chǎn)生分數(shù)碼變化量，并以時間 數(shù)字轉(zhuǎn)換器預(yù)測偏移信號的形式表示分數(shù)碼變化量。實施正常操作程序包含 保持第一輸入信號與參考信號相同；將第二輸入信號重新指定為反饋信號； 及輸出時間數(shù)字轉(zhuǎn)換器預(yù)測偏移信號，以校準(zhǔn)全數(shù)字鎖相環(huán)的環(huán)路增益。
本發(fā)明揭露一種時間數(shù)字轉(zhuǎn)換器模塊。時間數(shù)字轉(zhuǎn)換器模塊包含相位頻 率檢測器、邏輯單元、及循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊。相位頻率檢測器用來 接收對應(yīng)于參考信號或反饋信號的二輸入信號，并輸出頻率提升信號與頻率 降低信號。邏輯單元用來接收頻率提升信號或頻率降低信號，并用來發(fā)出啟 動信號或停止信號。循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊用來接收啟動信號或停止信 號，并產(chǎn)生循環(huán)信號與數(shù)據(jù)信號。
本發(fā)明揭露一種全數(shù)字鎖相環(huán)。全數(shù)字鎖相環(huán)包含時間數(shù)字轉(zhuǎn)換器模塊。 時間數(shù)字轉(zhuǎn)換器模塊包含相位頻率檢測器及邏輯單元。相位頻率檢測器用來 接收對應(yīng)于參考信號或反饋信號的二輸入信號，并輸出頻率提升信號與頻率 降低信號。邏輯單元用來接收頻率提升信號與頻率降低信號，并用來發(fā)出啟 動信號或停止信號。循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊接收啟動信號或停止信號， 并用來產(chǎn)生循環(huán)信號與數(shù)據(jù)信號。
本發(fā)明揭露一種全數(shù)字鎖相環(huán)。全數(shù)字鎖相環(huán)包含時間數(shù)字轉(zhuǎn)換模塊。時間數(shù)字轉(zhuǎn)換模塊包含相位頻率檢測器、邏輯單元、及循環(huán)式時間數(shù)字轉(zhuǎn)換 器模塊。相位頻率檢測器用來接收對應(yīng)于參考信號或反饋信號的二輸入信號， 并輸出頻率提升信號與頻率降低信號。邏輯單元用來接收頻率提升信號或頻 率降低信號，并用來發(fā)出啟動信號或停止信號。循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊 用來接收啟動信號或停止信號，并產(chǎn)生循環(huán)信號與數(shù)據(jù)信號。
上述錯誤防止方法、時間數(shù)字轉(zhuǎn)換器模塊、循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊、 全數(shù)字鎖相環(huán)及校準(zhǔn)方法通過產(chǎn)生的循環(huán)信號與數(shù)據(jù)信號，來修正時間數(shù)字 轉(zhuǎn)換解碼器中的誤差，從而大幅減少時間數(shù)字轉(zhuǎn)換解碼器中的錯誤。


圖1為本發(fā)明所揭露的全數(shù)字鎖相環(huán)的示意圖2為本發(fā)明中直接頻率調(diào)制的全數(shù)字鎖相環(huán)的示意圖3為圖1與圖2中所圖示的數(shù)控振蕩器在本發(fā)明所揭露的詳細示意圖4為現(xiàn)有技術(shù)追蹤槽所包含單元的示意圖5為圖4所示的單元的相關(guān)電壓-頻率轉(zhuǎn)換曲線示意圖6為圖3所示的追蹤槽所包含的單元的詳細示意圖7為圖6所示的單元相關(guān)的電壓-頻率折疊轉(zhuǎn)換曲線示意圖8是為了解釋本發(fā)明在圖1所示的全數(shù)字鎖相環(huán)的數(shù)字環(huán)路頻寬校準(zhǔn)
方法，所使用的全數(shù)字鎖相環(huán)的簡化示意圖9為用來解釋如何補償現(xiàn)有技術(shù)模擬鎖相環(huán)的分數(shù)相位誤差的簡單示 意圖10為根據(jù)本發(fā)明一實施方式所揭露，2 A調(diào)制器補償模塊中另外包含 的數(shù)字相位誤差消除模塊的示意圖11為實施圖8所示的環(huán)路增益校準(zhǔn)方法時，圖1所示的相位頻率檢測
器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊與圖1所示的時間數(shù)字轉(zhuǎn)換解碼器和第一加
法器的簡易示意圖；圖12為圖11所示的循環(huán)式時間數(shù)字轉(zhuǎn)換器的概略示意圖； 圖13為實施相關(guān)于圖11與圖12的循環(huán)式時間數(shù)字轉(zhuǎn)換器校準(zhǔn)程序的流 程示意圖。
具體實施例方式
本發(fā)明揭露一種用于直接頻率調(diào)制并擁有精確增益校準(zhǔn)(Fine gain calibration)的全數(shù)字鎖相環(huán)，其中全數(shù)字鎖相環(huán)使用某些在本發(fā)明方被揭露的 組件(例如本發(fā)明方揭露的數(shù)控振蕩器)與技術(shù)特征。通過本發(fā)明所揭露的全數(shù) 字鎖相環(huán)，切換噪聲會被大幅度減少，且全數(shù)字鎖相環(huán)的環(huán)路增益也可被精 確的微調(diào)。通過本發(fā)明所揭露的數(shù)控振蕩器，能夠在所揭露的全數(shù)字鎖相環(huán) 中達到精確的頻率分辨率。
請參閱圖1 ，其為本發(fā)明一實施方式所揭露的全數(shù)字鎖相環(huán)100的示意圖。 如圖1所示，全數(shù)字鎖相環(huán)100包含時間數(shù)字轉(zhuǎn)換器(Time-to-Digital converter, TDC)模塊102、數(shù)字宏模塊(Digital macro module)120、數(shù)控振蕩器和2 A調(diào) 制器(Sigma-Delta Modulator, SDM)模塊110、及反饋路徑模塊112。
時間數(shù)字轉(zhuǎn)換器模塊102包含相位頻率檢測器(Phase-Frequency Detector, PFD)和循環(huán)式時間數(shù)字轉(zhuǎn)換器(Cyclic Time-to-Digital Converter, CTDC)模塊 1021與時間數(shù)字轉(zhuǎn)換器狀態(tài)機(TDC state machine)1023。雖然循環(huán)式時間數(shù)字 轉(zhuǎn)換器應(yīng)用于本發(fā)明之后所揭露的各實施方式，但是在本發(fā)明的其它實施方 式中，仍可使用任何其它種類的時間數(shù)字轉(zhuǎn)換器來取代循環(huán)式時間數(shù)字轉(zhuǎn)換 器°
數(shù)字宏模塊120包含時間數(shù)字轉(zhuǎn)換解碼器1022、第一加法器104、比例 式路徑(Pr叩ortional path)模塊106、數(shù)字低通濾波器(Digital low pass filter)108、 第二加法器105、以及2 A調(diào)制器補償模塊114。比例式路徑模塊106包含無 限沖擊響應(yīng)(Infmite Impulse Response, IIR)模塊1061與比例式路徑模塊放大器 (PPM amplifier) 1062。請注意，比例式路徑模塊放大器1062的增益在此假設(shè)為"。數(shù)字低通濾波器108用來當(dāng)作全數(shù)字鎖相環(huán)100中的積分路徑(Integral path)。比例式路徑模塊106與數(shù)字低通濾波器108 二者的結(jié)合可被視為數(shù)字 環(huán)路濾波器。S A調(diào)制器補償模塊114包含第一累加器(Accumulator)1141、具 有增益6的2 △調(diào)制器補償模塊放大器(Sigma-delta modulator compensation module amplifier" 142、以及第三加法器1143。請注意，S △調(diào)制器補償模塊 114在此也可視為誤差補償模塊。
數(shù)控振蕩器和S A調(diào)制器模塊110包含數(shù)控振蕩解碼器1101、第一S △ 調(diào)制器1102、 2A調(diào)制器濾波器1103、數(shù)控振蕩器1104、以及第一分頻器 1105。請注意，雖然在圖1中，第一分頻器1105所使用的除數(shù)為4，在本發(fā) 明的其它實施方式中，第一分頻器1105也可使用4以外的其它數(shù)值來當(dāng)作其 除數(shù)，也就是說，第一分頻器1105所使用的除數(shù)并未限制于圖l所使用的數(shù) 值4。反饋路徑模塊112包含第二2 A調(diào)制器1121及第二分頻器1122。請注 意，如圖1所示，第二分頻器1122所使用的除數(shù)假設(shè)為M,且M為變量。其 中，數(shù)控振蕩解碼器1101、數(shù)控振蕩器1104與第一分頻器1105的結(jié)合可被 視為數(shù)控振蕩器模塊，以用來追蹤數(shù)字環(huán)路濾波器的整數(shù)信號。
如圖1所示，時間數(shù)字轉(zhuǎn)換器模塊102接收參考信號REF與反饋信號FB， 并產(chǎn)生循環(huán)信號C與數(shù)據(jù)信號D。循環(huán)信號C與數(shù)據(jù)信號D皆包含與反饋信 號FB相關(guān)的相位信息及頻率信息。請注意，循環(huán)信號C指出相位頻率檢測器 和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021中的循環(huán)式時間數(shù)字轉(zhuǎn)換器目前所使用的 循環(huán)。請注意，數(shù)據(jù)信號D指出相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模 塊1021中的多個D觸發(fā)器(Dflip-flop)所產(chǎn)生的數(shù)據(jù)。請注意，循環(huán)信號C與 數(shù)據(jù)信號D隨后會被時間數(shù)字轉(zhuǎn)換解碼器1022所解碼，以在數(shù)字宏模塊120 中產(chǎn)生輸出信號TDC，其中輸出信號TDC還包含與反饋信號FB相關(guān)的相位 信息與頻率信息，輸出信號TDC也被稱為解碼輸出信號。第一加法器104將 輸出信號TDC與誤差信號Err相力口，以將輸出信號TDC中可能包含的誤差減 少至一定程度，其中誤差信號Err實質(zhì)上為誤差補償信號。第一加法器104還將信號X輸出至比例式路徑模塊106與數(shù)字低通濾波器108。請注意，相位 頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021所產(chǎn)生的自測信號Bbcomp與 符號(Sign)信號L也被加總，以攜帶指示關(guān)于是否將數(shù)控振蕩器和2 A調(diào)制器 模塊110的輸出信號的頻率加以提高或降低的信息。請注意，相位頻率檢測 器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021還輸出時鐘信號dlyfbclk，以對數(shù)字宏 模塊120的內(nèi)建時鐘(built-inclock)進行操作。時間數(shù)字轉(zhuǎn)換器狀態(tài)機1023還 產(chǎn)生除數(shù)信號(divider signal)Div，以將與除數(shù)相關(guān)的信息傳送至數(shù)字宏模塊 120。
比例式路徑模塊106用來追蹤信號X的相位的變化；而數(shù)字低通濾波器 108(即上述積分路徑)用來追蹤信號X的長期頻率漂移(Long-term frequency drift)。數(shù)字宏模塊120將整數(shù)信號(Integer signal)Integ與分數(shù)信號(Fractional signal)Frac輸出至數(shù)控振蕩器和2 △調(diào)制器模塊110。
在數(shù)控振蕩器和2 A調(diào)制器模塊110中，數(shù)控振蕩解碼器1101的第一輸 入端接收整數(shù)信號Integ;第一2 A調(diào)制器1102的第一輸入端接收分數(shù)信號 Fmc; 2 A調(diào)制器濾波器1103的輸入端耦接于第一2 A調(diào)制器1102的輸出端， 在本發(fā)明一實施方式中，SA調(diào)制器濾波器1103接收第一SA調(diào)制器1102 輸出的2 A調(diào)制信號SDM;數(shù)控振蕩器1104的第一輸入端耦接于數(shù)控振蕩 解碼器1101的輸出端，且數(shù)控振蕩器1104的第二輸入端耦接于2 A調(diào)制器 濾波器1103的輸出端；且第一分頻器1105的輸入端耦接于數(shù)控振蕩器1104 的輸出端，第一分頻器1105的輸出端耦接于數(shù)控振蕩解碼器1101的第二輸 入端與第一2 A調(diào)制器1102的第二輸入端。請注意，第一回路經(jīng)過數(shù)控振蕩 解碼器1101、數(shù)控振蕩器1104、及第一分頻器1105。第一回路用來對整數(shù)信 號Integ進行調(diào)整或調(diào)制。第二回路經(jīng)過第一2 A調(diào)制器U02、 2 A調(diào)制器濾 波器1103、數(shù)控振蕩器1104、以及第一分頻器1105。第二回路用來對分數(shù)信 號Frac進行調(diào)整或調(diào)制。
反饋路徑模塊112與2 A調(diào)制器補償模塊114共同運作，其中5: A調(diào)制器補償模塊114包含于數(shù)字宏模塊120中。第二分頻器1122用來對數(shù)控振蕩 器和2 A調(diào)制器模塊110所輸出的信號進行分頻。第二分頻器1122與第二2 A調(diào)制器1121共同運作。2 A調(diào)制器補償模塊114用來預(yù)測數(shù)控振蕩器和2 A調(diào)制器模塊110所輸出的信號中可能包含的誤差。2 A調(diào)制器補償模塊114 還用來以前饋(Feed-forward)方式將上述預(yù)測的誤差輸入至第一加法器104，其 中上述誤差補償信號包含預(yù)測的誤差，如此一來，輸出信號TDC所帶的誤差 便可被大幅降低。本發(fā)明一實施方式中，預(yù)測的誤差由ZA調(diào)制器補償模塊 放大器1142輸出。請注意，第三加法器1143的正輸入端耦接于第二S A調(diào) 制器1121的輸入端，第三加法器1143的負輸入端耦接于第二 2 A調(diào)制器1121 的輸出端，且第三加法器1143的輸出端耦接于第一累加器1141的輸入端。
因為比例式路徑模塊106、數(shù)字低通濾波器108、與SA調(diào)制器補償模塊 114皆與全數(shù)字鎖相環(huán)100的環(huán)路增益的微調(diào)高度相關(guān)，所以全數(shù)字鎖相環(huán) 100的結(jié)構(gòu)的特征主要在于上述組件的存在。然而，上述全數(shù)字鎖相環(huán)100所 包含的各組件、模塊、與信號皆為數(shù)字的，因此全數(shù)字鎖相環(huán)100是在完全 數(shù)字控制的前提下來操作。通過全數(shù)字鎖相環(huán)100完全數(shù)字控制的機制，可 以達到準(zhǔn)確的頻寬控制。全數(shù)字鎖相環(huán)100還可有效的減少切換噪聲，且相 關(guān)的詳細技術(shù)會在之后另行揭露。
全數(shù)字鎖相環(huán)100的主要用途為實現(xiàn)直接頻率調(diào)制的全數(shù)字架構(gòu)。請參 閱圖2，其為本發(fā)明中直接頻率調(diào)制的全數(shù)字鎖相環(huán)200的示意圖，其中全數(shù) 字鎖相環(huán)200是基于圖1所示的全數(shù)字鎖相環(huán)100所設(shè)計。如圖2所示，除 了全數(shù)字鎖相環(huán)100所包含的各組件外，全數(shù)字鎖相環(huán)200另包含第二累加 器(Accumulator， ACC)202、累加器放大器(ACC amplifier)204、以及調(diào)制放大 器(Modulator amplifier)206，上述第二累加器202、累加器放大器204與調(diào)制 放大器206的結(jié)合可被視為調(diào)制器。累加器放大器204與第二累加器202共 同運作，且累加器放大器204的增益為增益6，也就是2 A調(diào)制器補償模塊放 大器1142所使用的增益。調(diào)制放大器206所使用的增益假設(shè)為增益c。實際上為調(diào)制信號的消息MSG被輸入至第二累加器202與調(diào)制放大器206，以在 之后以前饋方式饋入第一加法器104與第二加法器105。請注意，對消息MSG 而言，第二累加器202與累加器放大器204的組合可被視為高通濾波器 (High-pass filter)。請注意，數(shù)控振蕩器和2 △調(diào)制器模塊110也提供對消息 MSG的低通響應(yīng)，其中現(xiàn)有技術(shù)鎖相環(huán)中的壓控振蕩器會給予消息MSG的 頻域的頻率上限；也就是說，對消息MSG而言，壓控振蕩器為低通濾波器， 使得消息MSG的頻域被低通濾波器所限制。通過組合上述高通響應(yīng)與低通響 應(yīng)，可得到全通響應(yīng)(All-pass response),使得寬帶調(diào)制(Wide band modulation) 得以實現(xiàn)，或使得消息MSG的頻寬不再受到鎖相環(huán)的頻寬所限制或拘束。為 了對上述全通響應(yīng)進行操作，必須精密的調(diào)整上述增益6與增益、請注意， 因為通過全通響應(yīng)，消息MSG的頻域未再受到限制或是與全數(shù)字鎖相環(huán)200 相關(guān)，所以上述寬帶調(diào)制得以實現(xiàn)。在現(xiàn)有技術(shù)的鎖相環(huán)中使用預(yù)失真 (Pre-distortion)的技術(shù)，以預(yù)先使噪聲失真，然而，實施預(yù)失真技術(shù)的組件會 占據(jù)較大的芯片面積。在本發(fā)明所揭露的全數(shù)字鎖相環(huán)200避免了使用此種 預(yù)失真技術(shù)。
本發(fā)明中校正增益6與增益c的值的技術(shù)揭露如下。請參閱圖2，全數(shù)字 鎖相環(huán)200的環(huán)路增益可通過使用消息MSG中的輸入響應(yīng)w["]得到，以取得 對應(yīng)的輸出頻率響應(yīng)「。"'["],以作為數(shù)控振蕩器和2 A調(diào)制器模塊110的輸出
響應(yīng)。全數(shù)字鎖相環(huán)200的環(huán)路增益以來表示，且當(dāng)全數(shù)字鎖相環(huán)200 以全通響應(yīng)狀態(tài)進行調(diào)制時，該環(huán)路增益的響應(yīng)可表示如下
<formula>formula see original document page 22</formula>.
方程式(l)所使用的部分條件簡單解釋如下。項c &表示包含調(diào)制放大器 206與數(shù)控振蕩器和2 A調(diào)制器模塊110的路徑的響應(yīng)，其中&為數(shù)控振蕩 器和Z A調(diào)制器模塊110的增益，也就是說^為數(shù)控振蕩器1104的增益。項^Z(z)lv代表包含第二累加器202與累加放大器204的組合、數(shù)字低通濾波
器108、及數(shù)控振蕩器和2 A調(diào)制器模塊110的路徑的響應(yīng)，其中數(shù)字低通濾
1
波器108的響應(yīng)假設(shè)為"2)。項HX:'i^/2為代表時間數(shù)字轉(zhuǎn)換器模塊102的 增益，其中&^"為參考信號REF的參考頻率，且T"C是指相位頻率檢測器和 循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021所包含的循環(huán)式時間數(shù)字轉(zhuǎn)換器的增益。項 1 Z-'
:為第二分頻器1122的響應(yīng)。項^^是指數(shù)控振蕩器1104的頻率響應(yīng)。
觀察方程式(l)可知，為了滿足上述全通響應(yīng)狀態(tài)，增益^與增益c的值需 根據(jù)下列二方程式?jīng)Q定
<formula>formula see original document page 23</formula> (3)。
將方程式(2)與(3)作進一步推導(dǎo)后，增益6與c的值可表示如下 —1
<formula>formula see original document page 23</formula> (5)。
為了達成全數(shù)字控制機制的目的，對增益A與增益c的值進行完全操作是 必要的。觀察方程式(5)可知，為了對增益6的值進行操作，循環(huán)式時間數(shù)字轉(zhuǎn)
換器的增益TDC的值也需要為可控的。循環(huán)式時間數(shù)字轉(zhuǎn)換器的增益nx:可定
義為時間數(shù)字轉(zhuǎn)換器模塊102的分辨率，也就是說，增益r"C可表示為時間
變化量&除以碼變化量AA^的商，使得循環(huán)式時間數(shù)字轉(zhuǎn)換器的增益nx:的值
可被決定如下<formula>formula see original document page 23</formula>
其中碼變化量^對應(yīng)于參考信號的參考周期T^/的半周期，也就是說，碼變化量^是在參考周期的半周期中的碼變化量，且在單一參考周期 中，正狀態(tài)與負狀態(tài)輪流占有一半的周期長度。本發(fā)明一實施方式中，碼變
化量^由時間數(shù)字轉(zhuǎn)換器模塊根據(jù)接收的參考信號產(chǎn)生。根據(jù)方程式(6)，增
益6的值的推導(dǎo)可改寫如下
6一___Z-1 — 2W,1 Z-'
= 1 財2 ii-z-1 —Wl一Z-' 2 KM (7)。
觀察方程式(4)可知，為了對增益c的值進行操作，數(shù)控振蕩器的增益&的
值需要為可控的。方程式(4)可另行推導(dǎo)如下 =1 — A7
C —AA^e/ (8);
其中項^'^e/代表第二2 A調(diào)制器1121的輸入端所輸入的信號的頻率 變化量，且對應(yīng)于頻率變化量^'^^的碼變化量A/可在數(shù)字低通濾波器108 的輸出信號中得到，其中質(zhì)是指分數(shù)碼(Fractkmalcode)的碼變化量，即臘是 指分數(shù)碼變化量。本發(fā)明一實施方式中，數(shù)字低通濾波器108是根據(jù)分數(shù)碼 變化量^來輸出碼變化量A7。因為頻率變化量^^"/與碼變化量A/皆為可 控的，所以增益c的值也應(yīng)為可控的。根據(jù)上述揭露，可以實現(xiàn)對全數(shù)字鎖相 環(huán)200的環(huán)路增益的精確校準(zhǔn)。
數(shù)控振蕩器1104用來根據(jù)數(shù)字宏模塊120中的輸出信號中的整數(shù)信號與 分數(shù)信號來追蹤輸出信號的頻帶。整數(shù)信號由數(shù)控振蕩解碼器1101來解碼， 而分數(shù)信號是通過2 A調(diào)制器1102與2 A調(diào)制器濾波器1103運作所處理。 2 A調(diào)制器1102與S A調(diào)制器濾波器1103的運作相似于現(xiàn)有技術(shù)的2 A調(diào) 制器與2A調(diào)制器濾波器，故相關(guān)運作不再另行贅述。在本發(fā)明中使用現(xiàn)有 技術(shù)的數(shù)控振蕩器也屬本發(fā)明的涵蓋范圍，但數(shù)控振蕩器1104在本發(fā)明的某 些實施方式中為特別被設(shè)計并提出的，以用來實現(xiàn)頻帶追蹤，并用來避免顯 而易見的頻率不連續(xù)(Frequency discontinuity)。請參閱圖3，其為圖1與圖2中所圖示的數(shù)控振蕩器1104在本發(fā)明所揭 露的詳細示意圖。數(shù)控振蕩器1104包含晶載(On-chip)低壓降穩(wěn)壓器 (Low-drop-out regulator, LDOregulator)302、電感和電阻模塊304、工藝電壓溫 度槽(Process/Voltage/Temperature tank, PVT tank)306、采集槽(Acquisition tank)308、及追蹤槽(Tracking tank)310。假若目標(biāo)應(yīng)用允許，則低壓降穩(wěn)壓器 302可被排除于數(shù)控振蕩器1104之外。電感和電阻模塊304耦接于低壓降穩(wěn) 壓器302。工藝電壓溫度槽306耦接于電感和電阻模塊304。采集槽308耦接 于工藝電壓溫度槽306。追蹤槽310耦接于采集槽308。上述組件中，除了追 蹤槽310以外，皆可以現(xiàn)有技術(shù)相對應(yīng)的組件加以實施，因此僅對上述組件 簡單描述如下。晶載的低壓降穩(wěn)壓器302用來根據(jù)主要電壓「CC來產(chǎn)生用于
數(shù)控振蕩器1104的所需的電壓^&eg 。電感和電阻模塊304包含多個電感、 多個可切換電阻3033、 3034、以及負轉(zhuǎn)導(dǎo)單元(Negative gm cell,其中g(shù)m即 為BJT或MOS晶體管所使用的轉(zhuǎn)導(dǎo)(Transconductance)參數(shù))3042。電感和電 阻模塊304用來設(shè)定數(shù)控振蕩器1104的電流消耗與振蕩幅度，以用來改進共 模注入現(xiàn)象(common-mode injection),及減少數(shù)控振蕩器1104的接地端所產(chǎn) 生的噪聲與突波(Spur)。工藝電壓溫度槽306用來補償工藝、電壓、溫度的變 化。采集槽308用來提供快速的頻率獲取(Frequency acquisition)。
數(shù)控振蕩器1104的主要特征在于追蹤槽310。在詳細揭露追蹤槽310的 細節(jié)之前，必須先行介紹現(xiàn)有技術(shù)使用的追蹤槽，以更解釋追蹤槽310的優(yōu) 點。請參閱圖4、圖5、圖6、與圖7。圖4為現(xiàn)有技術(shù)追蹤槽的單元400的 示意圖。圖5為圖4所示的單元400的相關(guān)電壓-頻率轉(zhuǎn)換曲線示意圖。圖6 為圖3所示的追蹤槽310的單元600的詳細示意圖。圖7為圖6所示的單元 600相關(guān)的電壓-頻率折疊轉(zhuǎn)換曲線示意圖。
如圖4所示，現(xiàn)有技術(shù)追蹤槽的單元400包含反向器(Inverter)402、第一 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(P-type MOSFET)404、第一 N型金屬氧 化物半導(dǎo)體場效應(yīng)晶體管406、第二 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管408、第二 N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管410、第三N型金屬氧化物半導(dǎo)體 場效應(yīng)晶體管412、第四N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管414、第一電容 416、第二電容418、第一電阻420、及第二電阻422。上述組件的耦接方式已 圖示于圖4，故此處不再詳加贅述。將電壓^^^g輸入第一電阻420與第二電 阻422。將一比特輸入包含第一 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管404與第 一 N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管406的集合，其中此比特可為奇數(shù)或 偶數(shù)，以用來指示來自數(shù)控振蕩解碼器1101的數(shù)字整數(shù)信號。本發(fā)明一實施 方式中，此比特相關(guān)于整數(shù)信號、分數(shù)信號、或整數(shù)信號與分數(shù)信號的組合。 也將分數(shù)信號輸入包含第二 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管408與第二 N 型金屬氧化物半導(dǎo)體場效應(yīng)晶體管410的集合，其中此分數(shù)信號還可被視為 主要電壓(Primary voltage),且主要電壓可從S A低通濾波器接收。本發(fā)明一 實施方式中，分數(shù)信號為2A調(diào)制器分數(shù)信號。本發(fā)明另一實施方式中，分 數(shù)信號為來自2A低通濾波器的信號，即2A低通濾波器信號。將包含高電 平輸出電壓(即高電平電壓)Vo+與低電平輸出電壓(即低電平電壓)Vo-的 電壓對輸出，以用來表示上述現(xiàn)有技術(shù)追蹤槽中的振蕩。簡單的說，每當(dāng)相 關(guān)整數(shù)信號的值被加上1時，S A調(diào)制器分數(shù)信號的值被減少1,使得2 A調(diào) 制器分數(shù)信號的平均值被維持在1以下，甚至是接近0。然而，因為被輸入的 比特持續(xù)在0與1之間變化，每當(dāng)整數(shù)信號的值被即刻增加1時，Z A調(diào)制 器分數(shù)信號的值減少1的運作速度無法跟上整數(shù)信號的值增加1的速度。因 此，如圖5所示，V^表示電壓，當(dāng)整數(shù)信號的值由N增加至(N+1)時，因S A調(diào)制器分數(shù)信號的值在整數(shù)信號的值被增加至(N+1)之前無法及時的被調(diào) 整(或相應(yīng)地減少)至目標(biāo)值Targ，所以會發(fā)生頻率不連續(xù)現(xiàn)象。圖5還給出整 數(shù)信號為N-l與N+2時的轉(zhuǎn)換曲線。
追蹤槽310所包含的單元600在此被揭露，以解決上述頻率不連續(xù)現(xiàn)象。 單元600將奇比特與偶比特的運作分離至兩個不同的集合，也就是奇比特集 合與偶比特集合，使得圖示于圖7的電壓-頻率轉(zhuǎn)換曲線可在不產(chǎn)生頻率跳躍，即頻率不連續(xù)的狀況下呈現(xiàn)出折疊的形狀，也就是代表在整數(shù)信號的值達到
(N+l)之后，分數(shù)信號到達目標(biāo)值Targ所進行的程序。
如圖6所示，單元600包含第一追蹤集合與第二追蹤集合，其中第一追 蹤集合用來處理奇比特，而第二追蹤集合用來處理偶比特。請注意，在本發(fā) 明的其它實施方式中，第一追蹤集合也可用來處理偶比特，且同時第二追蹤 集合也可用來處理奇比特。第一追蹤集合包含第一反向器602、第一數(shù)字模塊 603、第一模擬模塊605、以及第一電容模塊611。第一數(shù)字模塊603用來處 理由數(shù)控振蕩解碼器1101所輸出的奇數(shù)位比特(奇數(shù)位信號)。第一模擬模塊 605用來處理2 A調(diào)制器濾波器1103所輸出的S A調(diào)制器分數(shù)信號。第一電 容模塊611用來提供所需的電容值給高電平輸出電壓Vo+與低電平輸出電壓 Vo-。第一數(shù)字模塊603包含第一 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管604與 第一 N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管606。第一模擬模塊605包含第二 P 型金屬氧化物半導(dǎo)體場效應(yīng)晶體管608與第二 N型金屬氧化物半導(dǎo)體場效應(yīng) 晶體管610。第一電容模塊611包含第三N型金屬氧化物半導(dǎo)體場效應(yīng)晶體 管612與第四N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管614。第一追蹤集合另包 含第一電容616、第二電容618、第一電阻620、以及第二電阻622。請注意， 第一數(shù)字模塊603、第一模擬模塊605、及第一電容模塊611所包含的組件或 組成在本發(fā)明的其它實施方式中未受圖6所示的限制。第二追蹤集合包含第 二反向器652、第二數(shù)字模塊653、第二模擬模塊655、及第二電容模塊661。 第二數(shù)字模塊653用來處理數(shù)控振蕩解碼器1101所輸出的偶數(shù)位比特(偶數(shù)位 信號)。第二模擬模塊655用來處理S A調(diào)制器濾波器1103所輸出的2 A調(diào)制 器分數(shù)信號。第二電容模塊661用來提供高電平輸出電壓Vo+與低電平輸出 電壓Vo-所需的電容值。本發(fā)明一實施方式中，第一電容模塊與第二電容模塊 所提供的電容值的極性相反。第二數(shù)字模塊653包含第三P型金屬氧化物半 導(dǎo)體場效應(yīng)晶體管654與第五N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管656。第 二模擬模塊655包含第四P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管658與第六N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管660。第二電容模塊661包含第七N型金 屬氧化物半導(dǎo)體場效應(yīng)晶體管662與第八N型金屬氧化物半導(dǎo)體場效應(yīng)晶體 管664。第二追蹤集合另包含第三電容666、第四電容668、第三電阻670及 第四電阻672。
第一反向器602的正端用來接收選擇信號。第一 P型金屬氧化物半導(dǎo)體 場效應(yīng)晶體管604的柵極耦接于第一反向器602的正端；且第一 P型金屬氧 化物半導(dǎo)體場效應(yīng)晶體管604的源極接收奇比特。第一 N型金屬氧化物半導(dǎo) 體場效應(yīng)晶體管606的漏極耦接于第一 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管 604的源極，且第一 N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管606的源極耦接于 第一 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管604的漏極。第二 P型金屬氧化物 半導(dǎo)體場效應(yīng)晶體管608的柵極耦接于第一反向器602的負端與第一 N型金 屬氧化物半導(dǎo)體場效應(yīng)晶體管606的柵極。第二 N型金屬氧化物半導(dǎo)體場效 應(yīng)晶體管610的漏極耦接于第二 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管608的 源極，以接收2 △低通濾波器(sigma-ddta low-pass filter)所輸出的信號，即2 A調(diào)制器分數(shù)信號。第二 N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管610的源極耦 接于第二 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管608的漏極及第一 N型金屬氧 化物半導(dǎo)體場效應(yīng)晶體管606的源極。第二 N型金屬氧化物半導(dǎo)體場效應(yīng)晶 體管610的柵極耦接于第一 P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管的柵極。第 三N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管612的源極耦接于第一 N型金屬氧化 物半導(dǎo)體場效應(yīng)晶體管606的源極。第三N型金屬氧化物半導(dǎo)體場效應(yīng)晶體 管612的漏極耦接于第三N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管612的源極。 第四N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管614的漏極耦接于第三N型金屬氧 化物半導(dǎo)體場效應(yīng)晶體管612的源極。第四N型金屬氧化物半導(dǎo)體場效應(yīng)晶 體管614的源極耦接于第三N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管612的漏極。 第一電容616的第一端耦接于第三N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管612 的柵極，且第一電容616的第二端用來輸出第一高電平輸出電壓，例如高電平輸出電壓Vo+。第二電容618的第一端耦接于第四N型金屬氧化物半導(dǎo)體 場效應(yīng)晶體管614的柵極，且第二電容618的第二端用來輸出第一低電平輸 出電壓，例如低電平輸出電壓Vo-。第一電阻620的第一端耦接于第一電容 616的第一端，且第一電阻620的第二端用來接收低壓降穩(wěn)壓器所產(chǎn)生的所需 電壓FCOeg。第二電阻622的第一端耦接于第二電容618的第一端，且第二
電阻622的第二端用來接收低壓降穩(wěn)壓器所產(chǎn)生的所需電壓^^0^ 。
第二追蹤集合包含第二反向器652、第三P型金屬氧化物半導(dǎo)體場效應(yīng)晶 體管654、第五N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管656、第四P型金屬氧化 物半導(dǎo)體場效應(yīng)晶體管658、第六N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管660、 第七N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管662、第八N型金屬氧化物半導(dǎo)體 場效應(yīng)晶體管664、第三電容666、第四電容668、第三電阻670、以及第四 電阻672。第二反向器652的正端用來接收選擇信號。第三P型金屬氧化物半 導(dǎo)體場效應(yīng)晶體管654柵極耦接于第二反向器652的正端，且第三P型金屬 氧化物半導(dǎo)體場效應(yīng)晶體管654的源極用來接收偶比特。第五N型金屬氧化 物半導(dǎo)體場效應(yīng)晶體管656的漏極耦接于第三P型金屬氧化物半導(dǎo)體場效應(yīng) 晶體管654的源極，第五N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管656的源極耦 接于第三P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管654的漏極，且第五N型金屬 氧化物半導(dǎo)體場效應(yīng)晶體管656的柵極耦接于第二反向器652的負端。第四P 型金屬氧化物半導(dǎo)體場效應(yīng)晶體管658的柵極耦接于第五N型金屬氧化物半 導(dǎo)體場效應(yīng)晶體管656的柵極，第四P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管658 的源極用來接收來自2 A低通濾波器的信號，且第四P型金屬氧化物半導(dǎo)體 場效應(yīng)晶體管658的漏極耦接于第五N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管656 的源極。第六N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管660的漏極耦接于第四P 型金屬氧化物半導(dǎo)體場效應(yīng)晶體管658的源極，第六N型金屬氧化物半導(dǎo)體 場效應(yīng)晶體管660的源極耦接于第四P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管658 的漏極，且第六N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管660的柵極耦接于第三P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管654的柵極。第七N型金屬氧化物半導(dǎo) 體場效應(yīng)晶體管662的柵極耦接于第五N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管 656的源極，第七N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管662的漏極耦接于第 七N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管662的源極。第八N型金屬氧化物半 導(dǎo)體場效應(yīng)晶體管664的柵極耦接于第七N型金屬氧化物半導(dǎo)體場效應(yīng)晶體 管662的柵極，且第八N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管664的漏極耦接 于第八N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管664的源極。第三電容666的第 一端耦接于第七N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管662的漏極，且第三電 容666的第二端用來輸出第二高電平輸出電壓，例如高電平輸出電壓Vo+。 第四電容668的第一端耦接于第八N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管664 的漏極，且第四電容668的第二端用來輸出第二低電平輸出電壓，例如低電 平輸出電壓Vo-。第三電阻670的第一端耦接于第三電容666的第一端，且第
三電阻670的第二端用來接收低壓降穩(wěn)壓器的所需電壓「C0^ 。第四電阻672 的第一端耦接于第四電容668的第一端，且第四電阻672的第二端用來接收 低壓降穩(wěn)壓器的所需電壓^0^。第一高電平輸出電壓與第一低電平輸出電 壓用來指示追蹤槽310的奇比特中的振蕩，且第二高電平輸出電壓與第二低 電平輸出電壓用來指示追蹤槽310的偶比特中的振蕩。
負轉(zhuǎn)導(dǎo)單元3042將控制信號饋入至每一單元600，以提供所需的正反饋 (Positive Feedback)來穩(wěn)定高電平輸出電壓Vo+與低電平輸出電壓Vo-的振蕩 現(xiàn)象。如圖6所示，通過節(jié)點SEL與b處的預(yù)定控制信號以及第一反向器 602(或者第二反向器652)，在同一時間中，第一數(shù)字模塊603與第一模擬模 塊605之間(或者第二數(shù)字模塊653與第二模擬模塊655之間)只會有其中一個 被開啟，即在此處引入控制電壓互偶性(Control voltage parity),也就是說， 控制信號在此使得上述任二模塊之間具有互斥性。第一反向器602以及第二 反向器652分別用來增進第一數(shù)字模塊與第一模擬模塊之間以及第二數(shù)字模 塊與第二模擬模塊之間的控制電壓互偶性。因此，相關(guān)于整數(shù)信號與分數(shù)信號的運作可以被分離開來并彼此獨立，以實現(xiàn)圖7所示的頻率連續(xù)機制。請 注意，在本發(fā)明的其它實施方式中，負轉(zhuǎn)導(dǎo)單元3042的組成方式與組成組件 并不受圖3所示的限制。
請注意，第一電容模塊611與第二電容模塊661所產(chǎn)生的電容值的極性 相反，以分別對應(yīng)奇比特與偶比特，且這樣相反的極性也會使得第一追蹤集 合與第二追蹤集合中，對應(yīng)高電平輸出電壓Vo+與低電平輸出電壓Vo-所形成 的電壓-頻率轉(zhuǎn)換曲線皆成為彼此相反的曲線。如圖7所示，當(dāng)整數(shù)信號的值 被加上1時，曲線的走向呈現(xiàn)與圖5所示的曲線相反的走向，使得上述頻率 不連續(xù)現(xiàn)象得以消除。因此，造成干擾的突波與噪音都會消失，且相關(guān)的相 位也可被連續(xù)鎖定。
接著揭露本發(fā)明全數(shù)字鎖相環(huán)100或200的數(shù)字環(huán)路頻寬校準(zhǔn)方法。為 了解釋在全數(shù)字鎖相環(huán)100的數(shù)字環(huán)路頻寬校準(zhǔn)方法的細節(jié)，在此需先使用 全數(shù)字鎖相環(huán)100的簡易圖示進行說明。請參閱圖8，其是為了解釋本發(fā)明在 圖1所示的全數(shù)字鎖相環(huán)100的數(shù)字環(huán)路頻寬校準(zhǔn)方法，所使用的全數(shù)字鎖 相環(huán)100的簡化示意圖。其中，第二2A調(diào)制器1121接收信號AF。請注意，
全數(shù)字鎖相環(huán)100此時可視為高分辨率頻率至數(shù)字轉(zhuǎn)換器(Frequency-to-digital converter, FDC)。實施數(shù)字環(huán)路頻寬校準(zhǔn)方法的關(guān)鍵在于校準(zhǔn)增益"的值，這 是因為其它相關(guān)的變量皆為可控制的變量，相關(guān)的細節(jié)將在之后加以證明。
環(huán)路頻寬的定義為將比例式路徑模塊106的比例路徑增益乘以；。因此，
比例式路徑模塊106的比例路徑增益&""可表示如下 戶W" = p y
Fre/ (9); 其中項5『表示全數(shù)字鎖相環(huán)的起始環(huán)路頻寬。通過觀察圖8的簡易示意 圖可知，比例路徑增益^g^"也可表示如下 /^," = ^~'a-Z)CO丄 1方程式(10)所示變量的定義與上述各方程式中相同名稱的變量相同，故不
1
在此就各變量的定義重復(fù)贅述。項^表示在單位時間中來自相位頻率檢測
器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021的碼變化量。比例式路徑模塊放大器
1
1062的增益a此時可視為數(shù)字低通濾波器108的增益。項^"代表數(shù)字低通 濾波器108的輸出端的碼變化量，也就是圖8所示的碼變化量A/。項
^"c代表源于碼變化量A/的頻率變化量A/;。項r"c ^代表將 頻率變化量^除以第二分頻器1122所使用的除數(shù)(Dividingratio) M。最后， 請注意比例式路徑增益P^'"代表在單位時間中碼變化量所引起的時間漂移
(Time drift)"。請注意，參考周期滿足 ,則可得方程式如下
Afc = A/c
因此時間漂移乂可推導(dǎo)如下
<formula>formula see original document page 32</formula>
方程式(12)解釋推導(dǎo)出方程式(10)的步驟。請注意，增益DCO也可視為增 益&。通過合并方程式(9)與(10),以及參考方程式(6)與(8)，增益"可推導(dǎo)如 下
<formula>formula see original document page 32</formula>
在方程式(14)中與增益"相關(guān)的各變量已在上列敘述中被證明為可控變量，因此增益"也為可控的。也就是說，通過根據(jù)方程式(14)來調(diào)整增益a， 可以實現(xiàn)全數(shù)字鎖相環(huán)100的環(huán)路頻寬校準(zhǔn)方法。
在圖1中，誤差補償信號Err由2 A調(diào)制器補償模塊114所產(chǎn)生，以補償 時間數(shù)字轉(zhuǎn)換器模塊102與時間數(shù)字轉(zhuǎn)換解碼器1022中可能存在的誤差。誤 差補償信號Err主要根據(jù)分數(shù)相位誤差所產(chǎn)生。請參閱圖9，其為用來解釋如 何補償現(xiàn)有技術(shù)模擬鎖相環(huán)的分數(shù)相位誤差的簡單示意圖。在圖9中，給出 了時鐘邊緣與相位誤差的示意圖。分數(shù)相位誤差可用實際時鐘位置^ + "")與 理想時鐘位置W + ""之間的差異來表示，其中實際時鐘位置^ + "")由2 A調(diào)制
器所產(chǎn)生，且e(")為整數(shù)，""為分數(shù)，理想時鐘位置^ + ""位于時鐘位置 W + eC")-l與實際時鐘位置iV + e(")之間。因此，由相位頻率檢測器所產(chǎn)生的對
應(yīng)的分數(shù)相位誤差^"^-e〃^"可表示為
p/zawe — errar = [iV + — (7V + aa)〗.rKCO = — aa]. rKCO (15).
因方程式(15)是根據(jù)模擬鎖相環(huán)所推導(dǎo)，且方程式(15)的值約等于 1
i^/'(W + ")，所以項7W。表示壓控振蕩器的周期。通過累加對應(yīng)的分數(shù)相位誤
差如咖-em"\可以得到累加補償誤差"""^"W。"-"度，并可表示為 co附/ emv3"》w — e;ror = 2 - (16)
通過使用時間數(shù)字轉(zhuǎn)換器，累加補償誤差c^F"^^" — mw也可量化為 cowpe wa"ow — errar - 2 一 ora〗-71, / 7Y)C
5>(") _ ""卿C. We/. (W + a)] (17)。
然而，使用時間數(shù)字轉(zhuǎn)換器會引起碼變化量(例如Wi)與時間數(shù)字轉(zhuǎn)換器中 的大量延遲線(Ddayline)，并占去較大的電路面積、消耗較高的功率等。因此， 本發(fā)明還揭露一種設(shè)置于相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021 內(nèi)部的循環(huán)式時間數(shù)字轉(zhuǎn)換器，以大量的節(jié)省延遲線(dday line)的抽頭(Tap) 數(shù)量。循環(huán)式時間數(shù)字轉(zhuǎn)換器將會在之后另行揭露。再者，在本發(fā)明所揭露的全數(shù)字鎖相環(huán)100中，數(shù)控振蕩器1104用來取代現(xiàn)有技術(shù)的壓控振蕩器。 在第二2 A調(diào)制器1121的運作下，可以得到實際時鐘位置^ + "")與理想時鐘 位置iV +加之間的差異，該差異在此以e^來表示，且實際上差異eAi:為量化誤 差(Quantizaticm error)。根據(jù)本發(fā)明所使用的誤差補償算法，相位頻率檢測器 和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021中的循環(huán)式時間數(shù)字轉(zhuǎn)換器的補償誤差 ecroc[W可表示為
<formula>formula see original document page 34</formula> (18);
其中項T。c。代表數(shù)控振蕩器1104的周期。并且數(shù)控振蕩器1104的周期 ^co可表示為
<formula>formula see original document page 34</formula> (19)
根據(jù)方程式(19)，循環(huán)時間數(shù)字轉(zhuǎn)換器的補償誤差&^m可進一步推
導(dǎo)如下
<formula>formula see original document page 34</formula> (20);
其中，F(xiàn)是指與量化誤差相關(guān)的分數(shù)。觀察方程式(20)可知，循環(huán)式時間 數(shù)字轉(zhuǎn)換器的補償誤差ec^cM為數(shù)字的，且完全可控，并應(yīng)用在本發(fā)明數(shù)字 相位誤差消除(Digital phase error cancdlation)中。請參閱圖10，其為根據(jù)本發(fā) 明一實施方式所揭露的S A調(diào)制器補償模塊114中另外包含的數(shù)字相位誤差 消除模塊1144的示意圖。數(shù)字相位誤差消除模塊1144基于等式(20)運作。數(shù) 字相位誤差消除模塊1144包含2 A調(diào)制器702、第一加法器704、第二加法 器706、第一 D觸發(fā)器(D Flip-Flop， DFF)708、第二 D觸發(fā)器710、除法器712、乘法器714、以及D觸發(fā)器和截斷模塊(DFF/Truncationmodule)716。 2厶調(diào)制 器702以包含多個一階調(diào)制器(First-order modulator)的多階段噪聲整形1-1-1 調(diào)制器(Multi-stage noise shaping 1-1-1 modulator, MASH 1-1-1 modulator)來實 施。使用包含一個n階調(diào)制器與多個一階調(diào)制器的多階段噪聲整形n-l-l調(diào)制 器較為明顯的優(yōu)點在于降低系數(shù)不相配(Coefficient mismatch)的現(xiàn)象，這是因 為大部分噪聲會在內(nèi)部被輕易地消除。2A調(diào)制器702、第一加法器704、第
二加法器706、與第一 D觸發(fā)器708用來產(chǎn)生量化誤差e"(如圖10所示的量
化誤差e"[n])。 S A調(diào)制器702接收信號F，并且輸出信號F-^。除法器712
接收信號21^'與信號M + F 。第二 D觸發(fā)器710與除法器712用來產(chǎn)生方程式
(20)中所示的項(^ + 。。最后，補償誤差ecnx:M會被輸出至第一加法器i04。 本發(fā)明在時間數(shù)字轉(zhuǎn)換解碼器1022上使用了特別的技術(shù)，例如錯誤防止
方法(error protection method)。在此技術(shù)中，時間數(shù)字轉(zhuǎn)換器1022的輸出信號 TDC會被另外加上一個誤差保護碼(Error protection code),以提高輸出信號 TDC的精確度。假設(shè)時間數(shù)字轉(zhuǎn)換解碼器1022的輸入信號包含數(shù)據(jù)信號 D
與循環(huán)信號C
，其中數(shù)據(jù)信號D
包含2""個比特， 信號C
包含w個比特，且附為正整數(shù)。在本發(fā)明一實施方式中，正 整數(shù)w的值為5，因此循環(huán)信號C包含5個比特，且數(shù)據(jù)信號D包含32個比 特。簡單地說，誤差保護碼e〃-F^W可經(jīng)由對數(shù)據(jù)信號D的最后一比特與循
環(huán)信號C的第一比特執(zhí)行互斥或(Exclusive-or)邏輯運算來實現(xiàn)。因此誤差保 護碼e〃 一 p"c^"可以表示為
<formula>formula see original document page 35</formula> (21)。
在本發(fā)明的一實施方式中，時間數(shù)字轉(zhuǎn)換解碼器1022的輸出信號 77X:
包含10個比特，且輸出信號77X:
可表示為
<formula>formula see original document page 35</formula> (22);請注意，項^^"d代表時間數(shù)字轉(zhuǎn)換解碼器1022的解碼信號，以表示數(shù) 據(jù)信號D中所包含的比特0或比特1的數(shù)量。通過將誤差保護碼(或比特)加入 循環(huán)信號C，并通過將循環(huán)信號C提高w個比特(這是因為乘數(shù)為2 也就是 將循環(huán)信號C乘以"或是將循環(huán)信號C左移w個比特)，可以將時間數(shù)字轉(zhuǎn)換 解碼器1022的輸出信號TDC的精確度大幅提高。
請參閱圖11、圖12、及圖13。圖11為實施圖8所示的環(huán)路增益校準(zhǔn)方 法時，圖1所示的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021與圖1 所示的時間數(shù)字轉(zhuǎn)換解碼器1022和第一加法器104的簡易示意圖。圖12為 圖11所示的循環(huán)式時間數(shù)字轉(zhuǎn)換器的概略示意圖。圖13為相關(guān)于圖11與圖 12的循環(huán)式時間數(shù)字轉(zhuǎn)換器校準(zhǔn)程序的流程示意圖。
如圖11所示，相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊1021包含 復(fù)用器10211、相位頻率檢測器10212、邏輯單元10213、循環(huán)式時間數(shù)字轉(zhuǎn) 換器10214、及時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器10215。復(fù)用器10211用來接收圖 1所示的參考信號REF與反饋信號FB。相位頻率檢測器10212接收來自復(fù)用 器10211的兩個輸出信號A與B，其中輸出信號A與B對應(yīng)于參考信號REF 或反饋信號FB。如關(guān)于圖1的描述，相位頻率檢測器10212還輸出頻率提升 信號Up與頻率降低信號Dn，以提高或降低第一加法器104的輸出信號TDC 的頻率。邏輯單元10213接收頻率提升信號Up與頻率降低信號Dn，并發(fā)出 啟動信號St或停止信號Sp，以隨時啟動或停止循環(huán)式時間數(shù)字轉(zhuǎn)換器10214 的運作。邏輯單元10213還輸出符號信號L至?xí)r間數(shù)字轉(zhuǎn)換解碼器1022。時 間數(shù)字轉(zhuǎn)換解碼器1022輸出符號信號S與預(yù)測信號TDC_pre。本發(fā)明一實施 方式中，符號信號S是根據(jù)符號信號L所產(chǎn)生，并且預(yù)測信號TDC_pre包含 反饋信號FB的信息。循環(huán)式時間數(shù)字轉(zhuǎn)換器10214還產(chǎn)生數(shù)據(jù)信號D與循 環(huán)信號C，其中數(shù)據(jù)信號D對應(yīng)于循環(huán)式時間數(shù)字轉(zhuǎn)換器10214內(nèi)部的D觸 發(fā)器，且循環(huán)信號C對應(yīng)于循環(huán)式時間數(shù)字轉(zhuǎn)換器10214內(nèi)部所使用的循環(huán)。 時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器10215根據(jù)輸出信號TDC產(chǎn)生經(jīng)過計算的偏移信號Offs,并產(chǎn)生碼變化量M。本發(fā)明一實施方式中，時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控 制器10215可以使用偏移信號Offs來控制復(fù)用器10211接收參考信號與反饋 信號其中之一。
如圖12所示，循環(huán)式時間數(shù)字轉(zhuǎn)換器10214包含循環(huán)模塊102146與數(shù) 據(jù)模塊102148。相對于循環(huán)模塊102146與數(shù)據(jù)模塊102148，循環(huán)式時間數(shù) 字轉(zhuǎn)換器10214還可被視為循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊。循環(huán)模塊102146包 含雙重邊緣檢測器(Double-edgedetector)102141與計數(shù)器，例如圖12所示的N 比特遞增計數(shù)器(N-bit up counter)102142。循環(huán)模塊102146產(chǎn)生時間數(shù)字轉(zhuǎn)換 器模塊102中的循環(huán)信號C。數(shù)據(jù)模塊102148包含第一D觸發(fā)器數(shù)組102143、 第二D觸發(fā)器數(shù)組102144、與循環(huán)緩沖數(shù)組(Cyclic buffer array)102145。數(shù)據(jù) 模塊102148產(chǎn)生時間數(shù)字轉(zhuǎn)換器模塊102中的數(shù)據(jù)信號D。雙重邊緣檢測器 102141接收數(shù)據(jù)模塊102148中的觸發(fā)信號Trig+與Trig-，以檢測上升邊緣 (Rising edge)與下降邊緣(Falling edge)。雙重邊緣檢測器102141從數(shù)據(jù)模塊 102148接收到觸發(fā)信號Trig+或Trig-。每當(dāng)觸發(fā)信號Trig+或Trig-至少之一 的上升觸發(fā)邊緣或下降觸發(fā)邊緣被接收時，會輸出信號Incr，以使N比特遞 增計數(shù)器102142的計數(shù)遞增。每當(dāng)N比特遞增計數(shù)器102142的計數(shù)超過預(yù) 定數(shù)值時，將會啟動N比特遞增計數(shù)器102142之中開始的新循環(huán)，并結(jié)束N 比特遞增計數(shù)器102142的舊循環(huán)。N比特遞增計數(shù)器102142的重置接口接 收信號st叩b。此時，記錄N比特遞增計數(shù)器102142的當(dāng)前循環(huán)的數(shù)目會以 循環(huán)信號C的形式被輸出。在本發(fā)明一實施方式中，循環(huán)信號C中的比特數(shù) 為5，循環(huán)信號C表示為C
。第一D觸發(fā)器數(shù)組102143、第二 D觸發(fā)器 數(shù)組102144、與循環(huán)緩沖數(shù)組102145共同形成循環(huán)架構(gòu)。請注意，循環(huán)緩沖 數(shù)組102145包含多個串聯(lián)的延遲線緩沖器(Delay line buffer)Binv，且多個延 遲線緩沖器Biiw中第一個延遲線緩沖器的輸入端與最后一個延遲線緩沖器的 輸出端相互連接。在本發(fā)明一實施方式中，多個延遲線緩沖器Binv的數(shù)目為 32，也就是如圖12所示的多個延遲線緩沖器BinvO、Binvl、Binv2、.，.、Binv15、Binvl6、 ...、 Binv29、 Binv30、 Binv31，且多個延遲線緩沖器Binv可使用反 向器或適合實施延遲線抽頭(Dday line tap)的其它邏輯單元來實施。第一 D觸 發(fā)器數(shù)組102143與多個延遲線緩沖器Binv的前半段共同運作，且第二 D觸 發(fā)器數(shù)組102144與多個延遲線緩沖器Binv的后半段共同運作。當(dāng)多個延遲 線緩沖器Binv的數(shù)目為32個時，第一 D觸發(fā)器數(shù)組102143輸出數(shù)據(jù)信號D 的前半16個比特，且第二 D觸發(fā)器數(shù)組102144輸出數(shù)據(jù)信號D的后半16 個比特。圖12中，數(shù)據(jù)信號D的前半16個比特表示為D
，數(shù)據(jù)信號D 的后半16個比特表示為D [16:31]。本發(fā)明一實施方式中，雙重邊緣檢測器 102141的正輸入端耦接于多個延遲線緩沖器中最前延遲線緩沖器的負輸入 端，并耦接于最后延遲線緩沖器的正輸出端，以接收第一觸發(fā)信號；雙重邊 緣檢測器的負輸入端耦接于最前延遲線緩沖器的正輸入端，并耦接于最后延 遲線緩沖器的負輸出端，以接收第二觸發(fā)信號。請注意，本實施方式N比特 遞增計數(shù)器僅用于說明本發(fā)明，而并非限制本發(fā)明。在本發(fā)明其它實施方式 中還可使用其它類型的計數(shù)器，這也不脫離本發(fā)明所保護的范圍。
圖13描述循環(huán)式時間數(shù)字轉(zhuǎn)換器10214所使用的校準(zhǔn)程序，且校準(zhǔn)程序 用來校準(zhǔn)上述全數(shù)字鎖相環(huán)100或200的環(huán)路增益。
如圖13所示，在步驟1302中，執(zhí)行偏移校準(zhǔn)程序，以用來通過直接操 作復(fù)用器10211來指定輸入信號A與B為參考信號REF。再者，來自時間數(shù) 字轉(zhuǎn)換器校準(zhǔn)控制器10215的偏移信號Offs也被指定為時間數(shù)字轉(zhuǎn)換解碼器 1022的預(yù)測信號TDC_pre。請注意，預(yù)測信號TDC_pre包含反饋信號FB的 信息，使得輸出信號TDC中所包含的預(yù)測誤差可以通過第一加法器104的運 作而事先被補償。此時，輸出信號TDC的值應(yīng)為邏輯O，且此時偏移校準(zhǔn)程 序已完成。
在步驟1304中，實施正規(guī)化(Normalization)程序，且正規(guī)化程序的實施 是通過保持輸入信號A與參考信號REF相同，并將輸入信號B重新指定為反 向參考信號REFB所完成，即填充條狀標(biāo)示(padabar)，以指示反相參考信號REFB。此時，上述的分數(shù)碼變化量瘡由時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器10215 所產(chǎn)生，并以時間數(shù)字轉(zhuǎn)換器預(yù)測偏移信號TDC』re-Offs的形式來表示，以 在環(huán)路增益校準(zhǔn)程序中實現(xiàn)全數(shù)字鎖相環(huán)100或200的正規(guī)化。
步驟1306表示全數(shù)字鎖相環(huán)100或200的正常運作程序。此時，輸入信 號A仍然被保持與參考信號REF相同，且輸入信號B被重新指定為與反饋信 號FB相同，以在下一個延遲中測量數(shù)控振蕩器和2 A調(diào)制器模塊110所產(chǎn)生 的新輸出信號的特性。
通過以全數(shù)字鎖相環(huán)中的頻寬與參考頻率、時間數(shù)字轉(zhuǎn)換器增益、數(shù)控 振蕩器增益、分頻器的除數(shù)、及放大器的增益來定義全數(shù)字鎖相環(huán)的比例式 路徑增益，放大器的增益可得到適當(dāng)?shù)恼{(diào)整，以使得全數(shù)字鎖相環(huán)中最佳環(huán) 路頻寬可得到精確地調(diào)整。通過達成全數(shù)字鎖相環(huán)的完全數(shù)字化，可進一步 的以數(shù)字方式調(diào)整時間數(shù)字轉(zhuǎn)換器與數(shù)控振蕩器的增益。
通過本發(fā)明所揭露的全數(shù)字鎖相環(huán)、以及其它相關(guān)的組件與方法，因為 全數(shù)字鎖相環(huán)所使用的所有組件與操作皆已被數(shù)字化，所以避免了使用現(xiàn)有 技術(shù)模擬鎖相環(huán)的缺點。除此以外，通過用于全數(shù)字鎖相環(huán)的上述所揭露的 高精確度環(huán)路增益校準(zhǔn)方法，所擷取的全數(shù)字鎖相環(huán)的可用頻寬將會因為全 通響應(yīng)的應(yīng)用而被大幅度增加。
以上所述僅為本發(fā)明的較佳實施方式，凡依本發(fā)明權(quán)利要求所做的均等 變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1. 一種錯誤防止方法，用于全數(shù)字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換解碼器，其特征在于，所述的錯誤防止方法包含由所述的時間數(shù)字轉(zhuǎn)換解碼器取得數(shù)據(jù)信號；由所述的時間數(shù)字轉(zhuǎn)換解碼器取得循環(huán)信號；對所述的數(shù)據(jù)信號的第一預(yù)定比特與所述的循環(huán)信號的第二預(yù)定比特實施互斥或邏輯運算，以產(chǎn)生誤差保護碼；及通過將所述的誤差保護碼加入所述的循環(huán)信號并將所述的循環(huán)信號位移預(yù)定數(shù)量的比特，來使用所述的誤差保護碼來修正所述的循環(huán)信號中的誤差。
2. 如權(quán)利要求1所述的錯誤防止方法，其特征在于，所述的數(shù)據(jù)信號包 含2"個比特，且所述的循環(huán)信號包含w個比特，其中m為正整數(shù)。
3. 如權(quán)利要求2所述的錯誤防止方法，其特征在于，對所述的數(shù)據(jù)信號 的所述的第一預(yù)定比特與所述的循環(huán)信號的所述的第二預(yù)定比特實施所述的 互斥或邏輯運算，以產(chǎn)生所述的誤差保護碼包含對所述的數(shù)據(jù)信號的最后一個比特與所述的循環(huán)信號的第一個比特進行 互斥或邏輯運算，以產(chǎn)生所述的誤差保護碼。
4. 如權(quán)利要求3所述的錯誤防止方法，其特征在于，對所述的數(shù)據(jù)信號 的最后一個比特與所述的循環(huán)信號的第一個比特進行互斥或邏輯運算，以產(chǎn) 生所述的誤差保護碼包含根據(jù)下式，對所述的數(shù)據(jù)信號的最后一個比特與所述的循環(huán)信號的第一 個比特進行互斥或邏輯運算，以產(chǎn)生所述的誤差保護碼-m"一"組=^C^CD[2加—1],C[O])，其中D指所述的數(shù)據(jù)信號；C指所述的循環(huán)信號；m"一"M指所述的誤 差保護碼，其中通過將所述的誤差保護碼加入所述的循環(huán)信號并將所述的循環(huán)信號位移所述的預(yù)定數(shù)量的比特包含-根據(jù)下式，將所述的誤差保護碼加入所述的循環(huán)信號并將所述的循環(huán)信 號提升m個比特H)C[O : 2如—1) +1] = (C[O : (m —1)] + err —拜e") * 2m + o申f l[O : (m —1)]，其中nx:指所述的全數(shù)字鎖相環(huán)的所述的時間數(shù)字轉(zhuǎn)換解碼器的解碼信 號；ot^"d指所述的時間數(shù)字轉(zhuǎn)換器所解碼出的信號，且所述的解碼信號指出 所述的數(shù)據(jù)信號d中所包含的比特o或比特i的數(shù)目。
5. —種循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，用來在全數(shù)字鎖相環(huán)中產(chǎn)生循環(huán)信號與數(shù)據(jù)信號，所述的循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊包含循環(huán)模塊，用來產(chǎn)生所述的循環(huán)信號，所述的循環(huán)模塊包含計數(shù)器-每當(dāng)循環(huán)模塊接收到至少一個觸發(fā)信號中的上升觸發(fā)邊緣或下降觸發(fā)邊緣時，所述的計數(shù)器用來改變計數(shù)；及數(shù)據(jù)模塊，用來產(chǎn)生所述的數(shù)據(jù)信號，所述的數(shù)據(jù)模塊包含循環(huán)緩沖數(shù) 組與d觸發(fā)器數(shù)組所述的循環(huán)緩沖數(shù)組，包含多個延遲線緩沖器；及所述的d觸發(fā)器數(shù)組，用來與所述的多個延遲線緩沖器共同運作，以產(chǎn) 生所述的數(shù)據(jù)信號的至少一部分，其中所述的循環(huán)信號根據(jù)所述的計數(shù)器的所述的計數(shù)所產(chǎn)生。
6. 如權(quán)利要求5所述的循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，其特征在于，所述 的至少一個觸發(fā)信號包含第一觸發(fā)信號與第二觸發(fā)信號；所述的循環(huán)模塊另包含雙重邊緣檢測器，所述的雙重邊緣檢測器的正輸入端用來接收所述的第 一觸發(fā)信號，以檢測所述的上升觸發(fā)邊緣，且所述的雙重邊緣檢測器的負輸 入端用來接收所述的第二觸發(fā)信號，以檢測所述的下降觸發(fā)邊緣；所述的多 個延遲線緩沖器以串聯(lián)的方式連接，其中所述的雙重邊緣檢測器的所述的正輸入端耦接于所述的多個延遲線 緩沖器中最前延遲線緩沖器的負輸入端，并耦接于所述的多個延遲線緩沖器中最后延遲線緩沖器的正輸出端，以接收所述的第一觸發(fā)信號，及其中所述的雙重邊緣檢測器的所述的負輸入端耦接于所述的多個延遲線 緩沖器中所述的最前延遲線緩沖器的正輸入端，并耦接于所述的多個延遲線 緩沖器中所述的最后延遲線緩沖器的負輸出端，以接收所述的第二觸發(fā)信號。
7. 如權(quán)利要求5所述的循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，其特征在于，當(dāng)所 述的計數(shù)器的所述的計數(shù)超過預(yù)定值時，所述的循環(huán)信號被產(chǎn)生以記錄所述 的計數(shù)器的當(dāng)前循環(huán)。
8. —種校準(zhǔn)方法，用于校準(zhǔn)全數(shù)字鎖相環(huán)的環(huán)路增益，所述的全數(shù)字鎖 相環(huán)包含相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，所述的校準(zhǔn)方法包 含實施偏移校準(zhǔn)程序、實施正規(guī)化程序與實施正常操作程序，其中，實施所述的偏移校準(zhǔn)程序，包含通過所述的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊所包含的復(fù)用 器，將參考信號指定至所述的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊所包含的相位頻率檢測器的第一輸入信號與第二輸入信號；及將來自所述的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊所包含的時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器的偏移信號指定至來自所述的全數(shù)字鎖相環(huán)所包含的時間數(shù)字轉(zhuǎn)換解碼器的預(yù)測信號； 實施所述的正規(guī)化程序，包含保持所述的第一輸入信號與所述的參考信號相同； 將所述的第二輸入信號重新指定反相參考信號；及由所述的時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器產(chǎn)生分數(shù)碼變化量，并以時間數(shù)字 轉(zhuǎn)換器預(yù)測偏移信號的形式表示所述的分數(shù)碼變化量；及 實施所述的正常操作程序，包含 保持所述的第一輸入信號與所述的參考信號相同； 將所述的第二輸入信號重新指定為反饋信號；及輸出所述的時間數(shù)字轉(zhuǎn)換器預(yù)測偏移信號，以校準(zhǔn)所述的全數(shù)字鎖相環(huán)的所述的環(huán)路增益。
9. 如權(quán)利要求8所述的校準(zhǔn)方法，其特征在于，所述的校準(zhǔn)方法另包含: 由所述的時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器來產(chǎn)生所述的偏移信號，以控制所述的復(fù)用器接收所述的參考信號與所述的反饋信號其中之一；由所述的復(fù)用器來接收所述的參考信號與所述的反饋信號其中之一； 由所述的相位頻率檢測器來接收來自所述的復(fù)用器的所述的第一輸入信號與所述的第二輸入信號，且所述的第一輸入信號與所述的第二輸入信號對應(yīng)于所述的參考信號或所述的反饋信號，并且所述的相位頻率檢測器輸出頻率提升信號或頻率降低信號；由所述的相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊的邏輯單元來接收來自所述的相位頻率檢測器的所述的頻率提升信號或所述的頻率降低信號，并發(fā)出啟動信號或停止信號；及由相位頻率檢測器和循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊的循環(huán)式時間數(shù)字轉(zhuǎn)換器接收來自所述的邏輯單元的所述的啟動信號或所述的停止信號，并產(chǎn)生循環(huán)信號與數(shù)據(jù)信號。
10. 如權(quán)利要求9所述的校準(zhǔn)方法，其特征在于，所述的校準(zhǔn)方法另包含 由所述的時間數(shù)字轉(zhuǎn)換解碼器來接收所述的循環(huán)信號與所述的數(shù)據(jù)信號，并產(chǎn)生所述的預(yù)測信號；及由加法器來根據(jù)所述的時間數(shù)字轉(zhuǎn)換解碼器輸出的所述的預(yù)測信號與所 述的時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器輸出的所述的偏移信號來產(chǎn)生輸出信號，其中所述的頻率提升信號用來提高所述的加法器的所述的輸出信號的頻 率，所述的頻率降低信號用來降低所述的加法器的所述的輸出信號的頻率， 所述的啟動信號用來啟動所述的循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，且所述的停止 信號用來停止所述的循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊。
11. 如權(quán)利要求8所述的校準(zhǔn)方法，其特征在于，所述的預(yù)測信號包含所 述的反饋信號的信息。
12. 如權(quán)利要求8所述的校準(zhǔn)方法，其特征在于，當(dāng)所述的全數(shù)字鎖相環(huán) 處于正常操作模式時，實施所述的正常操作程序。
13. —種時間數(shù)字轉(zhuǎn)換器模塊包含相位頻率檢測器，用來接收對應(yīng)于參考信號或反饋信號的二輸入信號，并用來輸出頻率提升信號與頻率降低信號；邏輯單元，用來接收所述的頻率提升信號與所述的頻率降低信號，并用 來發(fā)出啟動信號或停止信號；及循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，用來接收所述的啟動信號或所述的停止信 號，并用來產(chǎn)生循環(huán)信號與數(shù)據(jù)信號。
14. 如權(quán)利要求13所述的時間數(shù)字轉(zhuǎn)換器模塊，其特征在于，所述的循 環(huán)式時間至轉(zhuǎn)換器模塊包含循環(huán)模塊，用來產(chǎn)生所述的循環(huán)信號，所述的循環(huán)模塊包含計數(shù)器每當(dāng)所述的循環(huán)模塊接收到至少一觸發(fā)信號中的上升觸發(fā)邊緣或下降觸發(fā)邊緣時，所述的計數(shù)器用來改變計數(shù)；數(shù)據(jù)模塊，用來產(chǎn)生所述的數(shù)據(jù)信號，所述的數(shù)據(jù)模塊包含循環(huán)緩沖數(shù) 組與D觸發(fā)器數(shù)組所述的循環(huán)式緩沖器數(shù)組，包含多個延遲線緩沖器；及所述的D觸發(fā)器數(shù)組，用來與所述的多個延遲線緩沖器共同運作，以產(chǎn) 生所述的數(shù)據(jù)信號的至少一部分，其中所述的循環(huán)信號根據(jù)所述的計數(shù)器的所述的計數(shù)所產(chǎn)生。
15. 如權(quán)利要求14所述的時間數(shù)字轉(zhuǎn)換器模塊，其特征在于，所述的至 少一個觸發(fā)信號包含第一觸發(fā)信號與第二觸發(fā)信號；所述的循環(huán)模塊另包含 雙重邊緣檢測器，所述的雙重邊緣檢測器的正輸入端用來接收所述的第一觸 發(fā)信號，以檢測所述的上升觸發(fā)邊緣，且所述的雙重邊緣檢測器的負輸入端 用來接收所述的第二觸發(fā)信號，以檢測所述的下降觸發(fā)邊緣；所述的多個延 遲線緩沖器以串聯(lián)的方式連接，其中所述的雙重邊緣檢測器的所述的正輸入端耦接于所述的多個延遲線 緩沖器中最前延遲線緩沖器的負輸入端，并耦接于所述的多個延遲線緩沖器 中最后延遲線緩沖器的正輸出端，以接收所述的第一觸發(fā)信號，及其中所述的雙重邊緣檢測器的所述的負輸入端耦接于所述的多個延遲線 緩沖器中所述的最前延遲線緩沖器的正輸入端，并耦接于所述的多個延遲線 緩沖器中所述的最后延遲線緩沖器的負輸出端，以接收所述的第二觸發(fā)信號。
16. 如權(quán)利要求14所述的時間數(shù)字轉(zhuǎn)換器模塊，其特征在于，當(dāng)所述的 計數(shù)器的所述的計數(shù)超過預(yù)定值時，所述的循環(huán)信號被產(chǎn)生，以記錄所述的 計數(shù)器的當(dāng)前循環(huán)。
17. —種全數(shù)字鎖相環(huán)，包含時間數(shù)字轉(zhuǎn)換器模塊 所述的時間數(shù)字轉(zhuǎn)換器模塊，包含相位頻率檢測器與邏輯單元: 所述的相位頻率檢測器，用來接收對應(yīng)于參考信號或反饋信號的二輸入信號，并用來輸出頻率提升信號與頻率降低信號；及所述的邏輯單元，用來接收所述的頻率提升信號與所述的頻率降低信號， 并用來發(fā)出啟動信號或停止信號，其中所述的啟動信號或所述的停止信號由循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊接 收，所述的循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊用來產(chǎn)生循環(huán)信號與數(shù)據(jù)信號。
18. 如權(quán)利要求17所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖 相環(huán)另包含時間數(shù)字轉(zhuǎn)換解碼器，用來接收所述的循環(huán)信號與所述的數(shù)據(jù)信號，并 產(chǎn)生預(yù)測信號；及第一加法器，用來根據(jù)所述的時間數(shù)字轉(zhuǎn)換解碼器所輸出的所述的預(yù)測 信號與時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器所輸出的偏移信號來產(chǎn)生輸出信號，并將 所述的輸出信號輸入所述的數(shù)字環(huán)路濾波器，其中所述的頻率提升信號用來提高所述的第一加法器的所述的輸出信號 的頻率，且所述的頻率降低信號用來降低所述的第一加法器的所述的輸出信號的頻率，所述的啟動信號用來啟動所述的時間數(shù)字轉(zhuǎn)換器，且所述的停止 信號用來停止所述的時間數(shù)字轉(zhuǎn)換器，其中所述的數(shù)據(jù)信號來自于所述的時間數(shù)字轉(zhuǎn)換解碼器；對所述的數(shù)據(jù) 信號的第一預(yù)定比特與所述的循環(huán)信號的第二預(yù)定比特實施互斥或邏輯運 算，以產(chǎn)生誤差保護碼，且通過將所述的誤差保護碼加入所述的循環(huán)信號， 并將所述的循環(huán)信號位移第三預(yù)定數(shù)目的比特，以修正所述的循環(huán)信號中的 誤差。
19. 如權(quán)利要求17所述的全數(shù)字鎖相環(huán)，其特征在于，所述的循環(huán)式時 間數(shù)字轉(zhuǎn)換器模塊包含循環(huán)模塊，用來產(chǎn)生所述的循環(huán)信號，所述的循環(huán)模塊包含計數(shù)器每當(dāng)所述的循環(huán)模塊接收到至少一觸發(fā)信號中的上升觸發(fā)邊緣或下降觸發(fā)邊緣時，所述的計數(shù)器用來改變計數(shù)；及數(shù)據(jù)模塊，用來產(chǎn)生所述的數(shù)據(jù)信號，所述的數(shù)據(jù)模塊包含循環(huán)緩沖數(shù) 組與D觸發(fā)器數(shù)組所述的循環(huán)緩沖數(shù)組，包含多個延遲線緩沖器；及所述的D觸發(fā)器數(shù)組，用來與所述的多個延遲線緩沖器共同運作，以產(chǎn) 生所述的數(shù)據(jù)信號的至少一部分，其中所述的循環(huán)信號根據(jù)所述的計數(shù)器的所述的計數(shù)所產(chǎn)生。
20. 如權(quán)利要求19所述的全數(shù)字鎖相環(huán)，其特征在于，所述的至少一個 觸發(fā)信號包含第一觸發(fā)信號與第二觸發(fā)信號；所述的循環(huán)模塊另包含雙重邊 緣檢測器，所述的雙重邊緣檢測器的正輸入端用來接收所述的第一觸發(fā)信號， 以檢測所述的上升觸發(fā)邊緣，且所述的雙重邊緣檢測器的負輸入端用來接收 所述的第二觸發(fā)信號，以檢測所述的下降觸發(fā)邊緣；所述的多個延遲線緩沖 器以串聯(lián)的方式連接，其中所述的雙重邊緣檢測器的所述的正輸入端耦接于所述的多個延遲線 緩沖器中最前延遲線緩沖器的負輸入端，并耦接于所述的多個延遲線緩沖器中最后延遲線緩沖器的正輸出端，以接收所述的第一觸發(fā)信號，及其中所述的雙重邊緣檢測器的所述的負輸入端耦接于所述的多個延遲線 緩沖器中所述的最前延遲線緩沖器的正輸入端，并耦接于所述的多個延遲線 緩沖器中所述的最后延遲線緩沖器的負輸出端，以接收所述的第二觸發(fā)信號。
21. 如權(quán)利要求19所述的全數(shù)字鎖相環(huán)，其特征在于，當(dāng)所述的計數(shù)器 的所述的計數(shù)超過預(yù)定值時，所述的循環(huán)信號被產(chǎn)生，以記錄所述的計數(shù)器 的當(dāng)前循環(huán)。
22. 如權(quán)利要求17所述的全數(shù)字鎖相環(huán)，其特征在于，所述的邏輯單元 輸出第一符號信號至所述的時間數(shù)字轉(zhuǎn)換解碼器，且所述的時間數(shù)字轉(zhuǎn)換解 碼器輸出第二符號信號，所述的第二符號信號根據(jù)所述的第一符號信號所產(chǎn) 生。
23. 如權(quán)利要求18所述的全數(shù)字鎖相環(huán)，其特征在于，所述的時間數(shù)字 轉(zhuǎn)換解碼器包含于數(shù)字宏模塊中，且所述的數(shù)字宏模塊包含于所述的全數(shù)字 鎖相環(huán)中，其中所述的第一加法器包含于所述的數(shù)字宏模塊中， 其中所述的數(shù)字宏模塊用來接收來自所述的第一加法器的所述的輸出信 號，并用來產(chǎn)生分數(shù)信號，且所述的數(shù)字宏模塊包含2A調(diào)制器補償模塊， 其中數(shù)控振蕩器和5: A調(diào)制器模塊包含于所述的全數(shù)字鎖相環(huán)中，以對所述的分數(shù)信號進行調(diào)制，其中所述的2 A調(diào)制器補償模塊用以預(yù)測所述的數(shù)控振蕩器和i: A調(diào)制器模塊所輸出的信號的誤差，并以前饋方式將所述的預(yù)測誤差輸入至所述的 數(shù)字宏模塊。
24. 如權(quán)利要求23所述的全數(shù)字鎖相環(huán)，其特征在于，所述的數(shù)字宏模 塊另包含比例式路徑模塊，用來追蹤與來自所述的第一加法器的所述的輸出信號 相關(guān)的相位變化，并且輸出相位追蹤信號；數(shù)字低通濾波器，用來追蹤與來自所述的第一加法器的所述的輸出信號相關(guān)的長期頻率漂移，并且輸出長期頻率漂移追蹤信號；及第二加法器，用來將來自所述的比例式路徑模塊的所述的相位追蹤信號 與來自所述的數(shù)字低通濾波器的所述的長期頻率漂移追蹤信號相加，以產(chǎn)生 所述的分數(shù)信號。
25. 如權(quán)利要求23所述的全數(shù)字鎖相環(huán)，其特征在于，所述的數(shù)控振蕩 器和Z A調(diào)制器模塊包含數(shù)控振蕩解碼器，所述的數(shù)控振蕩解碼器的第一輸入端接收所述的整數(shù) 信號；2 A調(diào)制器，所述的2 A調(diào)制器的第一輸入端用來接收所述的分數(shù)信號； 2 A調(diào)制濾波器，所述的S A調(diào)制器濾波器的輸入端耦接于所述的2 △ 調(diào)制器的輸出端；數(shù)控振蕩器，所述的數(shù)控振蕩器的第一輸入端耦接于所述的數(shù)控振蕩解 碼器的輸出端，且所述的數(shù)控振蕩器的第二輸入端耦接于所述的2 A調(diào)制濾 波器的輸出端；及分頻器，所述的分頻器的輸入端耦接于所述的數(shù)控振蕩器的輸出端，且 所述的分頻器的輸出端耦接于所述的數(shù)控振蕩解碼器的第二輸入端與所述的 2 A調(diào)制器的第二輸入端，其中第一回路經(jīng)過所述的數(shù)控振蕩解碼器、所述的數(shù)控振蕩器、及所述 的分頻器，以用來對所述的整數(shù)信號進行調(diào)制，其中第二回路經(jīng)過所述的2 A調(diào)制器、所述的SA調(diào)制器濾波器、所述的數(shù)控振蕩器、及所述的分頻器，以用來對所述的分數(shù)信號進行調(diào)制。
26. 如權(quán)利要求23所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖 相環(huán)另包含反饋路徑模塊，用來與所述的ZA調(diào)制器補償模塊共同運作，其中所述 的2: A調(diào)制器補償模塊包含S A調(diào)制器及分頻器所述的分頻器，用來對所述的數(shù)控振蕩器和S A調(diào)制器模塊的輸出信號進行分頻，并且所述的分頻器與所述的2: A調(diào)制器共同運作。
27. 如權(quán)利要求26所述的全數(shù)字鎖相環(huán)，其特征在于，所述的2A調(diào)制 器補償模塊另包含第一累加器；及加法器，所述的加法器的正輸入端耦接于所述的2 A調(diào)制器的輸入端， 所述的加法器的負輸入端耦接于所述的2 A調(diào)制器的輸出端，且所述的加法器的輸出端耦接于所述的第一累加器的輸入端。
28. 如權(quán)利要求24所述的全數(shù)字鎖相環(huán)，其特征在于，所述的2A調(diào)制 器補償模塊包含第一累加器；及2 A調(diào)制器補償模塊放大器；所述的全數(shù)字鎖相環(huán)另包含第二累加器，所述的第二累加器的輸入端用來接收調(diào)制信號； 累加器放大器，所述的累加器放大器的輸入端耦接于所述的第二累加器 的輸出端，所述的累加器放大器的輸出端耦接于所述的第一加法器的輸出端， 且所述的累加器放大器的增益與所述的S A調(diào)制器補償模塊放大器的增益相 同；及調(diào)制放大器，所述的調(diào)制放大器的輸入端用來接收所述的調(diào)制信號，且 所述的調(diào)制放大器的輸出端耦接于所述的第二加法器，其中所述的調(diào)制信號以前饋方式輸入至所述的第一加法器與所述的第二 加法器，其中所述的全數(shù)字鎖相環(huán)用于直接頻率調(diào)制。
29. —種全數(shù)字鎖相環(huán)，包含時間數(shù)字轉(zhuǎn)換模塊，所述的時間數(shù)字轉(zhuǎn)換模 塊包含相位頻率檢測器，用來接收對應(yīng)于參考信號或反饋信號的二輸入信號， 并用來輸出頻率提升信號與頻率降低信號；邏輯單元，用來接收所述的頻率提升信號與所述的頻率降低信號，并用來發(fā)出啟動信號或停止信號；及循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊，用來接收所述的啟動信號或所述的停止信 號，并產(chǎn)生循環(huán)信號與數(shù)據(jù)信號。
30. 如權(quán)利要求29所述的全數(shù)字鎖相環(huán)，其特征在于，所述的時間數(shù)字 轉(zhuǎn)換器模塊另包含復(fù)用器，用來接收所述的參考信號或所述的反饋信號；及 時間數(shù)字轉(zhuǎn)換器校準(zhǔn)控制器，用來產(chǎn)生所計算的偏移信號，以控制所述 的復(fù)用器來接收所述的參考信號或所述的反饋信號其中之一。
31. 如權(quán)利要求29所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖 相環(huán)另包含數(shù)字低通濾波器，其中所述的數(shù)字低通濾波器包含于數(shù)字宏模塊中，且 所述的數(shù)字宏模塊包含于所述的全數(shù)字鎖相環(huán)中。
32. 如權(quán)利要求31所述的全數(shù)字鎖相環(huán)，其特征在于，所述的數(shù)字宏模 塊另包含比例式路徑模塊，所述的比例式路徑模塊用來追蹤與來自所述的時 間數(shù)字轉(zhuǎn)換器模塊的輸出信號相關(guān)的相位變化，且所述的比例式路徑模塊包 含比例式路徑模塊放大器，其中所述的比例式路徑模塊放大器的增益根據(jù)所述的時間數(shù)字轉(zhuǎn)換器模 塊的時間數(shù)字轉(zhuǎn)換器的增益所調(diào)整。
33. 如權(quán)利要求29所述的全數(shù)字鎖相環(huán)，其特征在于，另包含2A調(diào)制 器補償模塊，其中所述的2 A調(diào)制器補償模塊包含數(shù)字相位誤差消除模塊，所述的數(shù)字相位誤差消除模塊包含 第一2 A調(diào)制器；第一加法器，所述的第一加法器的正輸入端耦接于所述的第一2: A調(diào)制 器的輸入端，且所述的第一加法器的負輸入端耦接于所述的第一S A調(diào)制器 的輸出端；第二加法器，所述的第二加法器的正輸入端耦接于所述的第一加法器的輸出端；及第一 D觸發(fā)器，所述的第一 D觸發(fā)器的輸入端耦接于所述的第一加法器 的輸出端，且所述的第一 D觸發(fā)器的輸出端耦接于所述的第二加法器的負輸 入端。
34.如權(quán)利要求29所述的全數(shù)字鎖相環(huán)，其特征在于，所述的全數(shù)字鎖 相環(huán)另包含累加器放大器；累加器，所述的累加器的輸入端接收調(diào)制信號； 調(diào)制放大器，所述的調(diào)制放大器的輸入端接收所述的調(diào)制信號， 其中所述的累加器放大器的輸入端耦接于所述的累加器的輸出端，所述 的累加器放大器的輸出端耦接于所述的全數(shù)字鎖相環(huán)所包含的數(shù)字宏模塊的 第一加法器，且所述的累加器放大器的增益與所述的數(shù)字宏模塊所包含的S A調(diào)制器補償模塊的2 A調(diào)制器補償模塊放大器的增益相同，其中所述的第一加法器用來接收由所述的時間數(shù)字轉(zhuǎn)換器模塊輸出的循 環(huán)信號與數(shù)據(jù)信號。
全文摘要
本發(fā)明涉及錯誤防止方法、時間數(shù)字轉(zhuǎn)換器模塊、循環(huán)式時間數(shù)字轉(zhuǎn)換器模塊、全數(shù)字鎖相環(huán)及校準(zhǔn)方法。錯誤防止方法用于全數(shù)字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換解碼器。錯誤防止方法包含由時間數(shù)字轉(zhuǎn)換解碼器取得數(shù)據(jù)信號；由時間數(shù)字轉(zhuǎn)換解碼器取得循環(huán)信號；對數(shù)據(jù)信號的第一預(yù)定比特與循環(huán)信號的第二預(yù)定比特實施互斥或邏輯運算，以產(chǎn)生誤差保護碼；及通過將誤差保護碼加入循環(huán)信號并將循環(huán)信號位移第三預(yù)定數(shù)量的比特，來使用誤差保護碼來修正循環(huán)信號中的誤差。上述錯誤防止方法大幅減少時間數(shù)字轉(zhuǎn)換解碼器中的錯誤。
文檔編號H03M3/02GK101414821SQ20081016998
公開日2009年4月22日 申請日期2008年10月16日 優(yōu)先權(quán)日2007年10月16日
發(fā)明者張湘輝, 詹景宏, 謝秉諭 申請人:聯(lián)發(fā)科技股份有限公司