專利名稱：用于低功率開關(guān)電源的數(shù)字脈沖頻率/脈沖幅度(dpfm/dpam)控制裝置的制作方法
用于低功率幵關(guān)電源的數(shù)字脈沖頻率/脈沖幅度(DPFM/DPAM)控制裝置
要求優(yōu)先權(quán)
本申請(qǐng)要求下述共同待決申請(qǐng)的優(yōu)先權(quán)，在此結(jié)合其全部內(nèi)容由
Aleksandar Prod"等人于2007年3月16日遞交的、名稱為"用于低功率 開關(guān)電源的數(shù)字脈沖頻率/脈沖幅度(DPFM/DPAM)的控制裝置"的美國臨 時(shí)申請(qǐng)No. 60/895,386(Attomey Docket No.SIPEX-01018US0);和由 Aleksandar Prodi6等人于2008年2月20日遞交的、名稱為"用于低功率 開關(guān)電源的數(shù)字脈沖頻率/脈沖幅度(DPFM/DPAM)的控制裝置"的美國專 利申請(qǐng)No. 12/034，573(A加mey Docket No.SIPEX-01018US1)。
背景技術(shù)：
低功率開關(guān)轉(zhuǎn)換裝置的數(shù)字控制允許有多個(gè)優(yōu)點(diǎn)，包括使用數(shù)字設(shè)計(jì) 工具的能力、轉(zhuǎn)換成不同實(shí)施技術(shù)的適應(yīng)性以及對(duì)外部影響的低靈敏度。
然而，在電池供電的手持設(shè)備中，如在移動(dòng)電話、數(shù)位相機(jī)(DSC) 和個(gè)人數(shù)據(jù)助理(PDA)中，主要采用模擬控制dc-dc開關(guān)轉(zhuǎn)換裝置。與模擬 方案相比，成功的數(shù)字實(shí)施方案的主要障礙之一是較低的開關(guān)頻率，以及 缺少能夠支持脈沖頻率調(diào)制(PFM)的低功率數(shù)字結(jié)構(gòu)。當(dāng)開關(guān)模式電源 (SMPS)的輸出負(fù)載很輕或很小時(shí)，PFM導(dǎo)致顯著的效率改善。在手持設(shè)備 中，為了延長電池壽命，當(dāng)被供電的設(shè)備進(jìn)行簡單的處理任務(wù)或在備用模 式中運(yùn)行時(shí)，通常使用PFM。
在最近的公開物中，己經(jīng)提出了僅支持?jǐn)?shù)字脈寬調(diào)制控制、或者結(jié)合 數(shù)字脈寬調(diào)制器(DPWM)和模擬PFM的幾種低功率方案。
模擬實(shí)施方案的問題是，模擬控制裝置需要相對(duì)長的設(shè)計(jì)過程，且在 每次實(shí)現(xiàn)技術(shù)改變時(shí)幾乎都需要完全重新設(shè)計(jì)。因此，它們不適合與快速 變化的數(shù)字硬件單片集成，大多數(shù)便攜設(shè)備基于數(shù)字硬件。而且，在最新 的CMOS工藝中，由亍非常有限的電源電壓，并不是模擬控制裝置的所有 的功能塊都能被實(shí)施。另一方面，-一些DPFM也不適合低功率開關(guān)轉(zhuǎn)換裝置。為了產(chǎn)生通常
以短接通時(shí)間間隔和長關(guān)閉時(shí)間間隔為表征的脈沖頻率調(diào)制的(PFM)信 號(hào)， 一些實(shí)現(xiàn)方案采用高頻時(shí)鐘，并采用功率效率不佳的計(jì)數(shù)器，其使它 們不適合低功率應(yīng)用，其中，SMPS的總效率受控制裝置的功耗的影響非 常大。


圖1示出由DPFM/DPAM控制裝置調(diào)整的降壓轉(zhuǎn)換裝置。 圖2示出本發(fā)明一個(gè)實(shí)施例的數(shù)字調(diào)制器。 圖3-4示出本發(fā)明一個(gè)實(shí)施例的數(shù)字控制裝置的操作。 圖5示出本發(fā)明一個(gè)實(shí)施例的芯片布局。
具體實(shí)施例方式
設(shè)計(jì)低功率數(shù)字脈沖頻率調(diào)制器(DPFM)的一個(gè)挑戰(zhàn)是采用非?？斓?數(shù)字邏輯產(chǎn)生長時(shí)間間隔。由于在DPFM中操作的SMPS的開關(guān)周期比現(xiàn) 有數(shù)字電路的傳播時(shí)間大幾個(gè)數(shù)量級(jí)，則用在DPWM結(jié)構(gòu)中的直接實(shí)施 方案是不實(shí)際的。傳統(tǒng)的環(huán)形振蕩器將需要幾千個(gè)延遲單元和很大的片上 面積。另一方面，基于計(jì)數(shù)器的DPFM結(jié)構(gòu)消耗相當(dāng)大量的功率，尤其是 當(dāng)要求大的頻率范圍時(shí)。
以下描述的幾個(gè)實(shí)施例包括低功率數(shù)字脈沖頻率調(diào)制/脈沖幅度控制 裝置的結(jié)構(gòu)，其為之前提及的問題提供解決方案，并具有下述獨(dú)特的特點(diǎn)
采用數(shù)字邏輯能夠完全實(shí)現(xiàn)DPFM/DPAM控制裝置，從而允許它在最 新的CMOS工藝中實(shí)施；
DPFM/DPAM控制裝置消耗非常少量的功率，對(duì)總的SMPS效率的影 響可忽略；
DPFM/DPAM可以在非常小的硅片面積上實(shí)現(xiàn)，從而允許經(jīng)濟(jì)地實(shí)現(xiàn) 控制裝置。這個(gè)特征在成本敏感型的便攜應(yīng)用中極其重要。
除了像脈沖頻率調(diào)制器一樣操作之外，DPFM/DPAM控制裝置還可以 以這樣的模式進(jìn)行操作，在所述模式中開關(guān)頻率和晶體管接通時(shí)間(on-time)同時(shí)變化，以進(jìn)一步優(yōu)化轉(zhuǎn)換裝置的效率。這個(gè)特征對(duì)其它低 功率控制方案來說不是特征性的。
由DPFM/DPAM控制裝置調(diào)整的降壓轉(zhuǎn)換裝置如圖1所示。這種控制 裝置能夠像傳統(tǒng)的PFM系統(tǒng)一樣操作，其中，晶體管Q,的接通時(shí)間保持 恒定的同時(shí)，開關(guān)頻率依賴于輸出負(fù)載進(jìn)行變化。在非常輕的負(fù)載時(shí)，開 關(guān)頻率fsw二l/Tsw很低，導(dǎo)致實(shí)際上很小的占空比值DM。/Tsw ，且能量從 輸入源至所述輸出的轉(zhuǎn)換慢。當(dāng)負(fù)載增加時(shí)，晶體管開關(guān)更頻繁，從而為 負(fù)載提供更多能量。
在這種具體的實(shí)施中，開關(guān)頻率的控制以數(shù)字方式進(jìn)行。采用模數(shù)轉(zhuǎn) 換器(A/D)，輸出電壓xw(t)被轉(zhuǎn)換成它的數(shù)字等效值V。ut[n]，并與所希望 的參考值V^[n]進(jìn)行比較。比較的結(jié)果是數(shù)字誤差信號(hào)e[n]，如果輸出較 小，則數(shù)字誤差信號(hào)e[n]的值為正，當(dāng)所調(diào)整的電壓超過參考值時(shí)，數(shù)字 誤差信號(hào)e[n]的值為負(fù)。隨后，由補(bǔ)償裝置對(duì)誤差信號(hào)進(jìn)行處理。所述模 塊的主要任務(wù)是產(chǎn)生fsw[n展制信號(hào)，fsw[n]控制信號(hào)根據(jù)下述離散時(shí)間控 制定律通過DPFM/DPAM來調(diào)整轉(zhuǎn)換裝置的開關(guān)頻率
<formula>formula see original document page 6</formula>(1)
其中；W為控制信號(hào)的電流值，U[n-l]是控制信號(hào)的一個(gè)開關(guān)周期之前的 前值，且a^為被選擇用來提供穩(wěn)定的轉(zhuǎn)換裝置操作的常數(shù)。在這種具體實(shí) 施中，離散時(shí)間控制定律由利用査表法的補(bǔ)償裝置來實(shí)施?；诔朔ㄆ鞯?補(bǔ)償裝置的實(shí)現(xiàn)也是可能的。
可以看出，負(fù)值的e[n]使幵關(guān)頻率下降，和當(dāng)誤差為正的時(shí)，頻率增 加。此外，如在以—F段落中所描述的，通過U[n]，對(duì)于任何給定的操作點(diǎn)， 設(shè)定優(yōu)化的t。。和fsw[n]，這種結(jié)構(gòu)允許晶體管的接通時(shí)間動(dòng)態(tài)改變。在PFM 操作中，U時(shí)間的動(dòng)態(tài)改變導(dǎo)致感應(yīng)電流的峰值(即它的幅度)動(dòng)態(tài)變化，
由此可以改變幅度和頻率。由于這個(gè)原因，所提出的結(jié)構(gòu)被稱為數(shù)字脈沖 頻率/脈沖幅度調(diào)制器。
本發(fā)明的一個(gè)實(shí)施例為數(shù)字調(diào)制器200，包括設(shè)定數(shù)字調(diào)制器200的 輸出信號(hào)的接通時(shí)間的延遲線202，和設(shè)定數(shù)字調(diào)制器200的輸出信號(hào)的 周期的電路204。電路可以包括環(huán)形振蕩器206，環(huán)形振蕩器206具有慢延 遲單元210和快延遲單元212，慢延遲單元210用來設(shè)定通過環(huán)形振蕩器的脈沖的正沿，快延遲單元212用來設(shè)定通過環(huán)形振蕩器的脈沖的負(fù)沿。
在周期內(nèi)，脈寬可以隨時(shí)間變窄。
環(huán)形振蕩器可以允許數(shù)字調(diào)制器延長輸出周期。此外，脈沖在環(huán)形振
蕩器206中變窄的速度可以被調(diào)整，以調(diào)整周期。例如，慢延遲越接近快延遲，輸出周期越長。
慢延遲單元或快延遲單元中的至少一個(gè)延遲是可以調(diào)整的，以調(diào)整周期。在一個(gè)實(shí)施例中，慢延遲單元的延遲是可以調(diào)整的，以調(diào)整周期。
延遲線202可以是可調(diào)整的，以調(diào)整數(shù)字調(diào)制器的輸出信號(hào)的接通時(shí)間 (time on)。
電路204可以包括可以設(shè)定進(jìn)入環(huán)形振蕩器206的起始脈寬的另一延遲線216。在所述另-延遲線216中的延遲可以是可調(diào)整的。
所述電路可以包括檢測周期的結(jié)束并輸出clk信號(hào)的追趕結(jié)束(end-of-race)探測器214。環(huán)形振蕩器206可以包括連接至快延遲單元212和慢延遲單元210的SR鎖存器。
數(shù)字調(diào)制器可以是DPFM或DPFM/DPAM。圖2所示的基于信號(hào)追趕的DPFM/DPAM結(jié)構(gòu)允許采用快數(shù)字邏輯產(chǎn)生很長的時(shí)間間隔，并可以采用低功率硬件進(jìn)行實(shí)施。DPFM的操作可以基于圍繞環(huán)形振蕩器的兩個(gè)信號(hào)的追趕，其中一個(gè)信號(hào)首先開始，且傳播稍微快點(diǎn)的第二信號(hào)稍微晚點(diǎn)開始。 一旦較快的信號(hào)趕上第一信號(hào)，則追趕結(jié)束。DPFM信號(hào)的周期可以由第一信號(hào)的開始和追趕的結(jié)束之間的時(shí)間差來定義。應(yīng)當(dāng)注意，這種追趕的持續(xù)時(shí)間(即開關(guān)周期)與這兩個(gè)信號(hào)之間的時(shí)伺間隔成正比，并與這兩個(gè)信號(hào)的速度差(即數(shù)字邏輯的時(shí)間延遲)成反比。
在一個(gè)實(shí)施例中，釆用四個(gè)主要的功能模塊兩個(gè)數(shù)字可編程延遲線216和202、稱為追趕結(jié)束探測器214(EoR)的數(shù)字模塊以及包括SR鎖存器220和兩組延遲單元210和212的環(huán)形振蕩器206。在一個(gè)實(shí)施例中，設(shè)定SR鎖存器的單元210較慢，并且是可編程的，反向延遲單元212具有恒定的傳播時(shí)間，其小于慢單元的傳播時(shí)間。圖2的實(shí)施例具有3個(gè)數(shù)字輸入和開始信號(hào)。輸入fsw[n]和f^f[n]可以分別改變開關(guān)頻率和所述電路運(yùn)行的頻率范圍的范圍。第三輸入ton[n]可以用來控制晶體管Ql的接通時(shí)間。以下描述示例性電路的示例性操作。所有的SR鎖存器的初始狀態(tài)為零。當(dāng)短持續(xù)的開始信號(hào)發(fā)生時(shí)，兩個(gè)脈沖在可編程延遲線的輸出處產(chǎn)生
信號(hào)p(t)，該信號(hào)的持續(xù)時(shí)間與U[n]和用作晶體管Q,的接通信號(hào)的信號(hào)c(t)成反比。這種信號(hào)的持續(xù)時(shí)間依賴于控制值t。n[n]。
p(t)的正沿將所述環(huán)的第一 SR鎖存器設(shè)定成高電平。依次，第一 SR鎖存器的輸出將設(shè)定第二 SR鎖存器，并且通過環(huán)形振蕩器移動(dòng)上升沿的過程將持續(xù)。這在圖2中示出為在上道(upper track)上傳播的正沿。當(dāng)p(t)的負(fù)沿出現(xiàn)時(shí)，在之前由正沿設(shè)定之后，第一鎖存器將被復(fù)位至零。第一SR鎖存器從高電平至低電平的轉(zhuǎn)換將復(fù)位第二鎖存器的輸出，以同樣的方式，第二鎖存器將復(fù)位第三個(gè)。負(fù)沿的這種傳播將持續(xù)通過所述環(huán)。這顯示為負(fù)沿沿著復(fù)位線行進(jìn)。因此，正沿和負(fù)沿將開始圍繞SR鎖存器環(huán)彼此追趕。由于設(shè)定延遲模塊的延遲被使得稍微較大，在一定時(shí)間之后，負(fù)沿將趕上正沿，并且所有的SR鎖存器將被設(shè)為零。這個(gè)時(shí)間例子由產(chǎn)生短clk脈沖的追趕結(jié)束探測器(EoR)指示。clk脈沖用來再次觸發(fā)兩條延遲線，并幵始新的追趕循環(huán)。
通過改變p(t)的上升沿和下降沿之間的時(shí)間距離，可以控制這種DPFM的開關(guān)頻率。所述沿之間的距離越長，開關(guān)頻率越低。fpf[n]信號(hào)被用來提供對(duì)開關(guān)頻率的另外的調(diào)整。它設(shè)定單元之間的速度差，并且以這種方式調(diào)整開關(guān)頻率的范圍。傳播時(shí)間之間的差越小，追趕越長。對(duì)于電路中總是導(dǎo)致開關(guān)和傳導(dǎo)損耗的最小和的給定情況，通過采用延遲線202選擇U時(shí)間，所述系統(tǒng)可以用于效率優(yōu)化。
慢的數(shù)字可編程延遲單元可以以多種方式實(shí)現(xiàn)，例如全數(shù)字模塊或數(shù)字可編程電流驅(qū)動(dòng)的延遲單元，它們更適合專用IC設(shè)計(jì)。
基于圖1和2所示的視圖，在降壓轉(zhuǎn)換裝置周圍構(gòu)建了基于FPGA的實(shí)驗(yàn)性的控制裝置。另外，專用IC被設(shè)計(jì)和模擬。
圖3示出當(dāng)控制信號(hào)；[n]的5個(gè)最高有效位在低值和高值之間變化時(shí)，在幵環(huán)中的DPFM/DPAM的操作?？梢钥闯觯刂谱兞康淖兓行У馗淖冮_關(guān)頻率。圖4示出當(dāng)輸出負(fù)載在lmA和2mA之間變化時(shí)，這種系統(tǒng)的閉環(huán)操作結(jié)果?？梢钥闯?，控制裝置通過改變控制變量f^[n]而對(duì)負(fù)載
8變化起作用，其反過來增加開關(guān)頻率。這些實(shí)驗(yàn)結(jié)果都驗(yàn)證了新發(fā)明的功能性。
為了驗(yàn)證低功耗和在小硅片面積上實(shí)現(xiàn)的可能性，以0.18 CMOS技術(shù)設(shè)計(jì)了作為較大的控制裝置IC的一部分的專用IC，并對(duì)其進(jìn)行模擬。圖5和表1示出了 DPFM/DPAM控制裝置的主要特點(diǎn)?？梢钥闯觯加昧思s0.3mr^的很小的硅片面積，并且當(dāng)連接至1.8V電源時(shí)，僅消耗50 |_iA的電流。
表1-片上實(shí)現(xiàn)的DPFM/DPAM控制裝置的參數(shù)
面積頻率范圍電流消耗
0.03 mm220 kHz至250 kHz50 jaA
為了顯示和描述的目的，已經(jīng)提供了本發(fā)明的優(yōu)選實(shí)施例的前述的描述。它不是要窮盡，或者要將本發(fā)明限制為所公開的精確形式。為了最好地說明本發(fā)明的原理和它的實(shí)際應(yīng)用，選擇了多個(gè)實(shí)施例并進(jìn)行了描述，從而使本領(lǐng)域其它技術(shù)人員能夠理解本發(fā)明的各種實(shí)施例，并且進(jìn)行適合設(shè)想的特定使用的各種修改。目的是本發(fā)明的保護(hù)范圍由權(quán)利要求和它們的等同物進(jìn)行限定。
9
權(quán)利要求
1.一種數(shù)字調(diào)制器，包括延遲線，用于設(shè)定所述數(shù)字調(diào)制器的輸出信號(hào)的接通時(shí)間；和電路，用于設(shè)定所述數(shù)字調(diào)制器的輸出信號(hào)的周期，所述電路包括環(huán)形振蕩器，所述環(huán)形振蕩器具有用來設(shè)定通過所述環(huán)形振蕩器的脈沖的正沿的慢延遲單元和用來設(shè)定通過環(huán)形振蕩器的脈沖的負(fù)沿的快延遲單元，其中脈寬隨時(shí)間變窄。
2. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述數(shù)字調(diào)制器是DPFM。
3. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述數(shù)字調(diào)制器是DPFM/DPAM。
4. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述電路包括檢測所述周期的結(jié)束和輸出時(shí)鐘信號(hào)的追趕結(jié)束探測器。
5. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述環(huán)形振蕩器包括連接至所述快延遲單元和慢延遲單元的SR鎖存器。
6. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述延遲線中的延遲是可調(diào)整的。
7. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述電路包括設(shè)定進(jìn)入所述環(huán)形振蕩器的初始脈寬的另一延遲線。
8. 根據(jù)權(quán)利要求7所述的數(shù)字調(diào)制器，其中所述另一延遲線中的延遲是可調(diào)整的。
9. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述數(shù)字調(diào)制器不包括計(jì)數(shù)器。
10. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述脈沖在所述環(huán)形振蕩器中變窄的速度是可調(diào)整的，以調(diào)整所述周期。
11. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述慢延遲單元或快延遲單元中的至少一個(gè)的延遲是可調(diào)整的，以調(diào)整所述周期。
12. 根據(jù)權(quán)利要求1所述的數(shù)字調(diào)制器，其中所述慢延遲單元的延遲是可調(diào)整的，以調(diào)整所述周期。
13. —種環(huán)形振蕩器，包括慢延遲單元，用來設(shè)定通過所述環(huán)形振蕩器的脈沖的正沿，和快延遲單元，用來設(shè)定通過所述環(huán)形振蕩器的脈沖的負(fù)沿，其中脈寬隨時(shí)間逐漸變窄。
14. 根據(jù)權(quán)利要求13所述的環(huán)形振蕩器，還包括檢測所述周期的結(jié)束和輸出dk信號(hào)的追趕結(jié)束探測器。
15. 根據(jù)權(quán)利要求13所述的環(huán)形振蕩器，還包括連接至所述快延遲單元和慢延遲單元的SR鎖存器。
16. 根據(jù)權(quán)利要求13所述的環(huán)形振蕩器，其中另一延遲線設(shè)定進(jìn)入所述環(huán)形振蕩器的初始脈寬。
17. 根據(jù)權(quán)利要求13所述的環(huán)形振蕩器，其中所述脈沖在所述環(huán)形振蕩器中變窄的速度是可調(diào)整的，以調(diào)整所述周期。
18. 據(jù)權(quán)利要求13所述的環(huán)形振蕩器，其中所述慢延遲單元或快延遲單元中的至少--個(gè)的延遲是可調(diào)整的，以調(diào)整所述周期。
19. 根據(jù)權(quán)利要求13所述的環(huán)形振蕩器，其中所述慢延遲單元的延遲是可調(diào)整的，以調(diào)整所述周期。
20. —種數(shù)字式地產(chǎn)生調(diào)制信號(hào)的方法，包括使用延遲線設(shè)定輸出信號(hào)的接通時(shí)間；和使用環(huán)形振蕩器設(shè)定輸出信號(hào)的周期，所述環(huán)形振蕩器具有用來設(shè)定通過所述環(huán)形振蕩器的脈沖的正沿的慢延遲單元和用來設(shè)定通過所述環(huán)形振蕩器的脈沖的負(fù)沿的快延遲單元，其中脈寬隨時(shí)間變窄。
全文摘要
用于dc-dc開關(guān)轉(zhuǎn)換裝置的數(shù)字控制裝置可以在小負(fù)載條件下操作。控制裝置可以適合用在開關(guān)模式電源中，為手持設(shè)備和其它低功率電子裝置提供調(diào)整的輸出電壓。與數(shù)字邏輯的傳播時(shí)間相比，為了產(chǎn)生長時(shí)間間隔，DPFM/DPAM可以采用具有兩組延遲單元和圍繞所述環(huán)追趕的兩個(gè)信號(hào)的環(huán)形振蕩器。
文檔編號(hào)H03L7/00GK101675590SQ200880008639
公開日2010年3月17日 申請(qǐng)日期2008年3月14日 優(yōu)先權(quán)日2007年3月16日
發(fā)明者埃米爾·帕拉揚(yáng)德, 琨 王, 阿里克桑達(dá)·普羅迪克 申請(qǐng)人:愛薩有限公司