專利名稱：：用于數(shù)模轉換的方法和裝置的制作方法
技術領域：
：本發(fā)明涉及計算系統(tǒng)。具體來說，本發(fā)明涉及合并了同時執(zhí)行復雜運算的不同操作的精簡指令集計算機(RSIC)的算術邏輯單元。更具體地說，本發(fā)明涉及用于在RSIC計算機中將數(shù)字數(shù)據(jù)轉換成模擬數(shù)據(jù)的方法和裝置。
背景技術：
：在很多情況下都期望將二進制數(shù)據(jù)轉換成模擬信號。一種常見的應用是諸如MP3、MP4、AAC和OGG之類的計算機音頻格式都以數(shù)字形式存儲在諸如光盤(CD)、數(shù)字視頻盤(DVD)之類的音頻設備現(xiàn)代源材料中，并讀出音頻/視頻(AV)信息。另外，數(shù)字信號處理和大多數(shù)數(shù)字權利管理編碼器處理數(shù)字信號。諸如揚聲器、耳機之類的重放裝置和很多視頻顯示器需要模擬輸入。另外，數(shù)字信號包含高頻諧波，因此當數(shù)字信號被直接輸入模擬部件時，會產(chǎn)生失真，并損壞部件。這使得對廉價有效的數(shù)模轉換器(DAC)的需求增長。數(shù)模轉換器(DAC)的操作是將定點二進制值轉換成諸如電壓或電流之類的物理量。在理想情況下，來自DAC的電壓或電流由輸入二進制值的線性函數(shù)特征化。假定從某一六位DAC中可產(chǎn)生最大電壓Vmax和最小電壓Vmin。定標六位DAC的Vmax與Vmin之間的電壓的一種方法是將Vmin用作基本電壓，并對該電壓施加由(Vmax-Vmin)/26定義的增量AV(又稱為電壓間的增量)。針對該示例的電壓值的可用范圍包括Vmin，Nmin+AV，Vmin+2AV，Vmin+3AV，，Vmin+(26_1)AV。這種電壓定標方法不產(chǎn)生精確的最大電壓，但是若DAC的位寬足夠大，則該范圍內(nèi)的最末離散電壓與Vmax可能幾乎相同。不考慮DAC的位寬，如同任何離散范圍的情況那樣，所產(chǎn)生的電壓中總是有間隙。在實踐中，硬件DAC是固定長度的，并且只可能根據(jù)DAC的位寬制定電壓的標度。利用一種能夠得到比硬件DAC可提供的分辨率高的分辨率的用于數(shù)模轉換的方法，是有利的。
發(fā)明內(nèi)容本發(fā)明提供一種將二進制數(shù)據(jù)快速且線性地轉換成模擬信息的裝置。優(yōu)選地，該裝置利用通過單點總線彼此相連的計算機陣列。使用這種裝置將使數(shù)字信號開始甚至用于最簡單的客戶應用。該方法使用很好地運用速度和精度都優(yōu)于現(xiàn)有方法的分散式計算裝置的計算程序。本發(fā)明將傳入的數(shù)字流信息的每個字都劃分成最高有效部分和最低有效部分。最高有效部分和最低有效部分控制電荷的產(chǎn)生，這些電荷加到一起以產(chǎn)生與數(shù)字流中的字的值成比例的模擬電信號。圖1是本發(fā)明的裝置的框圖。4圖2是圖1中的處理器之一的框圖。圖3是本發(fā)明的方法的簡化流程圖。圖4是本發(fā)明的圖1實施例的完整框圖。圖5是本發(fā)明的方法的圖3實施例的流程圖。圖6是按照本發(fā)明的以聲音的生成開始且以聲音的傳輸結束的單個13位值的處理的電流(I)與時間(t)的關系的圖。具體實施例方式圖1是本發(fā)明的裝置的框圖。該裝置包括具有多個計算機510的計算機陣列505，在這里有24個計算機510。當該陣列在單個模塊中或在單個半導體裸片515上實現(xiàn)時，計算機510有時又被稱為"核"或"節(jié)點"。計算機510在這里被統(tǒng)稱為c18計算機510，被分別稱為各個指派為00-23的數(shù)值的c18計算機。例如，位于裸片515的左上方的c18計算機被稱為節(jié)點18。計算機510中的每一個計算機通常是獨立運行的數(shù)字處理器，并通過多條互連總線520與其它計算機互連。具體地，這里的陣列505可以是加利福尼亞州庫珀蒂諾市的11^11&58乂5@公司(即TPL集團公司的一個成員)生產(chǎn)的SEAfortl^-24a設備?？偩€520是SEAfort1^-24中的單點總線。圖2是圖2中的計算機510之一的主要內(nèi)部特征的框圖。每個計算機510通常都是獨立運行的數(shù)字處理器，包括64字大小的隨機存取存儲器(RAM1005)、64字大小的只讀存儲器(ROM1010)、18位可變"A"寄存器(A-寄存器1015)、9位可變"B"寄存器(B-寄存器1020)以及9位可變"P"寄存器(P-寄存器1025)。還包括返回堆棧1030(該返回堆棧的頂部元素被標記為R)、算術和邏輯單元(ALU1035)以及數(shù)據(jù)堆棧1040(該數(shù)據(jù)堆棧的頂部元素被標記為T，該數(shù)據(jù)堆棧的第二元素被標記為S)。返回堆棧1030和數(shù)據(jù)堆棧1040的每個元素部分都是18位寄存器。還包括指令解碼邏輯1045、指令字寄存器1050、四個通信端口(被統(tǒng)稱為端口1055，被分別稱為上端口1055a、下端口1055b、左端口1055c和右端口1055d)以及18位輸入/輸出控制和狀態(tài)寄存器(IOCS-寄存器1060)。圖1的計算機陣列505，更具體地被稱為S24設備，包含24個基于雙堆棧的微處理器核，這些微處理器核通過執(zhí)行作為VentureForth⑧編程語言的一部分的指令而被控制。表l<table>tableseeoriginaldocumentpage6</column></row><table>表l是該語言的三十二個操作碼(有時被稱為op碼)的表，連同十六進制、記憶碼和二進制表示。這些操作碼被劃分成兩個主要的類別，存儲指令和算術邏輯單元(ALU)指令，每個分組中具有十六個操作碼。存儲指令在表1的左半部分示出，ALU指令在表1的右半部分示出。能夠理解，操作碼的劃分之間的一個明顯區(qū)別在于存儲指令在最左位中包含O，而ALU指令在最左位中包含1。此外，這是不考慮操作碼是以它們的十六進制表示還是以它們的二進制表示被查看的情況。圖3是本發(fā)明的方法的簡化流程圖。圖3包括三個步驟，表示從源1505開始，通過使用混合數(shù)模轉換方法的源到目的地的數(shù)據(jù)處理。源1505供應構造混合數(shù)模轉換方法的混合數(shù)模轉換器1510。最后，混合數(shù)模轉換器1510供應目的地1515。圖4示出類似于圖1的處理器陣列，用于針對聲音的生成和傳輸?shù)奶囟ㄊ纠龍?zhí)行與圖3中的流程圖相關聯(lián)的塊。由總附圖標記2005指代的計算機區(qū)域表示執(zhí)行聲音的生成或等同地執(zhí)行圖3的塊1505中的源的計算機組。區(qū)域2005中的聲音生成產(chǎn)生從計算機16傳遞到計算機17的不定的13位值流。可替代地，該區(qū)域可被產(chǎn)生13位值的任何數(shù)字媒體源替換。單個計算機23(又由總附圖標記2010指代)負責執(zhí)行圖3中的塊1510中的混合數(shù)模轉換方法。節(jié)點17(又由總附圖標記2015指代)將源生成區(qū)域2005與施行數(shù)模轉換方法2010的計算機連接起來，其僅僅是兩個處理之間的橋接器。由總附圖標記2020指代的六位硬件數(shù)模轉換器(DAC)被示出為與計算機23相鄰，而實際上是計算機23的內(nèi)部結構的一部分。DAC需要六位二進制值作為輸入，并將該輸入轉換成電流I，電流I被定標在供給構成DAC的晶體管的6位所指示的1^和1_之間。而后，來自DAC的電流將為示出為與揚聲器2030并聯(lián)的電容器2025充電。接收由從DAC產(chǎn)生的電流得到的電壓輸入的揚聲器和電容器2025將產(chǎn)生聲音，或等同地，完成圖3的塊1515中的目的地處理。圖5是示出以從圖4的節(jié)點17提取13位值的塊2505開始，在圖4的節(jié)點23中施行混合數(shù)模轉換方法的過程的框圖。接下來，13位值用作在圖4的電容器2025上生成第一電荷的輸入，以及分別在圖5的塊2510和2515中的電容器2025上生成第二電荷的輸入。在電容器2025上生成第一電荷被視為電流固定而時間可變的充電過程，而在該電容器該過程針對從圖4的節(jié)點17提取的每個新的13位值而重復進行。圖6是以聲音的生成開始且以聲音的傳輸結束對單個13位值進行處理的電流(1)與時間a)的關系的圖。圖6中的圖示出來自圖4的6位DAC2020的電流，用于以圖4的節(jié)點23中所包含的混合數(shù)模轉換方法處理單個13位值。橫軸以時間為單位測量，縱軸以電流I為單位測量。在時間軸上，、表示執(zhí)行指令的時間量，這些指令不是實際產(chǎn)生對圖4的電容器2025的第一充電和第二充電的一部分，但是仍然是建立這兩個任務所必需的。標記^與t2之間的時間表示根據(jù)從圖4的節(jié)點17提取的13位值確定的延遲。標記t2與t3之間的時間表示從圖4的DAC2020產(chǎn)生的作為輸入$00100的函數(shù)的電流I被保持的時間量。該區(qū)域又被稱為并且是針對在圖5的步驟2510中每次對13位值的處理，在可變時間內(nèi)以固定電流對圖4的電容器2025充電的過程。圖6中的標記t3與t4之間的時間表示針對Q2過程的恒定時間量。該時間間隔與在c18計算機上執(zhí)行單個操作碼的時間間隔等同。在該時間間隔期間，從圖4的DAC2020產(chǎn)生的電流I是輸入u'的函數(shù)。該區(qū)域又稱為Q2，并且是針對在圖5的步驟2515中每次對13位值的處理，在固定時間內(nèi)以可變電流對圖4的電容器2025的音調細調充電。這兩個充電區(qū)域Qi和Q2為圖4的揚聲器2030產(chǎn)生的電壓等于Qi和Q2之和除以圖4的電容器2025的電容所得的商。下列描述是用于在圖4的節(jié)點23中實施混合數(shù)模轉換方法的Forth實施例，具體地說，覆蓋了從圖4的節(jié)點17提取13位值以及在圖5中的框圖的步驟2505、2510和2515中確定對圖4的電容器2025的第一充電和第二充電的過程。Forth程序是自底向上編寫而成的，這意味著它們從底部被讀取，并且編譯的完成無需前向引用。然而，以下混合數(shù)模轉換方法的Forth實施例按執(zhí)行順序顯示，而不一定按代碼將出現(xiàn)在文本文件中的順序顯示。對Forth字的標簽的選擇以仔細反映它們的功能為目的被選擇。例如，F(xiàn)orth字calcderivative將確定函數(shù)的派生，正如該Forth字所隱含的意思一樣。堆棧注釋也顯示在緊鄰Forth字的括號中，并且給出在執(zhí)行Forth字之前和之后圖2的數(shù)據(jù)堆棧1040和圖2的返回堆棧1030的狀態(tài)。:dac(0-0)beginpr印—regspr印—stkscalc—holdlcalc_delaycalc_amp2use_hardwa:re_dacagain;混合數(shù)模轉換方法包含在冒號定義^￡中。在該冒號定義右側示出的以左括弧開始并以右括弧結束的是一條注釋。該括號內(nèi)是圖2的在執(zhí)行冒號定義之前數(shù)據(jù)堆棧1040的內(nèi)容和在執(zhí)行冒號定義之后該數(shù)據(jù)堆棧的內(nèi)容。在為Forth字dac的情況下，未對堆棧作用進行設置，在執(zhí)行Forth字之前和之后，堆棧上的數(shù)值都為Q。作為每個冒號定義的一部分，分號提供冒號定義被調用的位置的返回。作為冒號定義A的一部分的Forth字begin和again創(chuàng)建了一個循環(huán)，該循環(huán)內(nèi)的Forth字被一直執(zhí)行，直到在達到停止條件為止。macroout—port(-n)'iocs#macroin一port(_n)'-d—#macroprep—regs(0_0)in—porta!out—portb!Forth字oreoregs被示出為被括號中的堆棧作用注釋跟隨的宏。就像Forth字所暗示的那樣，則Dregs的任務是初始化(準備)圖2的A-寄存器1015和B_寄存器1020。A-寄存器將包含下端口的地址，而B-寄存器將包含圖2的IOCS-寄存器1060的地址。macroprep—stks(0-00nnR:-O)dupd叩push@adupForth字nrm^lM被示出為被括號中的堆棧作用注釋跟隨的宏，其中堆棧作用除了包括數(shù)據(jù)堆棧作用之外，還包括返回堆棧作用。Forth字nx^l^用于準備數(shù)據(jù)堆棧和返回堆棧，以供即將到來的Forth字使用。在執(zhí)行該宏時，初始在數(shù)據(jù)堆棧上的值Q被復制并傳遞到返回堆棧，而從下端口提取的單個值被復制并留在數(shù)據(jù)堆棧上。macro17bitmask(_n)$lffff#macrocalc—holdl(O0nn-00nulR:0-ul0)val—1.+2/17bitmaskand2/2/2/2/duppushForth字calcholdl被示出為被堆棧作用注釋跟隨的宏，并且負責確定圖6的圖中t2與t3之間的時間長度，其為在圖5的步驟2510中對圖4的電容器2025的第一充電的時間長度。對電容器的初始充電的時間長度為從節(jié)點17提取的13位值的八個最高有效位計算出的值ul。macroval—2(-n)$02000#macrocalc_delay(00nul_0OnR:ul0_u0ul0)val_2not.+notpush在執(zhí)行宏calcholdl之后留在數(shù)據(jù)堆棧上的值需要用于計算、與t2之間的時間間隔，該時間間隔是對圖4的電容器2025進行第一充電之前的延遲。Forth字calcdelay被示出為在括號中示出的數(shù)據(jù)堆棧和返回堆棧作用之前的宏。被稱為u0的延遲值是和ul的非，val2的非也示出為一個宏。由val2表示的數(shù)倌$02000被選中以具體地與從節(jié)點17提取的任意13位值一起工作，以創(chuàng)建對圖4的電容器2025進行的組合雙重充電之間的適當總延遲(調用存在由執(zhí)行與充電不相關聯(lián)的Forth代碼導致的固有延遲)。macro8bitmask(_n)$000ff#macroval_l(_n)$20000#macrocalc_amp2(00n_00u'R:uOul0_u0ul0)val_l.+2*2*2*8bitmaskandForth字^l^n^被示出為被堆棧作用注釋跟隨的宏，并且負責確定將傳遞到圖4的6位硬件DAC2020的值。計算出的被傳遞到圖20的DAC2020的值被稱為u'，并且是根據(jù)從圖4的節(jié)點17提取的13位值的副本計算出的。該計算包括操縱13位數(shù)移位以適應圖4的6位硬件DAC2020，使得僅5個最低有效位被發(fā)送到圖4的DAC2020。macroampl(_n)$00100#macrouse_hardwa:re_dac(00u'_0R:u0ul0_)amplbegin皿ext!bbegin皿ext!bbegin皿ext!bForth字usehardwaredac被示出為被堆棧作用注釋跟隨的宏，并且負責將正確的數(shù)值發(fā)送到圖4的6位硬件DAC2020，以及每個數(shù)值從DAC產(chǎn)生電流I的時間長度。在執(zhí)行宏usehardwaredac之前圖2的數(shù)據(jù)堆棧1040包含QQ!^，而圖2的返回堆棧1030包含爐&Q。作為宏的Foth字uni將增加值$00100放在數(shù)據(jù)堆棧的頂部。宏imni是到圖20的DAC2020的恒定估值輸入，該DAC2020在圖6的圖中的橫軸上的時刻t2產(chǎn)生作為$00100的函數(shù)的電流I。調用這是圖6的圖中在可變長度時間內(nèi)具有恒定(固定)電流I的區(qū)域。跟隨Forth字之后的Forth字begin和u證t執(zhí)行空循環(huán)，其中Forth字MMl被執(zhí)行了返回堆棧頂部的值uO加1次。因此，如先前已提到的，值uO是對圖4的電容器2020進行第一充電之前的延遲，并且是圖6的^與t2之間的時間間隔。Forth字！b消耗數(shù)據(jù)堆棧的頂部項$00100，將該值傳遞到圖2的B-寄存器1020指向的位置，在這種情況下，該位置是圖2的IOCS-寄存器1060。將該值存儲在IOCS-寄存器啟用使用被發(fā)送給IOCS-寄存器的值的以從最低有效位數(shù)第三位開始的6位的DAC。被啟用的DAC將產(chǎn)生作為輸入$00100的函數(shù)的電流I，直到一新值被發(fā)送到該6位DAC為止。產(chǎn)生作為輸入$00100的函數(shù)的電流I的時間量基于執(zhí)行第二對Forth字l^Kill和MMi所需的時間量。這兩個Forth字消耗返回堆棧的頂部項ul，并且值ul是產(chǎn)生作為到DAC的輸入$00100的函數(shù)的電流I的時間量加1。第二Forth字丄丄將發(fā)送到B-寄存器指向的位置，再一次地，該位置是IC0S-寄存器，數(shù)據(jù)堆棧u'的頂部項。將該值存儲在IOCS-寄存器將再次啟用DAC，但是到一個與先前不同且更小的值。在橫軸上的位置t3處，作為到DAC的輸入值u'的函數(shù)的來自DAC的電流I保持一先前稱為單位的時間量。該單位時間是執(zhí)行第三對Forth字begin和MMi所必需的時間量的基準。再一次地，執(zhí)行空循環(huán)的時間量是返回堆棧的值O加1。因此，圖6中的圖中被標記為對電容器第二充電的區(qū)域具有固定時間和基于從圖4的計算機17提取的13位值的可變電流。最后，第三Forth字丄丄將數(shù)據(jù)堆棧的頂部項Q發(fā)送到IOCS-寄存器，并啟用DAC以不輸出電流I。盡管上面已描述了多個實施例，但是應當理解，這些實施例僅作為示例給出，本發(fā)明的廣度和范圍不應當受到任何上述示例性實施例的限制，而是相反地，應當僅根據(jù)以下權利要求及其等同物來限定。工業(yè)實用性圖4所示的裝置特別好地適于要求大處理能力和低功耗的嵌入式消費應用。圖5所示的發(fā)明方法意在廣泛地用在各種各樣的消費電子應用中。預期它將在A/V數(shù)據(jù)用于在數(shù)字音頻信號處理中的模擬設備上以及各種電子裝置上顯示的應用中特別有用，不過功耗和發(fā)熱是重要的考慮因素。由于本發(fā)明的方法可容易地產(chǎn)生并與現(xiàn)有任務、輸入/輸出設備等集成，并且由于提供了這里描述的優(yōu)點，預期它們將很容易在工業(yè)中被接受。出于這些及其它原因，預期本發(fā)明的用途和工業(yè)實用性將具有巨大的范圍和長久的持續(xù)時間。10權利要求一種用于將數(shù)字數(shù)據(jù)流轉換成模擬數(shù)據(jù)流的裝置，包括具有多個處理核的多核處理器，每個處理核具有至少兩個端口，用于接收輸入并產(chǎn)生專用RAM和ROM的輸出，且通過單點總線連接到用于處理數(shù)據(jù)的相鄰處理器核；所述處理器核中的至少一個處理器核用于從另一處理器接收數(shù)據(jù)信息，并將該數(shù)字信息轉換成模擬信息，并通過另一端口輸出該模擬信息；以及輸出端，連接到所述一個處理器核，用于向負載傳送該模擬信息。2.如權利要求1所述的用于將數(shù)字數(shù)據(jù)流轉換成模擬數(shù)據(jù)流的裝置，進一步包括連接到所述輸出端的電容器。3.如權利要求1所述的用于將數(shù)字數(shù)據(jù)流轉換成模擬數(shù)據(jù)流的裝置，其中所述一個處理器核位于所述多核處理器的外邊界處。4.如權利要求3所述的用于將數(shù)字數(shù)據(jù)流轉換成模擬數(shù)據(jù)流的裝置，進一步包括第二處理器核，該第二處理器核用于從第三處理器核接收數(shù)字信息，并將該數(shù)字信息傳輸?shù)剿龅谝惶幚砥骱恕?.如權利要求4所述的用于將數(shù)字數(shù)據(jù)流轉換成模擬數(shù)據(jù)流的裝置，其中所述第三處理器核位于所述多核處理器的中心部分。6.如權利要求5所述的用于將數(shù)字數(shù)據(jù)流轉換成模擬數(shù)據(jù)流的裝置，其中所述第三處理器是用于生成聲音的處理器組的成員。7.—種利用多核處理器將數(shù)字信息轉換成模擬信息的方法，包括以下步驟從所述多核處理器中的至少一個核提供數(shù)字信息；以及將所述數(shù)字信息傳輸?shù)剿龆嗪颂幚砥髦械牡诙耍灰约霸谒龅诙酥袑⑺鰯?shù)字信息轉換成模擬信息；以及將所述模擬信息從所述第二核輸出到負載。8.如權利要求7所述的將數(shù)字信息轉換成模擬信息的方法，其中所述傳輸步驟由第三核施行。9.如權利要求7所述的將數(shù)字信息轉換成模擬信息的方法，進一步包括利用用于進一步處理的所述一個核生成數(shù)字信息的步驟。10.如權利要求7所述的將數(shù)字信息轉換成模擬信息的方法，進一步包括以下步驟用于產(chǎn)生與所述數(shù)字值成比例的電荷的第一充電步驟；以及用于產(chǎn)生與所述數(shù)字信息的數(shù)字值成比例的電荷的第二充電步驟。11.如權利要求io所述的將數(shù)字信息轉換成模擬信息的方法，進一步包括將所接收的數(shù)字信息劃分成最高有效部分和最低有效部分的步驟。12.如權利要求11所述的將數(shù)字信息轉換成模擬信息的方法，其中所述最高有效部分為所述第一充電步驟提供輸入，并且所述最低有效部分為所述第二充電步驟提供輸入。13.如權利要求12所述的將數(shù)字信息轉換成模擬信息的方法，其中所述第一充電步驟的輸出是在與所述數(shù)字輸入的最高有效部分的值成比例的時間間隔內(nèi)的恒定的電流；并且所述第二充電步驟的輸出是在恒定時間間隔內(nèi)與所述數(shù)字輸入的最低有效部分的值成比例的電流。14.一種將數(shù)字值流轉換成與該數(shù)字信號成比例的模擬信號的方法，包括以下步驟從該流提取第一數(shù)字值；以及將該第一數(shù)字值劃分成最高有效部分和最低有效部分；以及產(chǎn)生與該最高有效部分成比例的電荷到輸出；以及將該電荷和與該最低有效部分成比例的電荷相加；以及提取所述數(shù)字處理的第二數(shù)字值，并繼續(xù)直到該數(shù)字流停止為止。15.如權利要求14所述的將數(shù)字值流轉換成與該數(shù)字信號成比例的模擬信號的方法，其中所述產(chǎn)生步驟的輸出是在與該數(shù)字輸入的最高有效部分的值成比例的時間間隔內(nèi)的恒定電流；并且所述相加步驟的輸出是在恒定時間間隔內(nèi)的與該數(shù)字輸入的最低有效部分的值成比例的電流。16.如權利要求15所述的將數(shù)字值流轉換成與該數(shù)字信號成比例的模擬信號的方法，其中所述產(chǎn)生步驟和所述相加步驟的輸出被存儲在電容器上，并被輸送到負載。17.如權利要求13所述的將數(shù)字值流轉換成與該數(shù)字信號成比例的模擬信號的方法，其中所述數(shù)字流是聲音信號。18.如權利要求17所述的將數(shù)字值流轉換成與該數(shù)字信號成比例的模擬信號的方法，其中所述數(shù)字聲音信號是13位數(shù)字流。19.如權利要求18所述的將數(shù)字值流轉換成與該數(shù)字信號成比例的模擬信號的方法，其中所述最高有效部分是該13位流的前8位，并且所述最低有效部分是該13位流的后5位。20.如權利要求15所述的將數(shù)字值流轉換成與該數(shù)字信號成比例的模擬信號的方法，其中所述電荷產(chǎn)生由多核處理器中的一個核中存儲的指令確定。21.如權利要求20所述的將數(shù)字值流轉換成與該數(shù)字信號成比例的模擬信號的方法，其中所述指令是forth字。全文摘要所描述的裝置是一種用于提供數(shù)模轉換的多核處理器505。核510中的至少一個核2010用于進行轉換，另一組核2005可提供諸如音頻可視信號之類的數(shù)字流信息的源。該流可選地通過傳輸處理器2015被傳送到處理器2010。本發(fā)明的方法將傳入的數(shù)據(jù)流信息中的每個字劃分成最高有效部分和最低有效部分。最高有效部分和最低有效部分控制電荷的產(chǎn)生，這些電荷加在一起以產(chǎn)生與數(shù)字流中的字的值成比例的模擬電信號。文檔編號H03M1/66GK101772891SQ200880101491公開日2010年7月7日申請日期2008年7月25日優(yōu)先權日2007年7月30日發(fā)明者邁克爾·B·蒙特維利什斯凱申請人:Vns組合有限責任公司