專利名稱：帶鐘控晶體管的預(yù)分頻器的制作方法
帶鐘控晶體管的預(yù)分頻器所屬領(lǐng)域本發(fā)明屬于集成電路設(shè)計(jì)及信號(hào)處理的技術(shù)領(lǐng)域，涉及一種高速、低功耗預(yù)分頻 器，尤其涉及一種帶鐘控晶體管的預(yù)分頻器。
背景技術(shù)：
近年來，隨著射頻集成電路技術(shù)的發(fā)展迅速，日常生活中使用到了許多無線通 信產(chǎn)品GSM移動(dòng)電話、2. 4GHz藍(lán)牙(Bluetooth)產(chǎn)品、第三代移動(dòng)通信終端、手機(jī)電視 (CMMB)等等。無線射頻領(lǐng)域的產(chǎn)品無一例外都要使用基于鎖相環(huán)的頻率合成器來產(chǎn)生時(shí) 鐘信號(hào)以及收發(fā)機(jī)所需要的本振信號(hào)。分頻器作為鎖相環(huán)的重要組成部分，其工作速度直 接決定了鎖相環(huán)的應(yīng)用范圍。無線通信系統(tǒng)發(fā)展迅速，尤其是寬帶、高頻無線通信標(biāo)準(zhǔn)的出 現(xiàn)，對系統(tǒng)中一些關(guān)鍵模塊，如鎖相環(huán)中的壓控振蕩器(VC0)、預(yù)分頻等提出了更高的要求 工作頻率高、相噪低、功耗更小。在實(shí)際應(yīng)用中，原先常用雙極型、GaAs、BiCM0S等工藝制造 高速器件，但隨著工藝的不斷進(jìn)步，近年來不斷報(bào)道基于CMOS工藝的數(shù)GHz的高速器件。在對GHz以上的頻率合成器的功耗分析中，普遍認(rèn)為預(yù)分頻器和VC0占據(jù)了絕大 部分的功耗，降低它們的功耗已成為降低整個(gè)系統(tǒng)功耗的關(guān)鍵。預(yù)分頻器主要有三種類型 基于TSPC結(jié)構(gòu)的預(yù)分頻器、基于源耦合觸發(fā)器的預(yù)分頻器、鎖定注入預(yù)分頻器。基于TSPC 結(jié)構(gòu)的預(yù)分頻器采用單相時(shí)鐘技術(shù)，需要軌到軌(rail to rail)的輸入信號(hào)，這需要大電 流的緩沖級(jí)，并且不能提供正交信號(hào)，功耗較大。鎖定注入預(yù)分頻器(Injection-locked Frequency Divider)雖然功耗較小，但其缺點(diǎn)是分頻范圍較小，而且構(gòu)成中需要電感，芯片 占用的面積大，工藝難度也較大?；谠瘩詈嫌|發(fā)器的預(yù)分頻器功耗適中，分頻范圍較大， 能夠產(chǎn)生正交信號(hào)，缺點(diǎn)是隨著工作頻率的升高，其功耗增大較快。據(jù)報(bào)導(dǎo)采用差分VC0與預(yù)分頻器的組合代替正交壓控振蕩器作為本振信號(hào)的產(chǎn) 生器，有以下三個(gè)方面的優(yōu)點(diǎn)用預(yù)分頻器輸出作為本振信號(hào)，可減小本振泄漏對射頻前端 電路如LNA、Mixer的影響。預(yù)分頻器輸出的本振信號(hào)比正交VC0輸出的本振信號(hào)的相噪低 6dB。采用差分VC0和預(yù)分頻器組合的方案，減少了電感的數(shù)量，節(jié)省了芯片的面積。典型 的基于源耦合觸發(fā)器分頻器結(jié)構(gòu)框圖如圖1所示。這種分頻器由兩個(gè)觸發(fā)器輸出交叉級(jí)聯(lián) 而成，觸發(fā)器是分頻器的基本單元。該分頻器可以實(shí)現(xiàn)對輸入信號(hào)的2分頻。已有技術(shù)的 “A 1-V 2. 5-mff 5. 2-GHz Frequency Divider in a 0. 35-umCMOS Process”、“A 1.8v 3mw 16.8GHz Frequency Divider in 0. 25umCM0S"以及“Design of high-speed, low-power frequency dividers and phase-locked loops in deep submicron CMOS”三篇文獻(xiàn)中，提出了基于動(dòng)態(tài)負(fù)載改進(jìn)結(jié)構(gòu)。動(dòng)態(tài)負(fù)載結(jié)構(gòu)是采用輸入控 制的晶體管來作為負(fù)載電阻，它在采樣階段減小負(fù)載電阻，減小充放電時(shí)間t ocRq，以便 提高工作頻率。但是這種基于觸發(fā)器分頻器的動(dòng)態(tài)負(fù)載結(jié)構(gòu)存在明顯的缺陷，它在采樣階 段改變負(fù)載電阻的同時(shí)，也會(huì)改變電路的靜態(tài)偏置點(diǎn)，就會(huì)導(dǎo)致該結(jié)構(gòu)電路的穩(wěn)定性較差， 不能在所有的工藝角下都能穩(wěn)定工作。
本發(fā)明的目的是公開一種帶鐘控晶體管的預(yù)分頻器，它在傳統(tǒng)觸發(fā)器的結(jié)構(gòu)上添 加一個(gè)時(shí)鐘控制晶體管。這種結(jié)構(gòu)可以實(shí)現(xiàn)動(dòng)態(tài)負(fù)載在采樣時(shí)間期間減小負(fù)載電阻從而提 高工作頻率的優(yōu)點(diǎn)，得到一種高速、低功耗預(yù)分頻器，可提供正交信號(hào)，同時(shí)克服了動(dòng)態(tài)負(fù) 載結(jié)構(gòu)會(huì)改變電路的靜態(tài)偏置點(diǎn)的缺點(diǎn)。發(fā)明原理如下由于源耦合觸發(fā)器的速度決定于采樣電路的速度，所以，分析工作于采樣狀態(tài)時(shí) 的觸發(fā)器，只需分析其小信號(hào)等效電路的半邊電路。小信號(hào)模型的傳輸函數(shù)\用下式表 示 式中，gm3為采樣對管M3、M4的跨導(dǎo)，gm5為鎖存對管M5、M6的跨導(dǎo)，Gl為采樣管的溝 道跨導(dǎo)與鎖存對管的溝道電導(dǎo)之和，R為作為負(fù)載電阻的MP1、MP2的直流等效電阻，Rsw為增 加的鐘控晶體管的等效電阻，Q是輸出節(jié)點(diǎn)總寄生電容以及負(fù)載電容之和。當(dāng)小信號(hào)傳輸函數(shù)的增益為1，觸發(fā)器輸出節(jié)點(diǎn)最高工作頻率 從⑵式中明顯可見，用鎖存對管禮、116組成的負(fù)阻結(jié)構(gòu)產(chǎn)生的負(fù)跨導(dǎo)gm5來抵銷 采樣管對管的溝道跨導(dǎo)與鎖存對管的溝道電導(dǎo)q以及負(fù)載電阻R、Rsw的電導(dǎo)，可以提高觸 發(fā)器輸出節(jié)點(diǎn)工作頻率。如果，(2)式中分子中第二項(xiàng)恰好為0，觸發(fā)器輸出節(jié)點(diǎn)的最高頻 率可簡化為下式，
S m3,avg 如果輸入信號(hào)是正弦信號(hào)，那么gm3,avg = gm3,_/2。輸出信號(hào)為輸入信號(hào)的二分頻 信號(hào)，那么觸發(fā)器能夠工作的最高頻率，就是輸入信號(hào)的最高頻率為/腿=2fm，腿 在傳統(tǒng)的源耦合觸發(fā)器中，由于采樣管和鎖存管采用相同的尺寸，所以gm3,_和負(fù) 跨導(dǎo)gm5,_相等，使觸發(fā)器的最高工作頻率受到限制。為了提高工作頻率，通常減小鎖存管 M5、M6的尺寸，但是M5、M6的尺寸的減小會(huì)影響鎖存狀態(tài)下電路的工作性能，并且隨著M5、M6 尺寸的減小，觸發(fā)器的最低工作頻率逐漸提高而壓縮了觸發(fā)器的工作范圍。為了使得控制觸發(fā)器最高工作頻率的參數(shù)不僅局限在M3 M6對管的尺寸上，本發(fā) 明在觸發(fā)器的設(shè)計(jì)上增加一個(gè)維度，通過在輸出端加入一個(gè)鐘控晶體管，并通過優(yōu)化調(diào)整M3 M6對管的尺寸，來滿足甚高的工作頻率和較寬的工作范圍。本發(fā)明的目的是通過下列技術(shù)方案來實(shí)現(xiàn)帶鐘控晶體管的預(yù)分頻器，其在于(1)它由第一觸發(fā)器和第二觸發(fā)器組成，所述第一觸發(fā)器的電路結(jié)構(gòu)與第二觸發(fā) 器的電路結(jié)構(gòu)完全相同，第一觸發(fā)器的輸出端QN和QP直接連接到第二觸發(fā)器的輸入端，第 二觸發(fā)器的輸出端IN和IP交叉耦合到第一觸發(fā)器的輸入端；(2)每個(gè)觸發(fā)器包括采樣差分對管、鎖存交叉耦合對管、帶鐘控晶體管或稱時(shí)鐘控 制管的負(fù)載模塊以及時(shí)鐘信號(hào)輸入差分對管；時(shí)鐘控制管并接在觸發(fā)器的輸出端；時(shí)鐘信 號(hào)輸入差分對管的二個(gè)輸入端對應(yīng)連接輸入時(shí)鐘信號(hào)CP、CN ；第一觸發(fā)器的時(shí)鐘控制管的 控制極連接輸入時(shí)鐘信號(hào)CN，第二觸發(fā)器的時(shí)鐘控制管的控制極連接輸入時(shí)鐘信號(hào)CP ；每 個(gè)觸發(fā)器輸出信號(hào)與其采樣對管柵極所接入的輸入信號(hào)的頻率相同，都為輸入的時(shí)鐘信號(hào) 頻率的一半；所述的每個(gè)觸發(fā)器的采樣差分對管21由M3和M4組成，M3和M4為FET場效應(yīng)管， M3的漏極和M4的漏極分別連接到該觸發(fā)器20的兩個(gè)輸出端，M3的源極和M4的源極連接在 一起，連接到時(shí)鐘輸入差分對管24中M1漏極；所述的每個(gè)觸發(fā)器的交叉耦合鎖存對管22由M5和M6組成，M5和M6為FET場效應(yīng) 管，M5的漏極和M6的漏極分別連接到該觸發(fā)器的兩個(gè)輸出端，M5的源極和M6的源極連接在 一起，連接到時(shí)鐘輸入差分對管24中M2的漏極;M5的柵極和M6的柵極分別交叉連接到該觸 發(fā)器的兩個(gè)輸出端；所述的每個(gè)觸發(fā)器的負(fù)載模塊23由Mpi和Mp2及時(shí)鐘控制管Mc組成，Mpi和Mp2及 時(shí)鐘控制管Mc為FET場效應(yīng)管；Mpi的漏極和和Mp2的漏極分別連接到該觸發(fā)器的兩個(gè)輸出 端；Mpi的源極和和Mp2的源極相連接電源Vdd ；Mpi的柵極和和Mp2的柵極相連接一偏置電位 Vb ；所述的每個(gè)觸發(fā)器的負(fù)載模塊23或由Z1和Z2及時(shí)鐘控制管Mc組成，Z1和Z2為阻型器 件，阻型器件為電阻或電感，或由電阻和電感組合的阻型器件，時(shí)鐘控制管Mc為FET場效應(yīng) 管<Ιγ和Z2的一端并聯(lián)接電源Vdd，另一端連接時(shí)鐘控制管Mc的漏極和源極的其中一極；時(shí) 鐘控制管M。的漏極和源極分別連接到觸發(fā)器兩個(gè)輸出端的其中一個(gè)端口，其柵極連接到一 個(gè)時(shí)鐘信號(hào)輸入端口，第一觸發(fā)器的時(shí)鐘信號(hào)輸入端口 CN為正端，第二觸發(fā)器的時(shí)鐘信號(hào) 輸入端口 CP為負(fù)端；所述的每個(gè)觸發(fā)器的時(shí)鐘輸入差分對管24由M1和M2組成，M1和M2為FET場效應(yīng) 管，M1的漏極連接到采樣差分對管21的M3和M4的源極，M2的漏極連接到交叉耦合鎖存對 管22的M5和M6的源極^和M2的源極相連接到地或一個(gè)作為電流源Is的FET場效應(yīng)管 的漏極上諷和M2的柵極分別連接CP和CN，接收該觸發(fā)器的輸入時(shí)鐘信號(hào)。所述的帶鐘控晶體管的預(yù)分頻器，其在于所述預(yù)分頻器的每一個(gè)觸發(fā)器的兩個(gè)輸 出端上接入的一個(gè)鐘控晶體管為采用反向時(shí)鐘信號(hào)控制的鐘控晶體管，通過鐘控晶體管增 加一個(gè)控制維度，調(diào)節(jié)時(shí)鐘控制管Ma和Mc2的尺寸，并優(yōu)化調(diào)整M3 M6對管的尺寸，滿足極 高工作頻率和較寬工作范圍的要求，使鐘控晶體管參與構(gòu)成負(fù)載模塊的動(dòng)態(tài)負(fù)載在采樣階 段呈低電阻，在鎖存階段呈高電阻，使得帶鐘控晶體管的預(yù)分頻器為高速、低功耗的預(yù)分頻
ο優(yōu)化調(diào)整電路中M3 M6晶體管尺寸的步驟
首先，合理設(shè)置禮和虬對管的寬長比，得到M3管跨導(dǎo)與輸出節(jié)點(diǎn)負(fù)載電容之比的 最大值，M3與M4保持同樣的尺寸，M5和M6可選擇與M3和M4同樣的尺寸，或者比M3和M4略 小一些的寬長比，以便得到較寬的工作范圍。其次，根據(jù)公式⑵，調(diào)節(jié)時(shí)鐘控制管Mci和M。2的寬長比尺寸，使得Mci和Mc2的直 流等效電阻恰好能夠抵銷負(fù)載電阻R、Rsw、采樣管的溝道跨導(dǎo)與鎖存對管的溝道電導(dǎo)，就可 以得到由式(3)可知的預(yù)分頻的最高工作頻率。僅靠設(shè)置M3 M6的尺寸來優(yōu)化電路，根據(jù) 式(2)可知，不可能得到最工作頻率，只能獲得一個(gè)次優(yōu)的解。通過增加時(shí)鐘控制管相當(dāng)于 為優(yōu)化設(shè)計(jì)額外增加了一個(gè)維度，使得M3 M6的尺寸得到很好的優(yōu)化，并且能夠獲得更高 的工作頻率。所述的帶鐘控晶體管的預(yù)分頻器，它包括的第一觸發(fā)器電路30與該第二觸發(fā)器 電路30’，其在于所有采樣差分對管31、35，和交叉耦合鎖存對管32、36，以及時(shí)鐘輸入差分 對管34、38中的放大管為NMOS管；作為負(fù)載模塊33、38的負(fù)載管MP1 MP4以及時(shí)鐘控制 管Mci Mc2為PMOS管。所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路40與該第二觸發(fā)器電路 40’，其在于所有采樣差分對管41、45，和交叉耦合鎖存對管42、46，以及時(shí)鐘輸入差分對管 44和48中的放大管為NMOS管；負(fù)載模塊43由Z1, Z2和Mci組成，負(fù)載模塊47由Z3、Z4和 Mc2組成，作為負(fù)載模塊43和47的鐘控晶體管Μα、Μ。2為PMOS管，Z1 Z4為阻型器件，阻型 器件為電阻或電感，或由電阻和電感組合的阻型器件。所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路50與該第二觸發(fā)器電路 50’，其在于采樣差分對管51、55，和交叉耦合鎖存對管52、56，以及時(shí)鐘輸入差分對管54和 58中的放大管為PMOS管；負(fù)載模塊53由MN1、Mn2和Ma組成，負(fù)載模塊57由MN3、Mn4和Mc2 組成，作為負(fù)載模塊53和57的晶體管Mni Mn4和鐘控晶體管Μα、Μ。2為NMOS管。所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路60與該第二觸發(fā)器電路 60’，其在于所有采樣差分對管61、65，和交叉耦合鎖存對管62、66，以及時(shí)鐘輸入差分對管 64和68中的放大管為PMOS管；負(fù)載模塊63由Zp Z2和Mci組成，負(fù)載模塊67由Z3、Z4和 Mc2組成，作為負(fù)載模塊63和67的鐘控晶體管Μα、Μ。2為NMOS管，Z1 Z4為阻型器件，阻型 器件為電阻或電感，或由電阻和電感組合的阻型器件。所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路70與該第二觸發(fā)器電路 70’，其在于所有采樣差分對管71、75，和交叉耦合鎖存對管72、76，以及時(shí)鐘輸入差分對管 74和78中的放大管為NPN管；作為負(fù)載模塊73和77的負(fù)載管MP1 MP4以及時(shí)鐘控制管 Mci、Mc2 為 PMOS 管所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路80與該第二觸發(fā)器電路 80’，其在于所有采樣差分對管81、85，和交叉耦合鎖存對管82、86，以及時(shí)鐘輸入差分對管 84和88中的放大管為NPN管；負(fù)載模塊83由Ζ”Ζ2和Mci組成，負(fù)載模塊87由Ζ3、Ζ4和Mc2 組成，作為負(fù)載模塊83和87的鐘控晶體管Μα、Μ。2為PMOS管，Z1 Z4為阻型器件，阻型器 件為電阻或電感，或由電阻和電感組合的阻型器件。所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路90與該第二觸發(fā)器電路 90’，其在于所有采樣差分對管91、95，和交叉耦合鎖存對管92、96，以及時(shí)鐘輸入差分對管 94和98中的放大管為PNP管；負(fù)載模塊93由ΜΝ1、ΜΝ2和Ma組成，負(fù)載模塊97由ΜΝ3、ΜΝ4和Mc2組成，作為負(fù)載模塊93和97的晶體管Mni Mn4和鐘控晶體管Ma、Mra為NMOS管。所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路100與該第二觸發(fā)器電路 100’，其在于所有采樣差分對管101、105，和交叉耦合鎖存對管102、106，以及時(shí)鐘輸入差 分對管104和108中的放大管為PNP管；負(fù)載模塊103由Z1J2和Mci組成，負(fù)載模塊107由 Z3、Z4和Mc2組成，作為負(fù)載模塊103和107的晶體管Z1 Z4和鐘控晶體管MC1、Mc2為NMOS 管，Z1 Z4為阻型器件，阻型器件為電阻或電感，或由電阻和電感組合的阻型器件。本發(fā)明用一個(gè)鐘控晶體管連接兩個(gè)觸發(fā)器的輸出端，采用反向時(shí)鐘信號(hào)控制。在 采樣階段，電阻減小，充放電時(shí)間減小，大大提高了轉(zhuǎn)換速度；在鎖存階段，電阻仍然保持大 的阻值來提供足夠的增益。在輸入信號(hào)幅度為-IOdBm時(shí)，所提出的新型結(jié)構(gòu)預(yù)分頻器的工 作范圍可達(dá)5GHz，而采樣差分對管與鎖存對管寬長比為2 1的2 1型結(jié)構(gòu)分頻器僅為 3GHz，并且本發(fā)明所提電路結(jié)構(gòu)的最高頻率與傳統(tǒng)結(jié)構(gòu)分頻器、2 1型結(jié)構(gòu)分頻器的最高 頻率相比分別提高30 %、13 %。本發(fā)明的實(shí)質(zhì)性效果是1、本發(fā)明預(yù)分頻器增加一個(gè)時(shí)鐘控制晶體管，既保持傳統(tǒng)觸發(fā)器的優(yōu)點(diǎn)，又能顯 著地降低功耗，而且新增器件容易集成，占用的芯片面積較小。2、本發(fā)明預(yù)分頻器具有在采樣時(shí)間內(nèi)動(dòng)態(tài)負(fù)載的阻值減小的優(yōu)點(diǎn)，從而提高工作 頻率，克服了電路結(jié)構(gòu)動(dòng)態(tài)負(fù)載會(huì)改變電路靜態(tài)偏置點(diǎn)的缺點(diǎn)，使預(yù)分頻器具有高工作穩(wěn) 定性。3、本發(fā)明用一個(gè)鐘控晶體管連接兩個(gè)輸出端，采用反向時(shí)鐘信號(hào)控制，通過鐘控 晶體管增加一個(gè)控制維度，調(diào)節(jié)時(shí)鐘控制管Mci和M。2的尺寸，并優(yōu)化調(diào)整M3 M6對管的尺 寸，滿足極高工作頻率和較寬工作范圍的要求，使得帶鐘控晶體管的預(yù)分頻器為高速、低功 耗的預(yù)分頻器。在采樣階段，電阻減小，使充放電時(shí)間減小，而能成倍提高轉(zhuǎn)換速度，在鎖存 階段，負(fù)載電阻仍然保持大的阻值能提供足夠的增益。4、本發(fā)明的預(yù)分頻器比傳統(tǒng)觸發(fā)器具有更高的工作頻率、更低的功耗，和更寬的 工作范圍，能夠保持較高的靈敏度，可以廣泛應(yīng)用于移動(dòng)電話、藍(lán)牙產(chǎn)品、第三代移動(dòng)通信 終端、手機(jī)電視等無線射頻領(lǐng)域的頻率合成器的鎖相環(huán)以及相應(yīng)的產(chǎn)品。


圖1是傳統(tǒng)的觸發(fā)器組成的雙觸發(fā)器預(yù)分頻器結(jié)構(gòu)框圖。圖2a是本發(fā)明實(shí)施例的雙觸發(fā)器預(yù)分頻器的管級(jí)電路圖；圖2a中20_主觸發(fā)器、20’ -從觸發(fā)器、21-采樣差分對管、22-鎖存交叉耦合對 管、23-負(fù)載模塊、24-時(shí)鐘輸入差分對管。圖2b是本發(fā)明實(shí)施例的一種觸發(fā)器的晶體管級(jí)實(shí)現(xiàn)的電路圖；圖2b中20-1-主觸發(fā)器，23-負(fù)載模塊，MP1 MP2-為負(fù)載管。圖2c是本發(fā)明實(shí)施例的另一種觸發(fā)器的晶體管級(jí)實(shí)現(xiàn)的電路圖；圖2c中20-2_主觸發(fā)器，23-負(fù)載模塊，Z1 Z2-為阻性器件。圖3是本發(fā)明雙觸發(fā)器預(yù)分頻具體實(shí)施例1的電路圖。圖4是本發(fā)明雙觸發(fā)器預(yù)分頻器實(shí)施例2電路圖；圖4中放大器均是NMOS管，負(fù)載模塊中負(fù)載為阻型器件，鐘控管為PMOS管。
圖5是本發(fā)明雙觸發(fā)器預(yù)分頻器實(shí)施例3電路圖；圖5中放大器中均是PMOS管，負(fù)載模塊中均為NMOS管。圖6是本發(fā)明雙觸發(fā)器預(yù)分頻器實(shí)施例4電路圖；圖6中放大器均是PMOS管，負(fù)載模塊中負(fù)載為阻型器件，鐘控管為NMOS管。圖7是本發(fā)明雙觸發(fā)器預(yù)分頻器實(shí)施例5電路圖；圖7中放大器均是NPN管，負(fù)載模塊中均為PMOS管。圖8是本發(fā)明雙觸發(fā)器預(yù)分頻器實(shí)施例6電路圖；圖8中放大器均是NPN管，負(fù)載模塊中負(fù)載為阻型器件，鐘控管為PMOS管。圖9是本發(fā)明雙觸發(fā)器預(yù)分頻器實(shí)施例7電路圖；圖9中放大器均是PNP管，負(fù)載模塊中均為NMOS管。圖10是本發(fā)明雙觸發(fā)器預(yù)分頻器實(shí)施例8電路圖；圖10中放大器均是PNP管，負(fù)載模塊中負(fù)載為阻型器件，鐘控管為NMOS管。
具體實(shí)施例方式下面按照本發(fā)明具體實(shí)施例，并結(jié)合附圖，對本發(fā)明的技術(shù)方案作進(jìn)一步的說明。本發(fā)明帶鐘控晶體管的預(yù)分頻器的基本結(jié)構(gòu)的組成示意圖如圖2a所示。帶鐘控 晶體管的預(yù)分頻器由兩個(gè)完全相同的、帶鐘控晶體管的觸發(fā)器20和20交叉耦合組成。帶 鐘控晶體管的觸發(fā)器包括采樣差分對放大器21由M3和M4組成，鎖存交叉耦合對放大器22 由M5和M6組成，作為負(fù)載模塊23由MP1，MP2和時(shí)鐘控制管MC組成，以及時(shí)鐘輸入差分放大 器24由M1和M2組成。帶鐘控晶體管的一種觸發(fā)器20-1的管級(jí)結(jié)構(gòu)參見圖2b。從前端VCO或其他器件 來的差分信號(hào)CN、CP輸入到預(yù)分頻器的時(shí)鐘差分對管24，帶鐘控晶體管的觸發(fā)器20的采 樣差分對管21的差分信號(hào)輸入端為IP和IN，鎖存交叉耦合對管22的交叉耦合端為QP和 QN,交叉耦合端QP和QN上并接負(fù)載模塊23時(shí)鐘控制管MC，負(fù)載模塊23的MP1，Mp2和時(shí)鐘 控制管MC都是FET場效應(yīng)管，Mpi的柵極和和Mp2的柵極相連接一偏置電位Vb，MC的控制端 加上時(shí)鐘輸入差分信號(hào)CN，鐘控管等效的阻抗與Mpi和Mp2形成的并聯(lián)阻抗，可以實(shí)現(xiàn)電路 的動(dòng)態(tài)負(fù)載改變時(shí)，而電路靜態(tài)偏置點(diǎn)不變。帶鐘控晶體管的另一種觸發(fā)器20-2的管級(jí)結(jié)構(gòu)參見圖2c。它與一種觸發(fā)器20_1 管級(jí)結(jié)構(gòu)基本相同，其區(qū)別在于負(fù)載模塊23由阻性負(fù)載Z1,Z2和時(shí)鐘控制管MC組成，Z1 Z2-為阻性器件，阻型器件為電阻或電感，或由電阻和電感組合的阻型器件。第1實(shí)施例如圖3給出的是第1實(shí)施例的帶鐘控晶體管的預(yù)分頻器組成電路圖，帶鐘控晶體 管的預(yù)分頻器包括第一觸發(fā)器30和第二觸發(fā)器30'。第一觸發(fā)器包括由M3和M4組成的 采樣差分對管31和由M5和M6組成的鎖存交叉耦合對管32，由MPp MP2和時(shí)鐘控制管MC1 組成的負(fù)載模塊33，以及由M1和M2組成的時(shí)鐘輸入差分對管34。第二觸發(fā)器包括由M9和 M10組成的采樣差分對管35，和由M11和M12組成的鎖存交叉耦合對管36，由MP3, MP4和時(shí)鐘 控制管MC2組成的負(fù)載模塊37，以及由M7和M8組成的時(shí)鐘輸入差分對管38。圖3中，放大 器M1 M12均是匪OS管，負(fù)載模塊中的MP1 MP4和時(shí)鐘控制管MC1 MC2均為PMOS管。從前端送來的時(shí)鐘信號(hào)分別輸入到第一觸發(fā)器的時(shí)鐘信號(hào)輸入差分對管34和第二觸發(fā)器的時(shí)鐘信號(hào)輸入差分對管38的CP端和CN端。當(dāng)時(shí)鐘信號(hào)CP端為低電平和CN端為高電平時(shí)，第一觸發(fā)器的虬截止，采樣差分對 管31被置于不活躍狀態(tài)；M2導(dǎo)通，時(shí)鐘信號(hào)輸入差分對管34的M2漏極輸出信號(hào)加到交叉 耦合鎖存對管32的M5 M6源極輸入端，使交叉耦合鎖存對管32處于活躍狀態(tài)，這時(shí)第一 觸發(fā)器處于鎖存階段。同時(shí)，第二觸發(fā)器的M8截止，交叉耦合鎖存對管36被置于不活躍狀 態(tài)；M7導(dǎo)通，時(shí)鐘信號(hào)輸入差分對管38的M7漏極輸出信號(hào)被加到采樣差分對管35的M9 M10源極輸入端，采樣差分對管35被置于活躍狀態(tài)，這時(shí)第二觸發(fā)器處于采樣階段。第一觸 發(fā)器的交叉耦合鎖存對管32既接收來自時(shí)鐘信號(hào)輸入差分對管34的輸出信號(hào)，二個(gè)輸出 端又分別輸入到交叉耦合鎖存對管的M5和M6的柵極，又接收來自鎖存對管的輸出信號(hào)，交 叉耦合鎖存對管32的二個(gè)輸出端QN與QP和采樣差分對管31的二個(gè)輸出端并接在一起， 與觸發(fā)器內(nèi)的負(fù)載模塊33共同組成一個(gè)完整的交叉耦合鎖存差分放大模塊。在時(shí)鐘信號(hào)CP端的低電平期間完成第一觸發(fā)器的輸出鎖存功能。交叉耦合鎖存 對管32把兩路輸出信號(hào)相應(yīng)輸入到第二個(gè)觸發(fā)器的采樣差分對管35的兩路輸入端，即兩 個(gè)晶體管M9和Mltl的柵極。第二觸發(fā)器的采樣差分對管35的兩個(gè)晶體管的源極還接收來 自時(shí)鐘信號(hào)輸入差分對管38的輸出信號(hào)。第二個(gè)觸發(fā)器采樣差分對管35的M9和Mltl的漏 極還分別接收來自交叉耦合鎖存對管36的輸出信號(hào)，采樣差分對管35與負(fù)載模塊37共同 組成一個(gè)完整的差分放大器，把輸出信號(hào)輸入到第一個(gè)觸發(fā)器的采樣差分對管31。當(dāng)時(shí)鐘信號(hào)為高電平時(shí)，第一觸發(fā)器處于采樣階段，采樣差分對管31被置于活躍 狀態(tài)，交叉耦合鎖存對管32處于不活躍狀態(tài)，第二觸發(fā)器處于鎖存階段，采樣差分對管35 被置于不活躍狀態(tài)，交叉耦合鎖存對管36處于活躍狀態(tài)；時(shí)鐘信號(hào)輸入差分對管34輸出信 號(hào)到采樣差分對管31的源極輸入端；時(shí)鐘信號(hào)輸入差分對管38輸出信號(hào)到交叉耦合鎖存 對管36。第二觸發(fā)器的交叉耦合鎖存對管36接收來自時(shí)鐘信號(hào)輸入差分對管38輸出信 號(hào)，這個(gè)信號(hào)接入到交叉耦合鎖存對管36的兩個(gè)晶體管的源極；交叉耦合鎖存對管36和采 樣差分對管35的輸出接在一起，輸出分別輸入到交叉耦合鎖存對管36的兩個(gè)晶體管的柵 極；交叉耦合鎖存對管36接收來自時(shí)鐘信號(hào)輸入差分對管和本身的輸出信號(hào)，然后與觸發(fā) 器內(nèi)的負(fù)載模塊37共同組成一個(gè)完整的交叉耦合鎖存差分放大模塊，在時(shí)鐘的高電平期 間完成第二觸發(fā)器的輸出鎖存功能，把輸出信號(hào)輸入到第一觸發(fā)器的采樣差分對管31。第一觸發(fā)器的采樣差分對管31接收來自時(shí)鐘信號(hào)輸入差分對管38輸出信號(hào)，這 個(gè)信號(hào)接入到采樣差分對管31的兩個(gè)晶體管的源極；采樣差分對管31接收來自第二觸發(fā) 器中的交叉耦合鎖存對管36的輸出信號(hào)，輸入到采樣差分對管21的兩個(gè)晶體管的柵極；采 樣差分對管31接收分別來自時(shí)鐘信號(hào)輸入差分對管和第二個(gè)觸發(fā)器中的交叉耦合鎖存對 管輸出信號(hào)，然后與負(fù)載模塊33共同組成一個(gè)完整的差分放大器，把輸出信號(hào)輸入到第二 個(gè)觸發(fā)器的采樣差分對管35。帶鐘控晶體管的預(yù)分頻器的預(yù)分頻工作過程如下所示1)時(shí)鐘信號(hào)差分對放大來自差分VCO或類似模塊的時(shí)鐘信號(hào)分為差分兩路信號(hào) CP和CN，CP和CN分別接入到輸入差分對管34和38的兩個(gè)晶體管M1和M2的輸入端，時(shí)鐘 信號(hào)輸入CP和CN分別經(jīng)差分對管34和38放大；2)第一個(gè)觸發(fā)器的采樣差分放大采樣放大器31接收來自時(shí)鐘信號(hào)輸入差分放大器M1的輸出信號(hào)，這個(gè)信號(hào)接入到采樣差分放大器的兩個(gè)晶體管M3和M4的源極；采樣放 大器接收來自第二個(gè)觸發(fā)器中的交叉耦合鎖存放大器的輸出信號(hào)，第二個(gè)觸發(fā)器中的交叉 耦合鎖存放大器的輸出信號(hào)輸入到采樣差分放大器的兩個(gè)晶體管的柵極；采樣放大器接收 分別來自時(shí)鐘信號(hào)輸入差分放大器和第二個(gè)觸發(fā)器中的交叉耦合鎖存放大器輸出信號(hào)，然 后把輸出信號(hào)輸入到負(fù)載模塊和第二個(gè)觸發(fā)器的采樣差分放大器；3)第一個(gè)觸發(fā)器的交叉耦合鎖存放大步驟配置一個(gè)交叉耦合鎖存放大器對管 22 ；交叉耦合鎖存放大器接收來自時(shí)鐘信號(hào)輸入差分放大器輸出信號(hào)，這個(gè)信號(hào)接入到交 叉耦合鎖存放大器的兩個(gè)晶體管的源極；交叉耦合鎖存放大器接收來自自己所處的觸發(fā)器 中的采樣差分放大器的輸出信號(hào)，即和采樣差分放大器的輸出接在一起，采樣差分放大器 的輸出信號(hào)分別輸入到交叉耦合鎖存放大器的兩個(gè)晶體管的柵極；交叉耦合鎖存放大器接 收分別來自時(shí)鐘信號(hào)輸入差分放大器和采樣差分放大器輸出信號(hào)，然后把輸出信號(hào)輸入到 負(fù)載模塊和第二個(gè)觸發(fā)器的采樣差分放大器；4)第一個(gè)觸發(fā)器的負(fù)載放大步驟配置一個(gè)負(fù)載放大器23 ；負(fù)載放大器接收來自 采樣差分放大器或者交叉耦合鎖存放大器的輸出信號(hào)，將這個(gè)電流變化為電壓信號(hào)輸出到 第二個(gè)觸發(fā)器；也就是說，負(fù)載放大器在輸入時(shí)鐘為高電平情況下，與采樣差分放大器組成 完整的采樣放大器，完成采樣放大功能；在輸入時(shí)鐘為低電平情況下，與交叉耦合鎖存放大 器組成鎖存放大器，完成信號(hào)鎖存功能；5)第二個(gè)觸發(fā)器的采樣差分放大步驟配置采樣差分放大器25 ；采樣放大器接收 來自時(shí)鐘信號(hào)輸入差分放大器輸出信號(hào)，這個(gè)信號(hào)接入到采樣差分放大器的兩個(gè)晶體管的 源極；采樣放大器接收來自第一個(gè)觸發(fā)器中的交叉耦合鎖存放大器的輸出信號(hào)，第一個(gè)觸 發(fā)器中的交叉耦合鎖存放大器的輸出信號(hào)輸入到采樣差分放大器的兩個(gè)晶體管的柵極；采 樣放大器接收分別來自時(shí)鐘信號(hào)輸入差分放大器和第一個(gè)觸發(fā)器中的交叉耦合鎖存放大 器輸出信號(hào)，然后把輸出信號(hào)輸入到負(fù)載模塊和第一個(gè)觸發(fā)器的采樣差分放大器；6)第二個(gè)觸發(fā)器的交叉耦合鎖存放大步驟配置一個(gè)交叉耦合鎖存放大器26 ’交 叉耦合鎖存放大器接收來自時(shí)鐘信號(hào)輸入差分放大器輸出信號(hào)，這個(gè)信號(hào)接入到交叉耦合 鎖存放大器的兩個(gè)晶體管的源極；交叉耦合鎖存放大器接收來自自己所處的觸發(fā)器中的采 樣差分放大器的輸出信號(hào)，即和采樣差分放大器的輸出接在一起，采樣差分放大器的輸出 信號(hào)分別輸入到交叉耦合鎖存放大器的兩個(gè)晶體管的柵極；交叉耦合鎖存放大器接收分別 來自時(shí)鐘信號(hào)輸入差分放大器和采樣差分放大器輸出信號(hào)，然后把輸出信號(hào)輸入到負(fù)載模 塊和第一個(gè)觸發(fā)器的采樣差分放大器；7)第二個(gè)觸發(fā)器的負(fù)載放大步驟配置一個(gè)負(fù)載放大器27 ；負(fù)載放大器接收來自 采樣差分放大器或者交叉耦合鎖存放大器的輸出信號(hào)，將這個(gè)電流變化為電壓信號(hào)，然后 輸出到第一個(gè)觸發(fā)器；也就是說，負(fù)載放大器在輸入時(shí)鐘為高電平情況下，與采樣差分放大 器組成完整的采樣放大器，完成采樣放大功能；在輸入時(shí)鐘為低電平情況下，與交叉耦合鎖 存放大器組成鎖存放大器，完成信號(hào)鎖存功能。第2實(shí)施實(shí)例如圖4給出的第2實(shí)施實(shí)例所涉及帶鐘控晶體管的預(yù)分頻器組成框圖所示，它是 第一實(shí)施實(shí)例的變形，采用阻型器件代替MOS管。帶鐘控晶體管的預(yù)分頻器包括第一觸發(fā) 器40和第二觸發(fā)器40，，第一觸發(fā)器40包括由M3和M4組成的采樣差分對管41，由M5和M6組成的鎖存交叉耦合對管42，由ZpZ2和時(shí)鐘控制管Ma組成的負(fù)載模塊43，以及由Ml和M2 組成的時(shí)鐘輸入差分對管44。第二觸發(fā)器40’包括由M9和Mltl組成的采樣差分對管45，由 M11和M12組成的鎖存交叉耦合對管46，由Z3、Z4和時(shí)鐘控制管Mc2組成的負(fù)載模塊47，以及 由M7和M8組成的時(shí)鐘輸入差分放大器48。Z1 Z4的阻型器件為電阻或電感或電阻與電感 的組合器件，如果采用電感，不需要高Q值的電感。所有采樣差分對管41和45、交叉耦合鎖 存對管42和46以及時(shí)鐘輸入差分對管44和48中的放大管為NMOS管，負(fù)載模塊43和47 中的時(shí)鐘控制管Mci和Mc2為PMOS管。Mpi Mp4為為阻型器件Zl Z4，阻型器件為電阻或 電感，或由電阻和電感組合的阻型器件。第3實(shí)施實(shí)例如圖5給出的第3實(shí)施實(shí)例所涉及帶鐘控晶體管的預(yù)分頻器組成框圖所示，它是 第1實(shí)施實(shí)例的變形，采用PMOS管作為放大器的組件，而NMOS作為負(fù)載管和時(shí)鐘控制管。 帶鐘控晶體管的預(yù)分頻器包括第一觸發(fā)器50和第二觸發(fā)器50’。第一觸發(fā)器50包括由M3 和M4組成的采樣差分對51，由M5和M6組成的鎖存交叉耦合對52，由Mni，Mn2和時(shí)鐘控制管 McI組成的負(fù)載模塊53，以及由M1和M2組成的時(shí)鐘輸入差分放大器54，。第二觸發(fā)器50’ 包括由M9和Mltl組成的采樣差分對55，和由M11和M12組成的鎖存交叉耦合對56，由Mn3，Mn4 和時(shí)鐘控制管Mc2組成的負(fù)載模塊57，以及由M7和M8組成的時(shí)鐘輸入差分放大器58。第4實(shí)施實(shí)例如圖6給出的第4實(shí)施實(shí)例所涉及帶鐘控晶體管的預(yù)分頻器組成框圖所示，它是 第3實(shí)施實(shí)例的變形，采用阻型器件代替作為負(fù)載的NMOS管。該帶鐘控晶體管的預(yù)分頻器 包括第一觸發(fā)器60和第二觸發(fā)器60’。第一觸發(fā)器60包括由M3和M4組成的采樣差分對 61，和由M5和M6組成的鎖存交叉耦合對62，由Z1;Z2和時(shí)鐘控制管Mci組成的負(fù)載模塊63， 以及由M1和M2組成的時(shí)鐘輸入差分放大器64 ；第二觸發(fā)器60’包括由M9和Mltl組成的采樣 差分對65，和由M11和M12組成的鎖存交叉耦合對66，由Z3，Z4和時(shí)鐘控制管Mc2組成的負(fù)載 模塊67，以及由M7和M8組成的時(shí)鐘輸入差分放大器68 (L1 Z4的阻型器件可以是電阻，可 以是電感，甚至可以是電阻與電感的組合；通常來說，如果是電感，不需要很高Q值的電感。第5實(shí)施實(shí)例如圖7給出的第5實(shí)施實(shí)例所涉及帶鐘控晶體管的預(yù)分頻器組成框圖所示，它是 第1實(shí)施實(shí)例的變形，采用NPN管作為放大器的組件，而PMOS作為負(fù)載管和時(shí)鐘控制管。該 帶鐘控晶體管的預(yù)分頻器包括第一觸發(fā)器70和第二觸發(fā)器50’。第一觸發(fā)器70包括由M3 和M4組成的采樣差分對71，和由M5和M6組成的鎖存交叉耦合對72，由Mpi，Mp2和時(shí)鐘控制 管Mci組成的負(fù)載模塊73，以及由M1和M2組成的時(shí)鐘輸入差分放大器74 ；包括第二觸發(fā)器 50’包括由M9和Mltl組成的采樣差分對75，和M11和M12組成的鎖存交叉耦合對76，由MP3，MP4 和時(shí)鐘控制管Mc2組成的負(fù)載模塊77，以及由M7和M8組成的時(shí)鐘輸入差分放大器78。第6實(shí)施實(shí)例如圖8給出的第6實(shí)施實(shí)例所涉及帶鐘控晶體管的預(yù)分頻器組成框圖所示，它是 第5實(shí)施實(shí)例的變形，采用阻型器件代替MOS管。該帶鐘控晶體管的預(yù)分頻器包括第一觸 發(fā)器60和第二觸發(fā)器60’。第一觸發(fā)器60包括由M3和M4組成的采樣差分對61，和由M5和 M6組成的鎖存交叉耦合對62，由Z1, Z2和時(shí)鐘控制管MCl組成的負(fù)載模塊63，以及由M1和 M2組成的時(shí)鐘輸入差分放大器64 ；第二觸發(fā)器60’包括由M9和Mltl組成的采樣差分對65，
13和由M11和M12組成的鎖存交叉耦合對66，由Z3，Z4和時(shí)鐘控制管Mc2組成的負(fù)載模塊67，以 及由M7和M8組成的時(shí)鐘輸入差分放大器68 (L1 Z4的阻型器件可以是電阻，可以是電感， 甚至可以是電阻與電感的組合；通常來說，如果是電感，不需要很高Q值的電感。第7實(shí)施實(shí)例如圖9給出的第7實(shí)施實(shí)例所涉及帶鐘控晶體管的預(yù)分頻器組成框圖所示，它是 第5實(shí)施實(shí)例的變形，采用PNP管作為放大器的組件，而NMOS作為負(fù)載管和時(shí)鐘控制管。該 帶鐘控晶體管的預(yù)分頻器包括第一觸發(fā)器90和第二觸發(fā)器90’。第一觸發(fā)器90包括由M3 和M4組成的采樣差分對91，和由M5和M6組成的鎖存交叉耦合對92，由Mpi，Mp2和時(shí)鐘控制 管Mci組成的負(fù)載模塊93，以及由M1和M2組成的時(shí)鐘輸入差分放大器94 ；第二觸發(fā)器90’ 包括由M9和Mltl組成的采樣差分對95，和由M11和M12組成的鎖存交叉耦合對96，由MP3，Mp4 和時(shí)鐘控制管Mc2組成的負(fù)載模塊97，以及由M7和M8組成的時(shí)鐘輸入差分放大器98。第8實(shí)施實(shí)例如圖10給出的第8實(shí)施實(shí)例所涉及帶鐘控晶體管的預(yù)分頻器組成框圖所示，它是 第7實(shí)施實(shí)例的變形，采用阻型器件代替MOS管。該帶鐘控晶體管的預(yù)分頻器包括第一觸 發(fā)器100和第二觸發(fā)器100’。第一觸發(fā)器100包括由M3和M4組成的采樣差分對101，和由 M5和M6組成的鎖存交叉耦合對102，由Z1, Z2和時(shí)鐘控制管Ma組成的負(fù)載模塊103，以及由 M1和M2組成的時(shí)鐘輸入差分放大器104 ；第二觸發(fā)器100’包括由M9和Mltl組成的采樣差分 對105，和由M11和M12組成的鎖存交叉耦合對106，由Z3，Z4和時(shí)鐘控制管Mc2組成的負(fù)載模 塊107，以及由M7和M8組成的時(shí)鐘輸入差分放大器108 (L1 Z4的阻型器件可以是電阻，可 以是電感，甚至可以是電阻與電感的組合；通常來說，如果是電感，不需要很高Q值的電感。綜上所述，根據(jù)第1-8實(shí)施實(shí)例，通過添加一個(gè)鐘控晶體管連接兩個(gè)輸出端，采用 反向時(shí)鐘信號(hào)控制在鎖存階段，電阻仍然保持大的阻值來提供足夠的增益；在采樣階段， 電阻減小，充放電時(shí)間減小，大大提高了轉(zhuǎn)換速度，可以實(shí)現(xiàn)比傳統(tǒng)觸發(fā)器更高的工作的頻 率、更低的功耗，和更寬的工作范圍，能夠保持較高的靈敏度。本發(fā)明可以實(shí)現(xiàn)動(dòng)態(tài)負(fù)載在 采樣時(shí)間期間減小負(fù)載電阻從而提高工作頻率的優(yōu)點(diǎn)，并解決了電路結(jié)構(gòu)的動(dòng)態(tài)負(fù)載的變 化會(huì)引起電路靜態(tài)偏置點(diǎn)改變的缺點(diǎn)。本發(fā)明的保護(hù)范圍并非局限于本發(fā)明描述的實(shí)施例。盡管已參考本發(fā)明的實(shí)施例 詳細(xì)地描述了本發(fā)明，但是權(quán)利要求所述的創(chuàng)新構(gòu)思精神和范圍不應(yīng)限于說明書對本發(fā)明 實(shí)施例的描述，本發(fā)明的保護(hù)范圍也并不受到權(quán)利要求書中附圖標(biāo)記的限制，而在于每個(gè) 新的特征或多個(gè)特征的組合。
1權(quán)利要求
帶鐘控晶體管的預(yù)分頻器，其特征在于(1)它由第一觸發(fā)器和第二觸發(fā)器組成，所述第一觸發(fā)器的電路結(jié)構(gòu)與第二觸發(fā)器的電路結(jié)構(gòu)完全相同，第一觸發(fā)器的輸出端QN和QP直接連接到第二觸發(fā)器的輸入端，第二觸發(fā)器的輸出端IN和IP交叉耦合到第一觸發(fā)器的輸入端；(2)每個(gè)觸發(fā)器包括采樣差分對管、鎖存交叉耦合對管、帶時(shí)鐘控制管的負(fù)載模塊以及時(shí)鐘信號(hào)輸入差分對管；時(shí)鐘控制管并接在觸發(fā)器的輸出端；時(shí)鐘信號(hào)輸入差分對管的二個(gè)輸入端對應(yīng)連接輸入時(shí)鐘信號(hào)CP、CN；第一觸發(fā)器的時(shí)鐘控制管的控制極連接輸入時(shí)鐘信號(hào)CN，第二觸發(fā)器的時(shí)鐘控制管的控制極連接輸入時(shí)鐘信號(hào)CP；每個(gè)觸發(fā)器輸出信號(hào)與其采樣對管柵極所接入的輸入信號(hào)的頻率相同，都為輸入的時(shí)鐘信號(hào)頻率的一半；所述的每個(gè)觸發(fā)器的采樣差分對管(21)由M3和M4組成，M3和M4為FET場效應(yīng)管，M3的漏極和M4的漏極分別連接到該觸發(fā)器(20)的兩個(gè)輸出端，M3的源極和M4的源極連接在一起，連接到時(shí)鐘輸入差分對管(24)中M1漏極；所述的每個(gè)觸發(fā)器的交叉耦合鎖存對管(22)由M5和M6組成，M5和M6為FET場效應(yīng)管，M5的漏極和M6的漏極分別連接到該觸發(fā)器的兩個(gè)輸出端，M5的源極和M6的源極連接在一起，連接到時(shí)鐘輸入差分對管(24)中M2的漏極；M5的柵極和M6的柵極分別交叉連接到該觸發(fā)器的兩個(gè)輸出端；所述的每個(gè)觸發(fā)器的負(fù)載模塊(23)由MP1和MP2及時(shí)鐘控制管MC組成，MP1和MP2及時(shí)鐘控制管MC為FET場效應(yīng)管；MP1的漏極和和MP2的漏極分別連接到該觸發(fā)器的兩個(gè)輸出端；MP1的源極和和MP2的源極相連接電源Vdd；MP1的柵極和和MP2的柵極相連接一偏置電位Vb；所述的每個(gè)觸發(fā)器的負(fù)載模塊(23)或由Z1和Z2及時(shí)鐘控制管MC組成，Z1和Z2為阻型器件，阻型器件為電阻或電感，或由電阻和電感組合的阻型器件，時(shí)鐘控制管MC為FET場效應(yīng)管；Z1和Z2的一端并聯(lián)接電源Vdd，另一端連接時(shí)鐘控制管MC的漏極和源極的其中一極；時(shí)鐘控制管MC的漏極和源極分別連接到觸發(fā)器兩個(gè)輸出端的其中一個(gè)端口，其柵極連接到一個(gè)時(shí)鐘信號(hào)輸入端口，第一觸發(fā)器的時(shí)鐘信號(hào)輸入端口CN為正端，第二觸發(fā)器的時(shí)鐘信號(hào)輸入端口CP為負(fù)端；所述的每個(gè)觸發(fā)器的時(shí)鐘輸入差分對管(24)由M1和M2組成，M1和M2為FET場效應(yīng)管，M1的漏極連接到采樣差分對管(21)的M3和M4的源極，M2的漏極連接到交叉耦合鎖存對管(22)的M5和M6的源極；M1和M2的源極相連接到地或一個(gè)作為電流源IS的FET場效應(yīng)管的漏極上；M1和M2的柵極分別連接CP和CN，接收該觸發(fā)器的輸入時(shí)鐘信號(hào)。
2.如權(quán)利要求1所述的帶鐘控晶體管的預(yù)分頻器，其特征在于在所述預(yù)分頻器的每 一個(gè)觸發(fā)器的兩個(gè)輸出端上接入的一個(gè)鐘控晶體管為采用反向時(shí)鐘信號(hào)控制的鐘控晶體 管，通過鐘控晶體管增加一個(gè)控制維度，調(diào)節(jié)時(shí)鐘控制管Ma和M。2的尺寸，并優(yōu)化調(diào)整M3 M6對管的尺寸，滿足極高工作頻率和較寬工作范圍的要求，使鐘控晶體管參與構(gòu)成負(fù)載模 塊的動(dòng)態(tài)負(fù)載在采樣階段呈低電阻，在鎖存階段呈高電阻，使得帶鐘控晶體管的預(yù)分頻器 為高速、低功耗的預(yù)分頻器。
3.如權(quán)利要求1或2所述的帶鐘控晶體管的預(yù)分頻器，它包括的第一觸發(fā)器電路(30) 與該第二觸發(fā)器電路(30’)，其特征在于所有采樣差分對管(31，35)和交叉耦合鎖存對管(32，36)以及時(shí)鐘輸入差分對管(34， 38)中的放大管為NMOS管；作為負(fù)載模塊(33，38)的負(fù)載管MP1 MP4以及時(shí)鐘控制管Ma Mc2 為 PMOS 管。
4.如權(quán)利要求1或2所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路(40)與該 第二觸發(fā)器電路(40’)，其特征在于所有采樣差分對管(41，45)和交叉耦合鎖存對管(42，46)，以及時(shí)鐘輸入差分對管 (44,48)中的放大管為NMOS管；負(fù)載模塊(43)由Z1J2和Mci組成，負(fù)載模塊(47)由Z3、Z4 和Mra組成，作為負(fù)載模塊(43，47)的鐘控晶體管Ma、M。2 SPMOS管，Z1 Z4為阻型器件， 阻型器件為電阻或電感，或由電阻和電感組合的阻型器件。
5.如權(quán)利要求1或2所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路(50)與該 第二觸發(fā)器電路(50’)，其特征在于采樣差分對管(51，55)和交叉耦合鎖存對管(52，56)，以及時(shí)鐘輸入差分對管(54，58) 中的放大管為PMOS管；負(fù)載模塊(53)由ΜΝ1、ΜΝ2和Mci組成，負(fù)載模塊(57)由ΜΝ3、ΜΝ4和Mc2 組成，作為負(fù)載模塊(53，57)的晶體管Mni Mn4和鐘控晶體管Μα、Μ。2為NMOS管。
6.如權(quán)利要求1或2所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路(60)與該 第二觸發(fā)器電路(60’)，其特征在于所有采樣差分對管(61，65)和交叉耦合鎖存對管(62，66)，以及時(shí)鐘輸入差分對管 (64,68)中的放大管為PMOS管；負(fù)載模塊(63)由Z1J2和Mci組成，負(fù)載模塊(67)由Ζ3、Ζ4 和Mra組成，作為負(fù)載模塊(63，67)的鐘控晶體管Μα、Μ。2 SNMOS管，Z1 Z4為阻型器件， 阻型器件為電阻或電感，或由電阻和電感組合的阻型器件。
7.如權(quán)利要求1或2所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路(70)與該 第二觸發(fā)器電路(70’)，其特征在于所有采樣差分對管(71，75)和交叉耦合鎖存對管(72，76)，以及時(shí)鐘輸入差分對管 (74，78)中的放大管為NPN管；作為負(fù)載模塊(73，77)的負(fù)載管MP1-MP4以及時(shí)鐘控制管 Mci、Mc2 為 PMOS 管。
8.如權(quán)利要求1或2所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路(80)與該 第二觸發(fā)器電路(80’)，其特征在于所有采樣差分對管(81，85)和交叉耦合鎖存對管(82，86)，以及時(shí)鐘輸入差分對管 (84,88)中的放大管為NPN管；負(fù)載模塊(83)由Z” Z2和Ma組成，負(fù)載模塊(87)由Z3、Z4 和Mra組成，作為負(fù)載模塊(83，87)的鐘控晶體管Μα、Μ。2 SPMOS管，Z1 Z4為阻型器件， 阻型器件為電阻或電感，或由電阻和電感組合的阻型器件。
9.如權(quán)利要求1或2所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路(90)與該 第二觸發(fā)器電路(90’)，其特征在于所有采樣差分對管(91，95)和交叉耦合鎖存對管(92，96)，以及時(shí)鐘輸入差分對管 (94,98)中的放大管為PNP管；負(fù)載模塊(93)由Mni、Mn2和Ma組成，負(fù)載模塊(97)由ΜΝ3、 Mn4和Me2組成，作為負(fù)載模塊(93，97)的晶體管Mni Mn4和鐘控晶體管Mei、Me2為NMOS管。
10.如權(quán)利要求1或2所述的帶鐘控晶體管的預(yù)分頻器，包括第一觸發(fā)器電路(100)與 該第二觸發(fā)器電路(100’)，其特征在于所有采樣差分對管(101，105)和交叉耦合鎖存對管(102，106)，以及時(shí)鐘輸入差分對 管(104,108)中的放大管為PNP管；負(fù)載模塊(103)由Z1J2和Mci組成，負(fù)載模塊(107)由 Z3、Z4和Mc2組成，作為負(fù)載模塊(103，107)的晶體管Z1 Z4和鐘控晶體管MC1、Mc2為NMOS管，Z1 Z4為阻型器件，阻型器件為電阻或電感，或由電阻和電感組合的阻型器件。
全文摘要
本發(fā)明的目的是公開一種帶鐘控晶體管的預(yù)分頻器，可提供正交信號(hào)。本發(fā)明在傳統(tǒng)觸發(fā)器的結(jié)構(gòu)上添加時(shí)鐘控制管，構(gòu)成帶鐘控晶體管的預(yù)分頻器，帶鐘控晶體管的預(yù)分頻器包括兩個(gè)觸發(fā)器，每個(gè)觸發(fā)器的兩個(gè)輸出端上接入一個(gè)采用反向時(shí)鐘信號(hào)控制的鐘控晶體管，帶鐘控晶體管觸發(fā)器的動(dòng)態(tài)負(fù)載結(jié)構(gòu)在采樣階段呈低電阻，減小充放電時(shí)間，大大提高轉(zhuǎn)換速度，不僅具有提高工作頻率的優(yōu)點(diǎn)，同時(shí)克服了電路靜態(tài)偏置點(diǎn)變動(dòng)的缺點(diǎn)，該動(dòng)態(tài)負(fù)載在鎖存階段呈高電阻值，提供足夠的增益。增加了一個(gè)維度的帶鐘控晶體管的預(yù)分頻器結(jié)構(gòu)為高速、低功耗的預(yù)分頻器，它比傳統(tǒng)觸發(fā)器的工作頻率更高、功耗更低和工作范圍更寬，能夠保持較高的靈敏度。
文檔編號(hào)H03K23/66GK101931396SQ20091010006
公開日2010年12月29日 申請日期2009年6月22日 優(yōu)先權(quán)日2009年6月22日
發(fā)明者于云豐, 馬成炎 申請人:杭州中科微電子有限公司