專利名稱：數(shù)據(jù)傳輸設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸設(shè)備，該設(shè)備能實(shí)現(xiàn)與傳輸速率無關(guān)的時(shí)鐘校正，并能實(shí)現(xiàn)普通的數(shù)據(jù)接收和數(shù)據(jù)傳輸?shù)募铀佟?br>

圖1是一個(gè)方框圖，它顯示了在日本專利公開說明書No.S61-7756中所說明的常規(guī)的數(shù)據(jù)傳輸設(shè)備。在以下說明中，N表示一個(gè)說明了時(shí)鐘分頻比的整數(shù)，n表示一個(gè)說明了分頻比上限的整數(shù)，該分頻比上限是由數(shù)據(jù)傳輸設(shè)備的系統(tǒng)配置所確定的。
常規(guī)的數(shù)據(jù)傳輸設(shè)備包括一個(gè)數(shù)據(jù)傳輸電路101、一個(gè)外部接口電路102、一個(gè)傳輸時(shí)鐘分頻器電路103、一個(gè)接收時(shí)鐘分頻器電路104以及一個(gè)數(shù)據(jù)傳送檢測(cè)電路105。數(shù)據(jù)傳輸電路101具有一種能在接收數(shù)據(jù)移位時(shí)鐘306的激勵(lì)下接收輸入到接收串行數(shù)據(jù)302上的數(shù)據(jù)的功能，還有一種能在接收數(shù)據(jù)移位時(shí)鐘304的激勵(lì)下向接收串行數(shù)據(jù)301傳送數(shù)據(jù)的功能。數(shù)據(jù)傳輸電路101根據(jù)在該數(shù)據(jù)傳輸設(shè)備和在該數(shù)據(jù)傳輸設(shè)備的外部傳輸目標(biāo)之間事先所確定的傳輸速率(基礎(chǔ)時(shí)鐘303的1/2)而輸出一個(gè)分頻比選擇信號(hào)309(N=1到n)。外部接口電路102具有一種與該數(shù)據(jù)傳輸設(shè)備外部接口的接口功能。傳輸時(shí)鐘分頻器電路103和接收時(shí)鐘分頻器電路104根據(jù)所輸入的分頻選擇信號(hào)309對(duì)基礎(chǔ)時(shí)鐘303進(jìn)行分頻，并輸出傳輸數(shù)據(jù)移位時(shí)鐘304和接收數(shù)據(jù)移位時(shí)鐘306。該傳輸數(shù)據(jù)移位時(shí)鐘304被輸入到數(shù)據(jù)傳輸電路101的終端。接收數(shù)據(jù)移位時(shí)鐘306被輸入到數(shù)據(jù)傳輸電路101的終端。
如圖2所示，接收時(shí)鐘分頻器電路104包括一個(gè)用來控制基礎(chǔ)時(shí)鐘303的輸入的與門529、用于將基礎(chǔ)時(shí)鐘303分頻的n階連接的T型觸發(fā)器517、用于選擇由接收時(shí)鐘分頻器電路104所輸出的接收數(shù)據(jù)移位時(shí)鐘的n輸入選擇器519、以及一個(gè)用來計(jì)算接收時(shí)鐘的數(shù)目的接收比特?cái)?shù)計(jì)數(shù)器528。將n階連接的T型觸發(fā)器517設(shè)計(jì)為如果接收時(shí)鐘分頻器電路的初始化信號(hào)310被輸入到一個(gè)初始化終端RD，則該T型觸發(fā)器被初始化。數(shù)據(jù)傳送檢測(cè)電路105包括一種功能，即如果檢測(cè)到接收串行數(shù)據(jù)302上的數(shù)據(jù)傳送時(shí)，就輸出接收時(shí)鐘分頻器電路的初始化信號(hào)310。
接下來，將參照?qǐng)D3中的時(shí)序?qū)ΤＲ?guī)的數(shù)據(jù)傳輸設(shè)備進(jìn)行說明。圖3顯示了當(dāng)接收數(shù)據(jù)移位時(shí)鐘306被設(shè)置為基礎(chǔ)時(shí)鐘303的1/8時(shí)，處于接收狀態(tài)下的接收時(shí)序。在接收狀態(tài)時(shí)，有兩種操作狀態(tài)。當(dāng)接收串行數(shù)據(jù)302上沒有變化時(shí)，接收時(shí)鐘分頻器電路104僅對(duì)基礎(chǔ)時(shí)鐘303進(jìn)行分頻，并將該接收數(shù)據(jù)移位時(shí)鐘306提供給數(shù)據(jù)傳輸電路101，由此，數(shù)據(jù)傳輸電路101在接收數(shù)據(jù)移位時(shí)鐘306的上升沿到達(dá)的時(shí)刻鎖存該接收串行數(shù)據(jù)302。
在接收串行數(shù)據(jù)302中存在變化時(shí)，數(shù)據(jù)傳送檢測(cè)電路105檢測(cè)該數(shù)據(jù)傳送，并輸出接收時(shí)鐘分頻器電路的初始化信號(hào)310。接收時(shí)鐘分頻器電路104接收該接收時(shí)鐘分頻器電路的初始化信號(hào)310，并對(duì)時(shí)鐘的分頻進(jìn)行一次性的初始化。此后，如果接收時(shí)鐘分頻器電路的初始化信號(hào)310消失了，則接收時(shí)鐘分頻器電路104再次開始對(duì)時(shí)鐘的分頻，并再次將接收數(shù)據(jù)移位時(shí)鐘306提供給數(shù)據(jù)傳輸電路101，由此，數(shù)據(jù)傳輸電路101再次開始在接收數(shù)據(jù)移位時(shí)鐘306的上升沿到來的時(shí)刻，鎖存該接收串行數(shù)據(jù)。當(dāng)在接收串行數(shù)據(jù)302中存在變化時(shí)，數(shù)據(jù)傳輸電路101的鎖存時(shí)序總是被校正到接收串行數(shù)據(jù)302的比特長(zhǎng)度的一個(gè)中間值。
圖4顯示了當(dāng)接收數(shù)據(jù)移位時(shí)鐘306被設(shè)置為基礎(chǔ)時(shí)鐘303的1/2時(shí)，處于接收狀態(tài)下的操作時(shí)序。在設(shè)置時(shí)，在接收時(shí)鐘分頻電路的初始信號(hào)310的脈沖寬度的長(zhǎng)度為基礎(chǔ)時(shí)鐘303的1/2周期，且接收數(shù)據(jù)移位時(shí)鐘306為邏輯“1”時(shí)，如果初始化的實(shí)現(xiàn)是由于接收時(shí)鐘分頻器電路的初始信號(hào)310，則計(jì)數(shù)操作會(huì)在n階連接的T型觸發(fā)器517被初始化后所緊隨的一個(gè)基礎(chǔ)時(shí)鐘303的上升沿被觸發(fā)，反向地再次立即開始計(jì)數(shù)，還存在這樣一種可能性，即不對(duì)接收數(shù)據(jù)移位時(shí)鐘306進(jìn)行分頻。這即是，錯(cuò)誤地產(chǎn)生了縮短時(shí)鐘的時(shí)鐘校正，并存在這樣一種可能，即在數(shù)據(jù)傳輸電路101中不可能實(shí)現(xiàn)正常的接收操作。
為避免這種問題，如果將接收時(shí)鐘分頻器電路的初始化信號(hào)310的脈沖寬度延長(zhǎng)到基礎(chǔ)時(shí)鐘303的一個(gè)周期的寬度，則會(huì)存在一種相反的可能性，即甚至是在由于接收時(shí)鐘分頻器電路的初始化信號(hào)310而實(shí)現(xiàn)了所述初始化的情況下，1/2時(shí)鐘的上升沿時(shí)序也不會(huì)改變。這就是說，存在一種時(shí)鐘不被校正的時(shí)序，以及存在這樣一種可能性，即在數(shù)據(jù)傳輸電路101中不可能實(shí)現(xiàn)正常的接收操作。另外，如果接收時(shí)鐘分頻器電路的初始化信號(hào)310的脈沖寬度被延長(zhǎng)為基礎(chǔ)時(shí)鐘303的一個(gè)周期的寬度，則在由于接收時(shí)鐘分頻器電路的初始化信號(hào)310而引起的初始化階段，n階連接的T型觸發(fā)器517的停止期變得非常長(zhǎng)，這樣，就錯(cuò)誤地產(chǎn)生了延長(zhǎng)時(shí)鐘的時(shí)鐘校正，并丟失了接收數(shù)據(jù)的鎖存時(shí)序，并且存在一種可能性，即在數(shù)據(jù)傳輸電路101中不可能實(shí)現(xiàn)正常的接收操作。
這些問題是由以下原因產(chǎn)生的。即，依據(jù)常規(guī)數(shù)據(jù)傳輸設(shè)備的配置，因?yàn)榻邮諗?shù)據(jù)移位時(shí)鐘的校正是由對(duì)分頻器的初始化而實(shí)現(xiàn)的，所以，當(dāng)接收數(shù)據(jù)移位時(shí)鐘分頻比相對(duì)于基礎(chǔ)時(shí)鐘顯得較低時(shí)，不會(huì)根據(jù)分頻操作的時(shí)序而進(jìn)行初始化操作，也不會(huì)根據(jù)相對(duì)于接收數(shù)據(jù)為錯(cuò)誤的時(shí)序中所產(chǎn)生的初始化操作而進(jìn)行初始化操作，所以不能有效地執(zhí)行所述時(shí)鐘操作，也不能執(zhí)行正常的接收操作。
尤其是，在如上所述的常規(guī)數(shù)據(jù)傳輸設(shè)備中，當(dāng)提供給數(shù)據(jù)傳輸電路的接收數(shù)據(jù)移位時(shí)鐘為基礎(chǔ)時(shí)鐘的1/2時(shí)，不能正常地對(duì)接收數(shù)據(jù)移位時(shí)鐘分頻器執(zhí)行初始化，或是產(chǎn)生了時(shí)鐘縮短操作或是產(chǎn)生了時(shí)鐘延長(zhǎng)操作，并以一種相對(duì)于接收數(shù)據(jù)為錯(cuò)誤的時(shí)序?qū)⒔邮諗?shù)據(jù)移位時(shí)鐘提供給數(shù)據(jù)傳輸電路，這里存在一種可能性，即不能執(zhí)行接收串行數(shù)據(jù)的正常接收操作，也不可能執(zhí)行加速的數(shù)據(jù)傳輸。
本發(fā)明的目的是提供一個(gè)數(shù)據(jù)傳輸設(shè)備，通過實(shí)現(xiàn)與傳送速率無關(guān)的時(shí)鐘校正，這種設(shè)備既能實(shí)現(xiàn)正常的數(shù)據(jù)接收，也能實(shí)現(xiàn)傳輸速率的加速。
在一種依據(jù)本發(fā)明的數(shù)據(jù)傳輸設(shè)備中，外部接口電路向數(shù)據(jù)傳輸設(shè)備輸出數(shù)據(jù)，該數(shù)據(jù)是作為接收數(shù)據(jù)從外部輸入給數(shù)據(jù)傳輸設(shè)備的，而且，外部接口電路向數(shù)據(jù)傳輸設(shè)備的外部輸出由數(shù)據(jù)傳輸設(shè)備傳送來的傳輸數(shù)據(jù)。傳輸電路與移位時(shí)鐘同步輸出所輸入的傳輸數(shù)據(jù)，并與移位時(shí)鐘同步存儲(chǔ)所輸入的接收數(shù)據(jù)。延遲電路延遲所輸入的接收移位時(shí)鐘，并將其作為一個(gè)相位核對(duì)時(shí)鐘而輸出。相位檢測(cè)/核對(duì)電路根據(jù)輸入接收數(shù)據(jù)移位時(shí)鐘的邏輯電平、核對(duì)接收數(shù)據(jù)移位時(shí)鐘的相位的相位核對(duì)時(shí)鐘以及所輸入的接收數(shù)據(jù)的變化點(diǎn)而確定接收數(shù)據(jù)的變化期望部分。當(dāng)接收數(shù)據(jù)變化點(diǎn)比接收數(shù)據(jù)移位時(shí)鐘的相位要早時(shí)，相位檢測(cè)/核對(duì)電路檢測(cè)到有必要縮短接收數(shù)據(jù)移位時(shí)鐘，并輸出一個(gè)縮短了定時(shí)信號(hào)的時(shí)鐘。當(dāng)接收數(shù)據(jù)變化點(diǎn)比接收數(shù)據(jù)移位時(shí)鐘要晚時(shí)，相位檢測(cè)/核對(duì)電路檢測(cè)到有必要延長(zhǎng)接收數(shù)據(jù)移位時(shí)鐘，并輸出一個(gè)延長(zhǎng)了定時(shí)信號(hào)的時(shí)鐘。接收時(shí)鐘分頻器/校正器電路對(duì)所輸入的來自該數(shù)據(jù)傳輸沒備外部的基礎(chǔ)時(shí)鐘進(jìn)行分頻，以輸出接收數(shù)據(jù)移位時(shí)鐘。接收時(shí)鐘分頻器/校正器電路執(zhí)行校正，這種校正例如可以是在輸入一個(gè)時(shí)鐘縮短定時(shí)信號(hào)時(shí)，縮短接收數(shù)據(jù)移位時(shí)鐘，并將其輸出。接收時(shí)鐘分頻器/校正器電路執(zhí)行校正，這種校正例如可以是在輸入一個(gè)時(shí)鐘延長(zhǎng)定時(shí)信號(hào)時(shí)，延長(zhǎng)接收數(shù)據(jù)移位時(shí)鐘，并將其輸出。傳輸時(shí)鐘分頻器電路對(duì)輸入到該數(shù)據(jù)傳輸設(shè)備的基礎(chǔ)時(shí)鐘進(jìn)行分頻，并輸出該傳輸數(shù)據(jù)移位時(shí)鐘。因此，時(shí)鐘得到了與數(shù)據(jù)傳輸速率無關(guān)的校正。
在本發(fā)明中，將接收數(shù)據(jù)移位時(shí)鐘和由延遲該接收數(shù)據(jù)移位時(shí)鐘而得到的相位核對(duì)時(shí)鐘輸入到接收數(shù)據(jù)變化檢測(cè)電路。這里提供了一個(gè)用于核對(duì)數(shù)據(jù)變化期望部分和由上述兩個(gè)時(shí)鐘所確定的接收數(shù)據(jù)變化點(diǎn)的電路。所提供的接收時(shí)鐘分頻器電路具有一個(gè)用來根據(jù)指示相位核對(duì)結(jié)果的信號(hào)，對(duì)接收數(shù)據(jù)移位時(shí)鐘進(jìn)行校正的電路。以時(shí)鐘所得到的校正與數(shù)據(jù)傳輸速率無關(guān)的這一特點(diǎn)，既可實(shí)現(xiàn)普通的數(shù)據(jù)校正，也可實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)募铀佟?br> 圖1是一個(gè)顯示了常期規(guī)數(shù)據(jù)傳輸設(shè)備的方框圖；圖2是一個(gè)原理電路圖，它顯示了在常規(guī)數(shù)據(jù)傳輸設(shè)備中所用的接收時(shí)鐘分頻器電路104的細(xì)節(jié)；圖3是一個(gè)常規(guī)數(shù)據(jù)傳輸設(shè)備的時(shí)序圖；圖4是一個(gè)常規(guī)數(shù)據(jù)傳輸設(shè)備的時(shí)序圖；圖5是一個(gè)框圖，它顯示了依據(jù)本發(fā)明第一實(shí)施例的數(shù)據(jù)傳輸設(shè)備；圖6是一個(gè)原理電路圖，它顯示了第一實(shí)施例中所用的相位檢測(cè)/核對(duì)電路201的細(xì)節(jié)；圖7是一個(gè)原理電路圖，它顯示了第一實(shí)施例中所用的時(shí)鐘分頻器/校正器電路202的細(xì)節(jié)；圖8是本發(fā)明實(shí)施例的時(shí)序圖；圖9是本發(fā)明實(shí)施例的時(shí)序圖；圖10是本發(fā)明實(shí)施例的時(shí)序圖；圖11是本發(fā)明實(shí)施例的時(shí)序圖；圖12是一個(gè)方框圖，它顯示了依據(jù)本發(fā)明第二實(shí)施例的一個(gè)數(shù)據(jù)傳輸設(shè)備；以及圖13是一個(gè)原理電路圖，它顯示了第二實(shí)施例中所用的第二時(shí)鐘分頻器/校正器電路204的細(xì)節(jié)。
接下來，將參照以下附圖對(duì)本發(fā)明的最佳實(shí)施例進(jìn)行說明。圖5是一個(gè)方框圖，它顯示了本發(fā)明第一實(shí)施例的結(jié)構(gòu)，圖6是一個(gè)原理電路圖，它顯示了相位檢測(cè)/核對(duì)電路201的具體構(gòu)造，圖7是一個(gè)原理電路圖，它顯示了時(shí)鐘分頻器/校正器電路202的具體構(gòu)造。在這些附圖中，N代表一個(gè)說明了時(shí)鐘的分頻比的整數(shù)，n代表一個(gè)顯示了由系統(tǒng)配置所確定的分頻比的上限的整數(shù)。
本發(fā)明實(shí)施例的數(shù)據(jù)傳輸設(shè)備包括一個(gè)數(shù)據(jù)傳輸電路101、一個(gè)外部接口電路102、一個(gè)傳輸時(shí)鐘分頻器電路103、相位檢測(cè)/核對(duì)電路201、時(shí)鐘分頻器/校正器電路202以及延遲電路203。
數(shù)據(jù)傳輸電路101包括一種數(shù)據(jù)接收功能和一種數(shù)據(jù)傳輸功能，前者用于存儲(chǔ)在接收數(shù)據(jù)移位時(shí)鐘306的上升沿時(shí)輸入到接收串行數(shù)據(jù)302上的數(shù)據(jù)，后者用于在傳輸數(shù)據(jù)移位時(shí)鐘304的下降沿時(shí)將該數(shù)據(jù)輸出到傳輸串行數(shù)據(jù)301。數(shù)據(jù)傳輸電路101根據(jù)在該數(shù)據(jù)傳輸設(shè)備和該數(shù)據(jù)傳輸設(shè)備的外部傳輸目標(biāo)之間事先所確定的傳輸速率(基礎(chǔ)時(shí)鐘303的1/2)，輸出分頻比選擇信號(hào)309(N=1到n)。
外部接口電路102包括一種與數(shù)據(jù)傳輸設(shè)備的外部接口的接口功能。傳輸時(shí)鐘分頻器電路103和接收時(shí)鐘分頻器/校正器電路202根據(jù)所輸入的分頻選擇信號(hào)309，對(duì)基礎(chǔ)時(shí)鐘303進(jìn)行分頻，并輸出傳輸數(shù)據(jù)移位時(shí)鐘304和接收數(shù)據(jù)移位時(shí)鐘306。
相位檢測(cè)/核對(duì)電路201對(duì)接收串行數(shù)據(jù)302、接收數(shù)據(jù)移位時(shí)鐘306以及相位核對(duì)時(shí)鐘308進(jìn)行核對(duì)；其中接收串行數(shù)據(jù)302是通過外部接口電路102從該設(shè)備的外部輸入的；接收數(shù)據(jù)移位時(shí)鐘306是由時(shí)鐘分頻器/校正器電路202輸出的；而相位核對(duì)時(shí)鐘308是用延遲電路203將接收數(shù)據(jù)移位時(shí)鐘306延遲1/4個(gè)接收數(shù)據(jù)移位時(shí)鐘306的周期，從而得到的。如果在相位核對(duì)時(shí)，由相位檢測(cè)/核對(duì)電路201檢測(cè)到具有在數(shù)據(jù)傳輸電路101中產(chǎn)生接收誤差的可能性的相位差，則相位檢測(cè)/核對(duì)電路201輸出一個(gè)時(shí)鐘縮短定時(shí)信號(hào)402或一個(gè)時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403。
接收時(shí)鐘分頻器/校正器電路202根據(jù)所輸入的時(shí)鐘縮短定時(shí)信號(hào)402或時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403而執(zhí)行將接收數(shù)據(jù)移位時(shí)鐘306縮短或延長(zhǎng)的校正。根據(jù)這一結(jié)果，在數(shù)據(jù)傳輸電路101中所執(zhí)行的接收操作總能正常地執(zhí)行。即，時(shí)鐘分頻器/校正器電路202包括兩種功能，一種是通過向時(shí)鐘縮短定時(shí)信號(hào)402輸入一個(gè)脈沖，從而實(shí)現(xiàn)縮短接收數(shù)據(jù)移位時(shí)鐘306的校正；另一種功能是通過向時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403輸入一個(gè)脈沖，從而實(shí)現(xiàn)延長(zhǎng)接收數(shù)據(jù)移位時(shí)鐘306的校正。傳輸數(shù)據(jù)移位時(shí)鐘304被輸入到數(shù)據(jù)傳輸電路101的終端，而接收數(shù)據(jù)移位時(shí)鐘306也被輸入到數(shù)據(jù)傳輸電路101的另一個(gè)終端。
延遲電路203是一個(gè)延遲電路，它根據(jù)分頻比選擇信號(hào)309識(shí)別傳輸速率，并將接收數(shù)據(jù)移位時(shí)鐘306延遲該傳輸速率的1/4比率，并將該延遲的時(shí)鐘當(dāng)作相位核對(duì)時(shí)鐘308而輸出。
如圖6所示，相位檢測(cè)/核對(duì)電路201通過接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308的邏輯電平的組合來確定接收串行數(shù)據(jù)302上的數(shù)據(jù)傳送期望部分，并將數(shù)據(jù)傳送期望部分與接收串行數(shù)據(jù)302的數(shù)據(jù)傳送點(diǎn)進(jìn)行核對(duì)。在本實(shí)施例中，在接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308的邏輯電平均為1的期間被確定為數(shù)據(jù)傳送期望部分。這里所提供的相位檢測(cè)/核對(duì)電路201具有D型觸發(fā)器501、一個(gè)(n-2)階連接的D型觸發(fā)器502、一個(gè)T型觸發(fā)器503、一個(gè)T型觸發(fā)器504、一個(gè)T型觸發(fā)器505、一個(gè)n輸入選擇器506、一個(gè)同門507、一個(gè)或非門509、一個(gè)與門510、一個(gè)與門511、一個(gè)與非門512和一個(gè)延遲電路513。D型觸發(fā)器501和同門507是用于在產(chǎn)生了接收串行數(shù)據(jù)302的傳送時(shí)，輸出一個(gè)負(fù)邏輯短脈沖的電路。延遲電路513是一個(gè)延遲電路，用來確保這一脈沖的寬度?；蚍情T508是一種用來將同門507的輸出進(jìn)行反向輸出的門。T型觸發(fā)器503是一種接收起始定時(shí)信號(hào)401的保持電路，用來在同門507的輸出變?yōu)檫壿?時(shí)，輸出邏輯1。接收數(shù)據(jù)移位時(shí)鐘306被當(dāng)作初始化信號(hào)輸入到T型觸發(fā)器503，并在接收操作開始后，在接收數(shù)據(jù)移位時(shí)鐘306變?yōu)檫壿?時(shí)，T型觸發(fā)器503的輸出變?yōu)檫壿?。與門510是這樣一種門，在接收數(shù)據(jù)移位時(shí)鐘306為邏輯1以及相位核對(duì)時(shí)鐘308為邏輯0，即數(shù)據(jù)傳送檢測(cè)的負(fù)邏輯脈沖是在數(shù)據(jù)傳送期望部分之前從同門507輸出的，該門輸出邏輯1。T型觸發(fā)器504是時(shí)鐘縮短定時(shí)信號(hào)402的保持電路，用于在與門510的輸出變?yōu)檫壿?時(shí)，輸出邏輯1。與門511是這樣一種門，在接收數(shù)據(jù)移位時(shí)鐘306為邏輯0以及相位核對(duì)時(shí)鐘308為邏輯0，即在數(shù)據(jù)傳送期望部分之后才由同門507輸出數(shù)據(jù)傳送檢測(cè)的負(fù)邏輯脈沖，該門輸出邏輯1。T型觸發(fā)器505是時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403的保持電路，用于在與門511的輸出變?yōu)檫壿?時(shí)，輸出邏輯1。或非門509是這樣一種門，用于在接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308都為邏輯0的期間輸出邏輯1。(n-2)階連接的D型觸發(fā)器502是一種移位寄存器，用于將或非門509的移位為其輸入數(shù)據(jù)，并將數(shù)據(jù)傳送檢測(cè)時(shí)鐘305作為其移位時(shí)鐘。n輸入選擇器506是這樣一種選擇器，用于根據(jù)輸入到n輸入選擇器506的分頻比選擇信號(hào)309，從或非門509的輸出和(n-2)階連接的D型觸發(fā)器502的輸出中選擇一個(gè)。n輸入選擇器506的輸出被輸入到與非門512。與非門512是這樣一種門，用于由輸入選擇器506的邏輯1和數(shù)據(jù)傳送檢測(cè)時(shí)鐘305的邏輯0而產(chǎn)生一個(gè)負(fù)邏輯脈沖，并用于輸出T型觸發(fā)器504和T型觸發(fā)器505的初始化信號(hào)。
接下來，將參照?qǐng)D7，對(duì)本發(fā)明的時(shí)鐘分頻器/校正器電路202進(jìn)行詳細(xì)說明。這里所提供的時(shí)鐘分頻器/校正器電路202具有一個(gè)D型觸發(fā)器514、一個(gè)T型觸發(fā)器515、一個(gè)T型觸發(fā)器516、n階連接的T型觸發(fā)器517、一個(gè)2輸入選擇器518、一個(gè)n輸入選擇器519、一個(gè)接收比特?cái)?shù)計(jì)數(shù)器520、一個(gè)或門521、一個(gè)或門522、一個(gè)與門523、一個(gè)與門524和一個(gè)延遲電路525。D型觸發(fā)器514是一個(gè)保持電路，用于在邏輯1被輸入到接收起始定時(shí)信號(hào)401時(shí)，輸出邏輯1，而且D型觸發(fā)器514的輸出作為一個(gè)對(duì)整體時(shí)鐘分頻器/校正器電路202的操作的允許信號(hào)。來自接收比特?cái)?shù)計(jì)數(shù)器520的作為初始化信號(hào)的時(shí)鐘分頻器/校正器電路202的內(nèi)部復(fù)位脈沖信號(hào)被輸入到D型觸發(fā)器514。當(dāng)傳輸結(jié)束時(shí)，通過接收比特?cái)?shù)計(jì)數(shù)器520所輸出的復(fù)位脈沖信號(hào)，D型觸發(fā)器514的輸出變?yōu)檫壿?，因而整個(gè)時(shí)鐘分頻器/校正器電路202的操作停止。與門521、T型觸發(fā)器515和與門523中的每一個(gè)都是這樣一種電路，當(dāng)N=1時(shí)，即在分頻比選擇信號(hào)309中選擇了除以2時(shí)，并在邏輯1被輸入到時(shí)鐘縮短定時(shí)信號(hào)402或時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403時(shí)，該電路將與門523的輸出反向。2輸入選擇器518是一種選擇基礎(chǔ)時(shí)鐘303或是基礎(chǔ)時(shí)鐘303的反向信號(hào)的選擇器，其中選擇信號(hào)是與門523的輸出。與門524是一種門，用于在D型觸發(fā)器514的輸出為邏輯1期間，將數(shù)據(jù)傳送檢測(cè)時(shí)鐘305作為一個(gè)計(jì)數(shù)時(shí)鐘輸出到n階連接的T型觸發(fā)器517。被輸入到與門524的時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403的反向信號(hào)作為由與門524輸出的時(shí)鐘的屏蔽信號(hào)。n階連接的T型觸發(fā)器517是具有計(jì)數(shù)時(shí)鐘的分頻器功能的電路，而n輸入選擇器519是這樣一種電路，它根據(jù)輸入到n輸入選擇器519中的分頻比選擇信號(hào)309，用來對(duì)n階連接的T型觸發(fā)器517中的每個(gè)觸發(fā)器的輸出進(jìn)行選擇，并輸出接收數(shù)據(jù)移位時(shí)鐘306。如果D型觸發(fā)器514輸出邏輯1，則允許接收比特?cái)?shù)計(jì)數(shù)器520進(jìn)行操作，它通過計(jì)算接收數(shù)據(jù)移位時(shí)鐘306的數(shù)目，而檢測(cè)傳輸是否已完成，并輸出接收停止信號(hào)307和時(shí)鐘分頻器/校正器電路202的內(nèi)部復(fù)位信號(hào)。T型觸發(fā)器516和延遲電路525中的每一個(gè)都是用于在邏輯1被輸入到時(shí)鐘縮短定時(shí)信號(hào)402時(shí)，輸出一個(gè)短脈沖的電路?；蜷T522是這樣一種門，它輸入了T型觸發(fā)器516的輸出，并輸入了由接收比特?cái)?shù)計(jì)數(shù)器520輸出的內(nèi)部復(fù)位脈沖，來自或門522的輸出作為n階連接的T型觸發(fā)器517中的每一個(gè)觸發(fā)器的初始化信號(hào)。
接下來，將參照?qǐng)D5至圖7同時(shí)還有圖8至11的時(shí)序，對(duì)具有如上所述結(jié)構(gòu)的本發(fā)明的數(shù)據(jù)傳輸設(shè)備的操作進(jìn)行說明。在以下說明中，接收數(shù)據(jù)移位時(shí)鐘306中的每一個(gè)都是基礎(chǔ)時(shí)鐘303的1/2。即，當(dāng)N=1時(shí)分頻比選擇信號(hào)309是有效的，并由n輸入選擇器506和519選擇N=1時(shí)的路徑。邏輯1被輸入到(N=1時(shí)的)與門523中分頻比選擇信號(hào)309的信號(hào)輸入端，由T型觸發(fā)器515輸出的2輸入選擇器518的選擇變?yōu)橛行А?br> 圖8顯示了當(dāng)開始接收操作時(shí)的操作時(shí)序。相位檢測(cè)/核對(duì)電路201中的XNOR門507在數(shù)據(jù)傳送檢測(cè)時(shí)鐘305到達(dá)上升沿的時(shí)刻，對(duì)接收串行數(shù)據(jù)302和在D型觸發(fā)器501中所保持的前一狀態(tài)的接收串行數(shù)據(jù)302的邏輯電路進(jìn)行比較，當(dāng)它們不同時(shí)，同門507輸出一個(gè)為邏輯0的傳送檢測(cè)脈沖?；蚍情T508接收這一傳送檢測(cè)脈沖，并輸出邏輯1，這樣，接收起始定時(shí)信號(hào)401就被輸出了。接收起始定時(shí)信號(hào)401被輸入到時(shí)鐘分頻器/校正器電路202的延遲電路513。該延遲電路513輸出邏輯1，則時(shí)鐘分頻器/校正電路202的內(nèi)部進(jìn)入運(yùn)行狀態(tài)。由于時(shí)鐘分頻器/校正器202進(jìn)入了運(yùn)行狀態(tài)，與門524開始向n階連接的T型觸發(fā)器517輸送計(jì)數(shù)時(shí)鐘，接收數(shù)據(jù)移位時(shí)鐘306被輸出，因而數(shù)據(jù)傳輸電路101開始接收操作。
接收比特?cái)?shù)計(jì)數(shù)器520開始對(duì)所接收的比特?cái)?shù)進(jìn)行計(jì)數(shù)，并向接收停止信號(hào)307輸出邏輯0。在相位檢測(cè)/核對(duì)電路201中，如果接收數(shù)據(jù)移位時(shí)鐘306被輸出，則接收起始定時(shí)信號(hào)401被初始化，如果接收停止信號(hào)307變?yōu)檫壿?，則或非門508的輸出固定為邏輯0，而且停止了前端比特的檢測(cè)功能。
圖9顯示了在沒有產(chǎn)生接收數(shù)據(jù)移位時(shí)鐘的校正時(shí)的一種接收操作時(shí)序。如圖9所示，當(dāng)在數(shù)據(jù)變化期望部分中產(chǎn)生了數(shù)據(jù)變化時(shí)，如果接收數(shù)據(jù)移位時(shí)鐘306以及相位核對(duì)時(shí)鐘308中的每一個(gè)都是邏輯1，則會(huì)產(chǎn)生由相位檢測(cè)/核對(duì)電路201中的同門507輸出的傳送檢測(cè)脈沖。這就是說，對(duì)于相位檢測(cè)/核對(duì)電路201中的與門510，它判斷出接收數(shù)據(jù)移位時(shí)鐘306為邏輯0，并在相位核對(duì)時(shí)鐘308為邏輯1的部分中不產(chǎn)生數(shù)據(jù)變化，在與門511中，它判斷出在接收數(shù)據(jù)移位時(shí)鐘306為邏輯1的部分不產(chǎn)生數(shù)據(jù)變化，并且相位核對(duì)時(shí)鐘308為邏輯0。這樣，在任何情況下都不會(huì)輸出邏輯1，也不會(huì)產(chǎn)生時(shí)鐘縮短定時(shí)信號(hào)402和時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403。因此，在時(shí)鐘分頻器/校正器電路202中沒有執(zhí)行對(duì)接收數(shù)據(jù)移位時(shí)鐘306的校正，時(shí)鐘分頻器/校正器電路202僅僅對(duì)基礎(chǔ)時(shí)鐘303進(jìn)行分頻，以輸出接收數(shù)據(jù)移位時(shí)鐘306，并將其提供給數(shù)據(jù)傳輸電路101。
圖10顯示了當(dāng)產(chǎn)生了用來縮短接收數(shù)據(jù)移位時(shí)鐘的校正時(shí)的操作時(shí)序。如圖10所示，在接收數(shù)據(jù)移位時(shí)鐘306為邏輯1并且相位核對(duì)時(shí)鐘308為邏輯0的時(shí)期，如果產(chǎn)生了由時(shí)鐘分頻器/校正器電路202中的同門507所輸出的傳輸檢測(cè)脈沖，則相位檢測(cè)/核對(duì)電路201中與門510將其作為數(shù)據(jù)變化期望部分之前的一個(gè)傳送來檢測(cè)，并輸出邏輯1。憑借這一輸出，在相位檢測(cè)/核對(duì)電路201中的T型觸發(fā)器504的輸出變?yōu)檫壿?，并且時(shí)鐘縮短定時(shí)信號(hào)402被輸出。接下來，通過時(shí)鐘分頻器/校正器電路202中的或門521，將時(shí)鐘縮短定時(shí)信號(hào)402輸入到T型觸發(fā)器515，而且T型觸發(fā)器515的輸出變?yōu)檫壿?。通過與門523，T型觸發(fā)器515的輸出被輸入到2輸入選擇器518，而由該2輸入選擇器518所選的n階連接的T型觸發(fā)器517的計(jì)數(shù)時(shí)鐘變?yōu)榛A(chǔ)時(shí)鐘303的反向時(shí)鐘。做完上述操作之后，所產(chǎn)生的對(duì)n階連接的T型觸發(fā)器517的總計(jì)數(shù)要早1/2個(gè)基礎(chǔ)時(shí)鐘303的周期，即要早1/4個(gè)接收數(shù)據(jù)移位時(shí)鐘306的周期，結(jié)果，接收數(shù)據(jù)移位時(shí)鐘306被向縮短的方向校正。通過對(duì)用來縮短接收數(shù)據(jù)移位時(shí)鐘306的校正，接收串行數(shù)據(jù)302的下一個(gè)數(shù)據(jù)變化點(diǎn)趨向接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308餓邏輯均為1的部分，即趨向數(shù)據(jù)變化期望部分。在數(shù)據(jù)變化檢測(cè)時(shí)鐘305、接收數(shù)據(jù)移位時(shí)鐘306以及相位核對(duì)時(shí)鐘308全都為邏輯0期間，由相位檢測(cè)/核時(shí)電路201中的與非門512所產(chǎn)生的初始化信號(hào)將時(shí)鐘縮短定時(shí)信號(hào)402清為邏輯0。
圖11顯示出當(dāng)產(chǎn)生了用來延長(zhǎng)接收數(shù)據(jù)時(shí)鐘的校正時(shí)的操作時(shí)序。如圖11所示，當(dāng)在接收數(shù)據(jù)移位時(shí)鐘306為邏輯0而且相位核對(duì)時(shí)鐘308為邏輯1期間，產(chǎn)生了由時(shí)鐘分頻器/校正器電路202中的XNOR門507所輸出的變化檢測(cè)脈沖時(shí)，在相位檢測(cè)/核對(duì)電路201中的與門511將其作為數(shù)據(jù)變化期望部分之后的一個(gè)變化來檢測(cè)，并輸出邏輯1。憑借這一輸出，在相位檢測(cè)/核對(duì)電路201中的T型觸發(fā)器505的輸出變?yōu)檫壿?，并且時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403被輸出。接下來，通過時(shí)鐘分頻器/校正器電路202中的或門521，時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403被輸入到T型觸發(fā)器515，且T型觸發(fā)器515的輸出變邏輯1。通過與門523，T型觸發(fā)器515的的輸出被輸入到2輸入選擇器518，而且由該2輸入選擇器518所選擇的n階連接的T型觸發(fā)器517的計(jì)數(shù)時(shí)鐘變?yōu)榛A(chǔ)時(shí)鐘303的反向時(shí)鐘。時(shí)鐘延長(zhǎng)信號(hào)403被反向，并輸入到與門524，并在時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403為邏輯1的區(qū)間屏蔽計(jì)數(shù)時(shí)鐘輸出的輸出。由此，對(duì)n階連接的T型觸發(fā)器517的總計(jì)數(shù)被暫停了1/2個(gè)基礎(chǔ)時(shí)鐘303的周期，即1/4個(gè)接收數(shù)據(jù)移位時(shí)鐘306的周期，結(jié)果，接收數(shù)據(jù)移位時(shí)鐘306被向著延長(zhǎng)的方向修正。通過對(duì)用來延長(zhǎng)接收數(shù)據(jù)移位時(shí)鐘306的校正，接收串行數(shù)據(jù)302上的下一個(gè)數(shù)據(jù)變化點(diǎn)趨向接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308均為邏輯1的部分，即趨向數(shù)據(jù)變比期望部分。在數(shù)據(jù)變化檢測(cè)時(shí)鐘305、接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308均為邏輯0期間，由相位檢測(cè)/核對(duì)電路201中的與非門512所產(chǎn)生的一個(gè)初始化信號(hào)，將時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403清為邏輯0。
當(dāng)選擇1/4(N=2到n)個(gè)或更大一些的基礎(chǔ)時(shí)鐘303，作為接收數(shù)據(jù)移位時(shí)鐘306的速率時(shí)，邏輯0被輸入到與門523中的分頻比選擇信號(hào)(N=1)的信號(hào)輸入端，并且由T型觸發(fā)器515所輸出的2輸入選擇器518的選擇是無效的。當(dāng)選擇1/8(N=3到n)個(gè)或更大一些的基礎(chǔ)時(shí)鐘303，作為接收數(shù)據(jù)移位時(shí)鐘306的速率時(shí)，相位檢測(cè)/核對(duì)電路201中的或非門509檢測(cè)接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308均為邏輯0的這樣一段時(shí)間，并用(n-2)階連接的D型觸發(fā)器502對(duì)這一時(shí)間段進(jìn)行計(jì)數(shù)，以延遲n輸入選擇器506的輸出為邏輯1的時(shí)序，由此，時(shí)鐘縮短定時(shí)信號(hào)402和時(shí)鐘延長(zhǎng)定時(shí)信號(hào)403中的每一個(gè)的脈沖寬度都被延長(zhǎng)了。在本發(fā)明中，這種功能能實(shí)現(xiàn)在圖10中和圖11中一模一樣的校正時(shí)序，并都與接收數(shù)據(jù)移位時(shí)鐘306無關(guān)。
接下來，將參照?qǐng)D12以及圖13中的接收時(shí)鐘分頻器/校正器電路204中的方框圖原理電路圖對(duì)本發(fā)明的第二實(shí)施例進(jìn)行說明。在第二實(shí)施例的數(shù)據(jù)傳輸設(shè)備中，由第二接收時(shí)鐘分頻器/校正器電路204代替了接收時(shí)鐘分頻器/校正器。如圖13所示，在第二接收時(shí)鐘分頻器/校正器電路204中，n階連接的T型觸發(fā)器517、n階連接的T型觸發(fā)器526、n輸入選擇519和n輸入選擇器527被彼此平行放置，一個(gè)第二延遲電路205被合并在第二接收時(shí)鐘分頻器/校正器電路204中。第二延遲電路205是一個(gè)將或門522和與門524中的每一個(gè)都延遲1/4個(gè)傳輸速率的雙系統(tǒng)延遲電路，并將其輸出提供給n階連接的T型觸發(fā)器526，用于產(chǎn)生相位核對(duì)時(shí)鐘308。
由第二延遲電路205、n階連接的T型觸發(fā)器526和n輸入選擇器527的功能，將接收數(shù)據(jù)移位時(shí)鐘306延遲1/4個(gè)傳輸速率而得到的時(shí)鐘總是被輸出到相位核對(duì)時(shí)鐘308。與時(shí)鐘輸出相似，也是通過將接收數(shù)據(jù)移位時(shí)鐘306延遲1/4個(gè)傳輸速率，以及在此之后，通過使用與接收數(shù)據(jù)移位時(shí)鐘306相同的方法對(duì)相位核對(duì)時(shí)鐘308的時(shí)鐘進(jìn)行校正，而實(shí)現(xiàn)了對(duì)相位核對(duì)時(shí)鐘308的校正。由第二接收時(shí)鐘分頻器/校正器電路204輸出的接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308不通過其它電路，而是被直接輸入到相位檢測(cè)/核對(duì)電路201。相位檢測(cè)/核對(duì)電路201中的接收串行數(shù)據(jù)302的接收數(shù)據(jù)傳送點(diǎn)的相位核對(duì)功能、接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308以及操作時(shí)序與第一實(shí)施例中的部分相同。
在第二實(shí)施例中，由于在接收數(shù)據(jù)移位時(shí)鐘306和相位核對(duì)時(shí)鐘308之間不存在電路，送到相位檢測(cè)/核對(duì)電路201的兩種時(shí)鐘的傳輸延遲之間的差變小了。結(jié)果，正如第一實(shí)施例中所做的比較，其影響是可確保數(shù)據(jù)傳送期望部分更穩(wěn)定，并可增強(qiáng)相位核對(duì)的精確性。
如上所述，依據(jù)本發(fā)明的數(shù)據(jù)傳輸設(shè)備，當(dāng)核對(duì)接收數(shù)據(jù)移位時(shí)鐘和接收數(shù)據(jù)的傳送點(diǎn)時(shí)，數(shù)據(jù)傳送期望部分由接收數(shù)據(jù)移位時(shí)鐘以及由該接收數(shù)據(jù)移位時(shí)鐘所產(chǎn)生的相位核對(duì)時(shí)鐘的邏輯電平來確定，這一部分和接收傳送點(diǎn)被核對(duì)。因而，有可能校正接收數(shù)據(jù)移位時(shí)鐘，而與該接收數(shù)據(jù)移位時(shí)鐘的傳輸速率無關(guān)，因此，可實(shí)現(xiàn)正常的數(shù)據(jù)接收操作，還可實(shí)現(xiàn)正常的數(shù)據(jù)校正和加速的數(shù)據(jù)傳輸。
權(quán)利要求
1．一種數(shù)據(jù)傳輸設(shè)備，包括一種外部接口電路，用于向所述數(shù)據(jù)傳輸設(shè)備輸出由該數(shù)據(jù)傳輸設(shè)備外部輸入的作為接收數(shù)據(jù)的數(shù)據(jù)，并用于將來自所述數(shù)據(jù)傳輸設(shè)備的傳輸數(shù)據(jù)輸出到該數(shù)據(jù)傳輸設(shè)備的外部；一種傳輸電路，用于與一個(gè)移位時(shí)鐘同步而輸出所述輸入傳輸數(shù)據(jù)，并用于與所述移位時(shí)鐘同步而存儲(chǔ)所述輸入接收數(shù)據(jù)；一個(gè)延遲電路，用于延遲輸入接收移位時(shí)鐘，并用于將其作為一個(gè)相位核對(duì)時(shí)鐘而輸出；一個(gè)相位檢測(cè)/核對(duì)電路，用于根據(jù)所述輸入接收數(shù)據(jù)移位時(shí)鐘和所述相位核對(duì)時(shí)鐘的邏輯電平，來確定所述接收數(shù)據(jù)的變化期望部分，以便能核對(duì)所述接收數(shù)據(jù)移位時(shí)鐘的相位和所述輸入接收數(shù)據(jù)的變化點(diǎn)，在所述接收數(shù)據(jù)變化點(diǎn)要比所述接收數(shù)據(jù)移位時(shí)鐘的所述相位早時(shí)，所述相位檢測(cè)/核對(duì)電路檢測(cè)發(fā)現(xiàn)有必要縮短所述接收數(shù)據(jù)移位時(shí)鐘，并輸出一個(gè)時(shí)鐘縮短定時(shí)信號(hào)，而在所述接收數(shù)據(jù)變化點(diǎn)比所述接收數(shù)據(jù)移位時(shí)鐘的所述相位要慢時(shí)，所述相位檢測(cè)/核對(duì)電路發(fā)現(xiàn)有必要延長(zhǎng)所述接收數(shù)據(jù)移位時(shí)鐘，并輸出一個(gè)時(shí)鐘延長(zhǎng)定時(shí)信號(hào)；一個(gè)接收時(shí)鐘分頻器/校正器電路，用于對(duì)來自所述數(shù)據(jù)傳輸設(shè)備外部的基礎(chǔ)時(shí)鐘進(jìn)行分頻，并輸出所述接收數(shù)據(jù)移位時(shí)鐘，例如，當(dāng)輸入一個(gè)時(shí)鐘縮短定時(shí)信號(hào)時(shí)，所述接收時(shí)鐘分頻器/校正器電路執(zhí)行校正，以便能縮短所述接收數(shù)據(jù)移位時(shí)鐘，并將其輸出，而例如在輸入一個(gè)時(shí)鐘延長(zhǎng)定時(shí)信號(hào)時(shí)，所述接收時(shí)鐘分頻器/校正器電路執(zhí)行校正，以便能延長(zhǎng)所述椄收數(shù)據(jù)移位時(shí)鐘，并將其輸出以及一個(gè)傳輸時(shí)鐘分頻器電路，用于對(duì)輸入到所述數(shù)據(jù)傳輸設(shè)備的所述基礎(chǔ)時(shí)鐘進(jìn)行分頻，并用于輸出一個(gè)傳輸數(shù)據(jù)移位時(shí)鐘，其中時(shí)鐘的校正與數(shù)據(jù)傳輸速率無關(guān)。
2．依據(jù)權(quán)利要求1的一種數(shù)據(jù)傳輸設(shè)備，其特征在于所述相位檢測(cè)/核對(duì)電路核對(duì)通過所述外部接口電路由外部輸入的接收串行數(shù)據(jù)的相位、由所述時(shí)鐘分頻器/校正器電路輸出的所述接收數(shù)據(jù)移位時(shí)鐘的相位，以及相位核對(duì)時(shí)鐘的相位，該相位核對(duì)時(shí)鐘是通過使用所述延遲電路，而將所述接收數(shù)據(jù)移位時(shí)鐘延遲1/4個(gè)所述的接收數(shù)據(jù)移位時(shí)鐘，從而得到的，如果檢測(cè)到能夠在所述數(shù)據(jù)傳輸電路中產(chǎn)生一個(gè)接收誤差的相位差，則輸出所述時(shí)鐘縮短定時(shí)信號(hào)或所述時(shí)鐘延長(zhǎng)定時(shí)信號(hào)。
3．依據(jù)權(quán)利要求1的一種數(shù)據(jù)傳輸設(shè)備，其特征在于通過向所述時(shí)鐘縮短定時(shí)信號(hào)輸入一個(gè)脈沖，所述接收時(shí)鐘分頻器/校正器電路執(zhí)行校正，以便能縮短所述接收數(shù)據(jù)移位時(shí)鐘，以及通過向所述時(shí)鐘延長(zhǎng)定時(shí)信號(hào)輸入一個(gè)脈沖，以便能延長(zhǎng)所述接收數(shù)據(jù)移位時(shí)鐘。
4．依據(jù)權(quán)利要求1的一種數(shù)據(jù)傳輸設(shè)備，其特征在于所述延遲電路根據(jù)輸入到該延遲電路的分頻比選擇信號(hào)，而識(shí)別出傳輸速率，并將所述接收數(shù)據(jù)位移時(shí)鐘延遲1/4個(gè)所述傳輸速率的速率，并將該延遲的時(shí)鐘當(dāng)作一個(gè)相位核對(duì)信號(hào)輸出。
5．依據(jù)權(quán)利要求1的一種數(shù)據(jù)傳輸設(shè)備，其特征在于所述接收時(shí)鐘分頻器/校正器電路包括一組n階連接的T型觸發(fā)器；另一組n階連接的T型觸發(fā)器，它與前一組n階連接的T型觸發(fā)器相互平行；與所述n階連接的T型觸發(fā)器相連的一個(gè)n輸入選擇器；與所述n階連接的T型觸發(fā)器相連的另一個(gè)n輸入選擇器；以及一個(gè)雙數(shù)據(jù)傳輸設(shè)備延遲電路，用于將一個(gè)或門和一個(gè)與門的輸出延遲1/4個(gè)傳輸速率的速率，并將該延遲的輸出提供給所述n階連接的T型觸發(fā)器，以用來產(chǎn)生一個(gè)相位核對(duì)時(shí)鐘。
全文摘要
一個(gè)相位檢測(cè)/核對(duì)電路核對(duì)通過一個(gè)外部接口電路輸入的接收串行數(shù)據(jù)的相位、由時(shí)鐘分頻器/校正器電路輸出的接收數(shù)據(jù)移位時(shí)鐘的相位、將接收數(shù)據(jù)移位時(shí)鐘延遲1/4個(gè)接收數(shù)據(jù)移位時(shí)鐘的周期而得到相位核對(duì)時(shí)鐘的相位。對(duì)于相位核對(duì),如果檢測(cè)到能在數(shù)據(jù)傳輸電路中產(chǎn)生接收誤差的相位誤差,則輸出時(shí)鐘縮短或延長(zhǎng)定時(shí)信號(hào)。例如,當(dāng)分別輸入了時(shí)鐘縮短或延長(zhǎng)定時(shí)信號(hào)時(shí),接收時(shí)鐘分頻器/校正器電路執(zhí)行校正,以便能縮短或延長(zhǎng)所述接收數(shù)據(jù)移位時(shí)鐘。結(jié)果,數(shù)據(jù)傳輸電路中的接收操作總能保持正常。
文檔編號(hào)H04L7/04GK1236239SQ9910585
公開日1999年11月24日 申請(qǐng)日期1999年3月23日 優(yōu)先權(quán)日1998年3月23日
發(fā)明者福田和久 申請(qǐng)人:日本電氣株式會(huì)社