專利名稱：高增益放大器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明設(shè)計涉及模擬集成電路，特別是高增益放大器電路。
背景技術(shù)：
放大器在集成電路中扮演著基礎(chǔ)單元電路，其性能的好壞直接影響著電路系統(tǒng)的性能，放大器的設(shè)計往往是模擬集成電路設(shè)計的關(guān)鍵。典型的高增益放大器電路采用共源共柵(cascode)結(jié)構(gòu)、多級級聯(lián)結(jié)構(gòu)、增益增強技術(shù)。共源共柵結(jié)構(gòu)中各串迭晶體管的柵極都接在不同的偏壓下，偏置電壓數(shù)目多，偏置電路復(fù)雜，耗費了大量的芯片面積和功耗；由于共源共柵結(jié)構(gòu)的偏置電壓不能跟隨輸入信號變化，輸入擺幅范圍受到限制，擺幅小。多級級聯(lián)結(jié)構(gòu)成倍地增加了芯片面積和功耗，成本高，并且也增加了電路的極點數(shù)目，使得電路的穩(wěn)定性成為一個突出的問題，這又需要復(fù)雜的頻率補償電路來穩(wěn)定放大器。增益增強技術(shù)建立在共源共柵結(jié)構(gòu)的基礎(chǔ)上，使得偏置電路更加復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可簡化放大器電路的設(shè)計和節(jié)約制造成本的高增益放大器電路，它同時具有簡單的柵壓偏置，寬的輸入擺幅范圍。 本發(fā)明的高增益放大電路由一種串迭晶體管結(jié)構(gòu)構(gòu)成，該串迭晶體管柵極相連、源漏依次相串聯(lián)，各串迭的晶體管都處在放大狀態(tài)。具有很高的輸出阻抗，從而具有很高的本征增益。該放大電路具有增益高，輸入擺幅范圍寬，柵偏置簡單的特點。特別適合于增益要求高、輸入擺幅大、功耗低的應(yīng)用場合。 所述放大狀態(tài)包括飽和區(qū)放大狀態(tài)和/或亞閾值區(qū)放大狀態(tài)。 通過使各串迭的晶體管的開啟電壓(即閾值電壓)存在差異，從而使各串迭的晶體管都處在放大狀態(tài)。 如圖1所示，本發(fā)明的高增益放大電路一種串迭晶體管結(jié)構(gòu)構(gòu)成，該串迭晶體管柵極相連、源漏依次相串聯(lián)，各串迭的晶體管都處在放大狀態(tài)。 圖1中，晶體管M1的開啟電壓l比晶體管M2的開啟電壓、2大，晶體管M2的柵源電壓Vgs2不大于晶體管Ml的開啟電壓Vn，晶體管Ml、M2都工作在放大狀態(tài)下。圖1中的串迭晶體管的柵極接輸入節(jié)點VIN，晶體管M2的漏極為放大器的輸出端V0UT。電流源Ib的輸出電阻無窮大。在小信號模式下，從VOUT看進放大器的輸出電阻很大，為r。uT = g^r。^。p此處g^為晶體管M2的跨導(dǎo)，r^、i^分別為晶體管M2、Ml的漏源小信號電阻。從VIN端輸入小信號，輸出到V0UT端的信號增益為
Av = gmlgm2rolro2 其中，gmi為晶體管Mi的跨導(dǎo)，r。i為晶體管Mi的漏源小信號電阻。
小信號增益與常規(guī)的共源共柵放大器相同。
本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點和特點
1、串迭晶體管的柵極連接在同一節(jié)點上。
2、串迭晶體管的源漏相串接。 3、串迭晶體管每個晶體管都工作在放大狀態(tài)。這里的放大狀態(tài)包括飽和區(qū)放大狀態(tài)和亞閾值區(qū)放大狀態(tài)。 4、各串迭的晶體管都能處在放大狀態(tài)的方法包括
第一種各串迭的晶體管的開啟電壓存在差異。
第二種包含工作在亞閾值區(qū)的串迭晶體管。
第三種第一種和第二種同時存在。
5、使串迭晶體管的開啟電壓各不相同的方法包括 第一種在制備晶體管時由工藝上的不同而產(chǎn)生。比如在混合信號CM0S(互補金屬氧化物半導(dǎo)體)制造工藝中存在著厚柵晶體管和薄柵晶體管兩類晶體管，他們的開啟電壓不一樣，厚柵晶體管的開啟電壓比薄柵的高。 第二種由于電路連接的不同產(chǎn)生開啟電壓不同。襯底電壓的不同可以使得襯底與源端的電壓差不相同導(dǎo)致的開啟電壓的不同。
第三種在上述第一種和第二種方法共同作用下產(chǎn)生不同的開啟電壓。 6、該柵極相連的串迭晶體管結(jié)構(gòu)與典型的共源共柵結(jié)構(gòu)相比，增益大小相同而柵
偏置電壓數(shù)量更小。當用在差分結(jié)構(gòu)電路中作輸入管，柵極感應(yīng)輸入信號時，柵極相連的串
迭晶體管比典型的共源共柵晶體管能有更大的輸入擺幅(共源共柵結(jié)構(gòu)受固定的柵壓偏
置限制了輸入擺幅的大小，而柵極相連的串迭晶體管柵壓能跟隨輸入動態(tài)變化)。


圖1為本發(fā)明一個一級的單端高增益放大器電路結(jié)構(gòu)示意圖；。
圖2為本發(fā)明另一個一級的單端高增益放大器電路結(jié)構(gòu)示意圖； 圖3為本發(fā)明第三個一級的單端高增益放大器電路結(jié)構(gòu)示意圖； 圖4為本發(fā)明一個一級的差分輸入單端輸出的高增益放大器電路結(jié)構(gòu)示意圖； 圖5為本發(fā)明一個二級級聯(lián)的差分輸入單端輸出的高增益放大器電路結(jié)構(gòu)示意圖。 具體實現(xiàn)方式
實施例1 圖1中采用晶體管Ml和M2兩個晶體管；具體實施時可根據(jù)需要串迭多于2個晶體管。 圖l中，電流源Ib應(yīng)為一個輸出電阻很大的電流源，可以是類似于Ml和M2的柵極相連的串迭晶體管結(jié)構(gòu)或者是共源共柵(cascode)結(jié)構(gòu)。電流源Ib流出的電流被晶體管M2的漏極收集，并且M2的漏極為輸出節(jié)點VOUT。輸入信號VIN的直流電壓信號為串迭晶體管Ml、 M2提供柵極的靜態(tài)偏置電壓。晶體管Ml的柵氧化層比晶體管M2的柵氧化層厚，晶體管M1的開啟電壓L比晶體管M2的開啟電壓^高，并且晶體管M2的柵源電壓Vgs2不大于晶體管Ml的開啟電壓VT1，晶體管Ml、 M2都工作在放大狀態(tài)。
串迭晶體管Ml、 M2的本征增益(V0UT節(jié)點對VIN節(jié)點)為
Av = gmlgm2rolro2 其中，gmi為晶體管Mi的跨導(dǎo)，r。i為晶體管Mi的漏源小信號電阻。
實施例2 圖2中，電流源Ib應(yīng)為一個輸出電阻很大的電流源，可以是類似于Ml和M2的柵極相連的串迭晶體管結(jié)構(gòu)或者是共源共柵(cascode)結(jié)構(gòu)。電流源lb流出的電流被晶體管M2的漏極收集，并且M2的漏極為輸出節(jié)點V0UT。輸入信號VIN的直流電壓信號為串迭晶體管M1、M2提供柵極的靜態(tài)偏置電壓。晶體管M1、M2的開啟電壓相等，晶體管M1、M2都工作在放大狀態(tài)。晶體管Ml工作在飽和狀態(tài)，晶體管M2工作在亞閾值狀態(tài)，并且M2的柵源電壓Vgs2不大于Ml的開啟電壓。 串迭晶體管Ml、 M2的本征增益(V0UT節(jié)點對VIN節(jié)點)為
Av = gmlgm2rolro2 其中，gmi為晶體管Mi的跨導(dǎo)，r。i為晶體管Mi的漏源小信號電阻。
實施例3 圖3中，電流源Ib應(yīng)為一個輸出電阻很大的電流源，可以是類似于Ml和M2的柵極相連的串迭晶體管結(jié)構(gòu)或者是共源共柵(cascode)結(jié)構(gòu)。電流源Ib流出的電流被晶體管M2的漏極收集，并且M2的漏極為輸出節(jié)點V0UT。輸入信號VIN的直流電壓信號為串迭晶體管M1、M2提供柵極的靜態(tài)偏置電壓。晶體管M2的襯底接在偏置電壓Vb上，使得晶體管M2的開啟電壓小于晶體管Ml的開啟電壓。如果PN結(jié)的正向?qū)妷罕染w管M2的柵源電壓Vgs2小時，偏置電壓Vb可以是VIN。如果晶體管M2的漏源電壓小于PN結(jié)的正向?qū)妷簳r，偏置電壓Vb可以是V0UT。偏置電壓Vb可以是一個動態(tài)的或者是固定的偏置電壓。晶體管M2的柵源電壓Vgs2不大于晶體管Ml的開啟電壓VT1，晶體管Ml、 M2都工作在放大狀態(tài)。 串迭晶體管Ml、 M2的本征增益(V0UT節(jié)點對VIN節(jié)點)為
Av = gmigm2i^r。2 其中，gmi為晶體管Mi的跨導(dǎo)，r。i為晶體管Mi的漏源小信號電阻。
實施例4 圖4中，晶體管M1、M2、M7、M8、MB1、MB3的柵氧化層分別比晶體管M3、 M4、 M5、 M6、MB2、 MB4的柵氧化層厚，晶體管Ml、 M2、 M7、 M8、 MB1、 MB3的開啟電壓分別比晶體管M3、 M4、M5、M6、MB2、MB4的開啟電壓高，各晶體管工作在飽和狀態(tài)或亞閾值狀態(tài)下。電流源Ib流出的電流被晶體管MB4的漏極收集。晶體管MB4的柵漏相短接，并與MB3、 MB2、 MB1的柵極相連，使得MB4、 MB3、 MB2、 MB1工作在飽和狀態(tài)或亞閾值狀態(tài)下。晶體管MB2收集晶體管Ml、M2源極流出的電流。晶體管M1、M2源極相互耦合構(gòu)成輸入差分對。晶體管M3、M4分別串迭在晶體管Ml、 M2的漏極上。晶體管M5、 M6、 M7、 M8的柵極都接到晶體管M5的漏極節(jié)點上，構(gòu)成串迭晶體管電流鏡。晶體管M3的漏極與M5的漏極相接。晶體管M4的漏極與晶體管M6的漏極相接，該節(jié)點為輸出節(jié)點V0UT。 V0UT節(jié)點對輸入的差分信號(VP-VN)的小信號增益為
Av = gm2 [ (gm4ro2ro4) | | (gm6ro6ro8)] 其中，gmi為晶體管Mi的跨導(dǎo)，r。i為晶體管Mi的漏源小信號電阻。
實施例5 圖5是在圖4的基礎(chǔ)上再級聯(lián)一級高增益串迭結(jié)構(gòu)的放大電路構(gòu)成。圖5中晶體管M1、M2、M7、M8、M10、MB1、MB3、MB5的柵氧化層分別比晶體管M3、M4、M5、M6、M9、MB2、MB4、
5MB6的柵氧化層厚，晶體管Ml 、 M2 、 M7 、 M8 、 M10 、 MB 1 、 MB3 、 MB5的開啟電壓分別比晶體管M3 、 M4、M5、M6、M9、MB2、MB4、MB6的開啟電壓高，各晶體管工作在飽和狀態(tài)或亞閾值狀態(tài)下。電 流源Ib流出的電流被晶體管MB4的漏極收集。晶體管MB4的柵漏相短接，并與MB3、 MB2、 MB 1 、 MB6、 MB5的柵極相連，使得MB4、 MB3、 MB2、 MB 1 、 MB6、 MB5工作在飽和狀態(tài)或亞閾值狀態(tài) 下。晶體管MB2收集晶體管M1、M2源極流出的電流。晶體管M1、M2源極相互耦合構(gòu)成輸 入差分對。晶體管M3、 M4分別串迭在晶體管Ml、 M2的漏極上。晶體管M5、 M6、 M7、 M8的柵 極都接到晶體管M5的漏極節(jié)點上，構(gòu)成串迭晶體管電流鏡。晶體管M3的漏極與M5的漏極 相接。晶體管M4的漏極與晶體管M6的漏極相接，該節(jié)點連接到串迭結(jié)構(gòu)的晶體管M10、M9 的柵極。晶體管M9的漏極與晶體管MB6的漏極相接，該節(jié)點為輸出節(jié)點VOUT。
VOUT節(jié)點對輸入的差分信號(VP-VN)的小信號增益為
Av = gm2 [ (gm4r。2r。4) | | (gm6r。6r。8) ] gml。 [ (gm9r。9r。10) | | (g
其中，gmi為晶體管Mi的跨導(dǎo)，r。i為晶體管Mi的漏源小信號電阻。
圖5模擬仿真的增益達到了 175dB。 未列舉的包含柵極相連的并且各串迭晶體管都處在放大狀態(tài)的串迭晶體管結(jié)構(gòu) 的具體電路實施方案都應(yīng)在本發(fā)明的涵蓋范圍內(nèi)。
權(quán)利要求
一種高增益放大器電路，其特征在于由一種串迭晶體管結(jié)構(gòu)構(gòu)成，該串迭晶體管柵極相連、源漏依次相串聯(lián)，各串迭的晶體管都處在放大狀態(tài)。
2. 根據(jù)權(quán)利要求1所述的放大器電路，其特征在于所述放大狀態(tài)包括飽和區(qū)放大狀態(tài) 和/或亞閾值區(qū)放大狀態(tài)。
3. 根據(jù)權(quán)利要求1或2所述的放大器電路，其特征在于使各串迭的晶體管的開啟電壓 (即閾值電壓)存在差異，從而使各串迭的晶體管都處在放大狀態(tài)。
4. 根據(jù)權(quán)利要求3所述的放大器電路，其特征在于使晶體管在工藝制作上產(chǎn)生的差異 和/或在電路連接上使得其襯底與源端電壓差不同而產(chǎn)生差異；從而使串迭晶體管的開啟 電壓存在差異。
5. 根據(jù)權(quán)利要求3所述的放大器電路，其特征在于使晶體管在工藝制作上產(chǎn)生的差異 是指依據(jù)在混合信號CMOS(互補金屬氧化物半導(dǎo)體)制造工藝中存在著厚柵晶體管和薄柵 晶體管兩類晶體管，利用他們的開啟電壓不一樣，即厚柵晶體管的開啟電壓比薄柵的高，從 而使串迭晶體管的開啟電壓存在差異。
全文摘要
本發(fā)明涉及一種高增益放大器電路，由一種串迭晶體管結(jié)構(gòu)構(gòu)成，該串迭晶體管柵極相連、源漏依次相串聯(lián)，各串迭的晶體管都處在放大狀態(tài)，具有很高的輸出阻抗，從而具有很高的本征增益。該放大電路具有增益高，輸入擺幅范圍寬，柵偏置簡單的特點。特別適合于增益要求高、輸入擺幅大、功耗低的應(yīng)用場合。
文檔編號H03F3/04GK101729027SQ20091019344
公開日2010年6月9日 申請日期2009年10月30日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者卞振鵬, 姚若河 申請人:華南理工大學(xué)