国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      通用型脈沖計數(shù)電路的制作方法

      文檔序號:7536482閱讀:540來源:國知局
      專利名稱:通用型脈沖計數(shù)電路的制作方法
      技術(shù)領(lǐng)域
      本實用新型屬于電子技術(shù)產(chǎn)品,具體涉及一種通用型脈沖計數(shù)電路。
      背景技術(shù)
      目前主要是通過單片機中的定時器或?qū)S糜嫈?shù)器來完成,單片機計數(shù)受位數(shù)、速 度的限制,專用計數(shù)器電路復雜,使用不靈活,確定后不易更改,且通用性不強。

      發(fā)明內(nèi)容為解決現(xiàn)有技術(shù)存在的上述缺陷,本實用新型的目的在于提供一種電路設(shè)計簡 單,通用性強,能夠高速、大數(shù)值脈沖計數(shù)的通用型脈沖計數(shù)電路。 為實現(xiàn)上述目的,本實用新型采用的技術(shù)方案是該通用型脈沖計數(shù)電路具有光 電碼盤、四倍頻電路、顯示裝置及為整個電路提供電源的電源轉(zhuǎn)換單元,所述四倍頻電路具 有四倍頻芯片,所述光電碼盤輸出的脈沖信號A、 B、 Z分別與四倍頻芯片的0度、90度和 ABSZ管腳相連,其特征在于在四倍頻芯片與顯示裝置之間設(shè)置有處理芯片CPLD,所述四 倍頻芯片具有脈沖輸出端CP+、 CP-,脈沖輸出端CP+、 CP-與處理芯片CPLD的I/O管腳36、 35相連,處理芯片CPLD的I/O管腳85-92為段選,分別與顯示裝置的a、 b、 c、 d、 e、 f 、 g、 h 八段相連,處理芯片CPLD的I/O管腳37-40為位選,分別與顯示裝置的12、9、8、6四腳相連。 所示處理芯片CPLD具有計數(shù)器編程模塊,其管腳為load :置有效控制位,置 為1時,預置數(shù)shiftinl有效dn :計數(shù)位,為高時,減1 ;lip :增1計數(shù)位,為高時,加1 ; shiftinl :預置數(shù)位,當load為高時,預置數(shù)有效;lock :時鐘脈沖位;q[19. 0] :20位串位 計數(shù)輸出;out :并行輸出。 采用上述技術(shù)方案的有益效果該通用型脈沖計數(shù)電路由光電碼盤、四倍頻電路、 處理芯片CPLD和顯示裝置構(gòu)成,處理芯片CPLD具有計數(shù)器編程模塊,具有編程功能,可高 速、大數(shù)值脈沖計數(shù),適合于任何脈沖計數(shù),電路設(shè)計簡單,而且可以在不改動硬件電路的 基礎(chǔ)上對CPLD進行配置編程,可以實現(xiàn)多路計數(shù)器進行計數(shù)。可以不受位數(shù)的限制,通過 對CPLD計數(shù)器編程模塊配置及編程,可以方便的實現(xiàn)計數(shù)器的預置、可逆、復位清零、串/
      并轉(zhuǎn)換等功能。

      圖1本實用新型電路連接框圖。 圖2本實用新型CPLD計數(shù)器編程模塊圖。 圖3本實用新型四倍頻芯片的電路原理圖。 圖4為處理芯片CPLD部分的電路原理圖。 圖5為顯示裝置部分的電路原理圖。
      具體實施方式如圖1、3、4、5所示的通用型脈沖計數(shù)電路,具有光電碼盤1、四倍頻電路2、處理芯
      3片CPLD 3、顯示裝置4和為整個電路提供電源的電源轉(zhuǎn)換單元5,四倍頻電路具有四倍頻芯 片,光電碼盤1輸出的脈沖信號A、 B、 Z分別與四倍頻芯片的0度、90度和ABSZ管腳相連, XI、 X2、 X3是振蕩輸入端,采用RC振蕩器;四倍頻芯片具有脈沖輸出端CP+、 CP-,脈沖輸出 端CP+、 CP-與處理芯片CPLD的I/O管腳36、35相連,處理芯片CPLD的I/O管腳85-92為 段選,分別與顯示裝置的a、 b、 c、 d、 e、 f 、 g、 h八段相連,CPLD計數(shù)器編程模塊的I/O管腳 37-40為位選,分別與顯示裝置的12、9、8、6四腳相連。處理芯片CPLD具有計數(shù)器編程模 塊,如圖2所示計數(shù)器編程模塊管腳為load :置有效控制位,置為1時,預置數(shù)shif tinl有
      效;dn :計數(shù)位,為高時,減l ;lip :增1計數(shù)位,為高時,加1 ;shiftinl :預置數(shù)位,當load為 高時,預置數(shù)有效;lock :時鐘脈沖位;q[19. . 0] :20位串位計數(shù)輸出;OUt :并行輸出。通過
      對CPLD進行配置、編程來完成脈沖計數(shù)、角度轉(zhuǎn)換來驅(qū)動數(shù)碼管顯示功能。
      權(quán)利要求一種通用型脈沖計數(shù)電路,包括光電碼盤、四倍頻電路、顯示裝置及為整個電路提供電源的電源轉(zhuǎn)換單元,所述四倍頻電路具有四倍頻芯片,所述光電碼盤輸出的脈沖信號A、B、Z分別與四倍頻芯片的0度、90度和ABSZ管腳相連,其特征在于在四倍頻芯片與顯示裝置之間設(shè)置有處理芯片CPLD,所述四倍頻芯片具有脈沖輸出端CP+、CP-,脈沖輸出端CP+、CP-與處理芯片CPLD的I/O管腳36、35相連,處理芯片CPLD的I/O管腳85-92為段選,分別與顯示裝置的a、b、c、d、e、f、g、h八段相連,處理芯片CPLD的I/O管腳37-40為位選,分別與顯示裝置的12、9、8、6四腳相連。
      2. 根據(jù)權(quán)利要求1所述的通用型脈沖計數(shù)電路,其特征在于所示處理芯片CPLD具有 計數(shù)器編程模塊,其管腳為load :置有效控制位,置為1時,預置數(shù)shiftinl有效;dn :計 數(shù)位,為高時,減1 ;up :增1計數(shù)位,為高時,加1 ;shiftinl :預置數(shù)位,當load為高時,預 置數(shù)有效;lock :時鐘脈沖位;q[19. . 0] :20位串位計數(shù)輸出;OUt :并行輸出。
      專利摘要本實用新型公開了一種通用型脈沖計數(shù)電路具有光電碼盤、四倍頻電路、顯示裝置及電源轉(zhuǎn)換單元,四倍頻電路具有四倍頻芯片,其中在四倍頻芯片與顯示裝置之間設(shè)置有處理芯片CPLD,所述四倍頻芯片具有脈沖輸出端CP+、CP-,脈沖輸出端CP+、CP-與處理芯片CPLD的I/O管腳36、35相連,處理芯片CPLD的I/O管腳85-92為段選,分別與顯示裝置的a、b、c、d、e、f、g、h八段相連,處理芯片CPLD的I/O管腳37-40為位選,分別與顯示裝置的12、9、8、6四腳相連。與現(xiàn)有技術(shù)相比,電路設(shè)計簡單,通用性強,能夠高速、大數(shù)值脈沖計數(shù)的通用型脈沖計數(shù)電路。
      文檔編號H03K21/00GK201467102SQ200920091219
      公開日2010年5月12日 申請日期2009年6月30日 優(yōu)先權(quán)日2009年6月30日
      發(fā)明者劉旭中, 呂瑞云, 周磊 申請人:河南中光學集團有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1