專利名稱：低電壓靜態(tài)分頻器集成電路芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)分頻器集成電路芯片，特別是應(yīng)用在高速低功耗通信系統(tǒng)中 的一種新型低電壓靜態(tài)分頻器集成電路芯片。
背景技術(shù)：
目前，在無線通信系統(tǒng)及光纖通信系統(tǒng)中，分頻器是必不可少的部分。在無線通信 系統(tǒng)中，作為頻率綜合器的一部分，為系統(tǒng)提供精確的振蕩頻率。在光纖通信系統(tǒng)中，作為 分接器及復(fù) 接器的重要組成部分，將傳輸?shù)臄?shù)據(jù)進(jìn)行速率轉(zhuǎn)換。隨著集成電路工藝的改進(jìn)， 靜態(tài)分頻器的工作頻帶以及工作頻率上限都不斷提高，已達(dá)到數(shù)千兆赫茲(GHz)，功耗也降 低到了毫瓦(mW)級(jí)，從而越來越多的應(yīng)用在通信系統(tǒng)中。而二分頻器是各種靜態(tài)分頻器的 核心部分，下面我們針對(duì)靜態(tài)二分頻的各種結(jié)構(gòu)分析其功耗和工作速率等主要特性。傳統(tǒng)的靜態(tài)二分頻器是由兩個(gè)D型邊沿觸發(fā)器構(gòu)成的主從式結(jié)構(gòu)。每一個(gè)觸發(fā) 器由傳輸和鎖存兩個(gè)部分組成，每個(gè)部分均采用共源結(jié)構(gòu)的時(shí)鐘開關(guān)，由N型金屬-氧化 物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(NMOS)及電阻構(gòu)成。通過兩個(gè)互補(bǔ)的輸入信號(hào)，控制兩個(gè)D型觸 發(fā)器分別工作在傳輸及鎖存狀態(tài)，使輸出信號(hào)的頻率為輸入信號(hào)的一半，達(dá)到二分頻功能。當(dāng)提供較高的電源電壓時(shí)，電路可以工作在較高的頻率，但是由于其折疊式的 電路結(jié)構(gòu)，需要的電壓余度較大，所以必須保持較高的電源電壓。如在文獻(xiàn)Jingfeng Ding, Zhigong Wang, YinGHua Qiu, Gui Wang, En Zhu,"5GHz 0.25-μ mCMOS Static Frequency Divider",Microwave Conference Proceedings,2005. APMC2005. Asia-Pacific Conference Proceedings, Volume :2, page (s) :3, Dec. 2005.(參考文獻(xiàn)[1])中，米用傳統(tǒng) 的靜態(tài)二分頻器結(jié)構(gòu)，利用0. 25微米的互補(bǔ)型金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(CMOS) 工藝，電源的電壓為2. 5伏，其集成電路的最高工作頻率為7GHz，功耗為5mW。通過改進(jìn)分頻器電路中的負(fù)載結(jié)構(gòu)，可以提高電路工作的速度，目前主要有兩種 負(fù)載結(jié)構(gòu)。一種是將分頻器的純電阻負(fù)載更改為由P型金屬_氧化物_半導(dǎo)體場(chǎng)效應(yīng)晶體管 (PMOS)構(gòu)成的阻值可以變化的動(dòng)態(tài)負(fù)載。通過將時(shí)鐘信號(hào)接到負(fù)載PMOS管的柵極，當(dāng)D型 觸發(fā)器工作在傳輸狀態(tài)時(shí)，負(fù)載PMOS管工作在導(dǎo)通狀態(tài)，阻值最小，提高電路工作速度；當(dāng) D型觸發(fā)器工作在鎖存狀態(tài)時(shí)，負(fù)載PMOS管工作在截止?fàn)顟B(tài)，阻值最大，提高了輸出幅度。 如文獻(xiàn) H. M. Wang，“ A 1. 8V 3mffl6. 8GHz frequency divider in 0. 25 μ m CMOS, “ IEEE International Solid-StateCircuits Conference, pp. 196-197, Feb. 2000.(參考文獻(xiàn) [2])中，采用動(dòng)態(tài)負(fù)載結(jié)構(gòu)的靜態(tài)二分頻器，利用0.25μπι的CMOS工藝，電源的電壓為 1. 8V，最高工作頻率為16. 8GHz，功耗為3mW。這種結(jié)構(gòu)保持了較低的電源電壓，同時(shí)工作速 率也有一定的提高。另一種是將單個(gè)電阻負(fù)載更改為多個(gè)電阻的分布式負(fù)載。如文獻(xiàn) Tai-ChengLee, Hua-Chin Lee, Keng-Jan Hsiao， Yen-Chuan Huang and Guan-Jun Chen， "A40-GHz Distributed-Load Static Frequency Divider，，. Asian Solid-StateCircuitsConference,pp. 205-208,Nov. 2005.(參考文獻(xiàn)[3])中，采用分布式負(fù)載結(jié)構(gòu)，利 用0. 13μπι的CMOS工藝，電源的電壓為2V，最高工作頻率為40GHz，功耗為10mW。同參考文 獻(xiàn)2比較，這種結(jié)構(gòu)的工作頻率有了很大的提高，但是其缺點(diǎn)是需要很高的電源電壓，功耗 也比較大。為了降低電源電壓，可在動(dòng)態(tài)負(fù)載結(jié)構(gòu)的基礎(chǔ)上，將觸發(fā)器鎖存部分的時(shí)鐘開關(guān) 去掉，傳輸部分的時(shí)鐘開關(guān)由共源結(jié)構(gòu)改為共柵結(jié)構(gòu)，不但減小了電路需要的電壓余度，而 且時(shí)鐘信號(hào)的直流電平也可以降低到零，降低了電路的復(fù)雜度。但是這種單共柵時(shí)鐘開關(guān) 結(jié)構(gòu)的鎖存部分在電源電壓降低到一定程度后，就不能工作，存在一個(gè)電源電壓下限。如 文獻(xiàn) Wong, J. Μ. C.，Cheung，V. S. L，andLuong，H. C.，，，A 1-V2. 5_mw 5. 2-GHz frequency divider in a 0. 35- μ m CMOSprocess，，IEEE J. Solid-State Circuits，pp. 1643-1648， 2003,38,(10).(參考文獻(xiàn)[4])中，采用單共柵時(shí)鐘開關(guān)與動(dòng)態(tài)負(fù)載結(jié)構(gòu)，利用0. 35 μ m的 CMOS工藝，電源的電壓為IV，最高工作頻率為5. 2GHz，功耗為2. 5mW。將通信系統(tǒng)集成在一個(gè)芯片上已經(jīng)成為一種趨勢(shì)，分頻器一般是工作在系統(tǒng)的最 高工作頻率上，現(xiàn)有的結(jié)構(gòu)需要較高的電源電壓使之正常工作。所以，如何實(shí)現(xiàn)一種低電壓 的高速分頻器，成為一個(gè)重要的課題。

發(fā)明內(nèi)容
本發(fā)明提出一種新的采用動(dòng)態(tài)負(fù)載及全共柵時(shí)鐘開關(guān)結(jié)構(gòu)的靜態(tài)分頻器，在此結(jié) 構(gòu)中觸發(fā)器傳輸和保持部分的時(shí)鐘開關(guān)結(jié)構(gòu)都采用共柵結(jié)構(gòu)。根據(jù)SMIC公司提供的0. 18 微米混合信號(hào)CMOS工藝進(jìn)行的設(shè)計(jì)顯示，本發(fā)明的低電壓靜態(tài)分頻器集成電路芯片與其 他設(shè)計(jì)結(jié)構(gòu)相比，在較低的電源電壓下保持較高的工作頻率。我們采用SMIC公司提供的0. 18微米混合信號(hào)CMOS工藝，設(shè)計(jì)了低電壓靜態(tài)分頻 器集成電路芯片。和已經(jīng)公開發(fā)表的結(jié)果相比，本設(shè)計(jì)采用的是動(dòng)態(tài)負(fù)載和全共柵時(shí)鐘開 關(guān)結(jié)構(gòu)，可以在較低電源電壓的情況下保持較高的工作頻率。以下解釋本發(fā)明的技術(shù)原理。為了在較低的電源電壓下達(dá)到較高的工作頻率，這就對(duì)靜態(tài)分頻器提出了較高的 要求。如金屬_氧化物_半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOS)管的閾值電壓使得傳統(tǒng)結(jié)構(gòu)的電源電 壓不能無限降低，電路對(duì)寄生電容的敏感，以及分頻器必須保證足夠的輸出幅度來驅(qū)動(dòng)下 一級(jí)電路等。另外，為了實(shí)現(xiàn)高集成度，低成本，低功耗等要求，我們采用CMOS工藝。但是由于 CMOS工藝較低的截止頻率的限制，為設(shè)計(jì)帶來了很大挑戰(zhàn)。本發(fā)明的電路拓?fù)鋱D如

圖1所示。PMOS 管 M5、M6 和匪OS 管 M1、M2、M9、Mltl、M13、M14 構(gòu)成主觸發(fā)器；PMOS 管 M7、M8 和匪OS 管M3、M4、M11, M12, M15, M16構(gòu)成從觸發(fā)器，兩個(gè)觸發(fā)器結(jié)構(gòu)對(duì)稱，構(gòu)成閉合的主從式負(fù)反饋連 接。PMOS 管 M5, M6 (M7, M8)和 NMOS 管 M1、M2 (M3、M4)構(gòu)成觸發(fā)器的傳輸部分，NMOS 管 M14(M15)為控制傳輸部分的共柵結(jié)構(gòu)時(shí)鐘開關(guān)。NMOS管M9、M10 (M11, M12)為鎖存部分，NMOS管M13(M16)為控制鎖存部分工作的共柵 結(jié)構(gòu)時(shí)鐘開關(guān)。
NMOS管虬3、1114、M15、M16的柵極是偏置電壓輸入端，用來保證開關(guān)管正常工作。靜態(tài)二分頻器的工作原理為在同一時(shí)亥lj，當(dāng)開關(guān)M14、M16打開時(shí)，開關(guān)M13、M15關(guān) 閉，主觸發(fā)器工作在傳輸狀態(tài)，將這一時(shí)刻的信號(hào)傳輸?shù)街饔|發(fā)器的輸出端，從觸發(fā)器工作 在鎖存狀態(tài)，維持上一時(shí)刻的輸出；當(dāng)開關(guān)M14、M16關(guān)閉時(shí)，開關(guān)M13、M15打開，主觸發(fā)器工作 在鎖存狀態(tài)，從觸發(fā)器工作在傳輸狀態(tài)。主從觸發(fā)器分別工作在不同狀態(tài)，輸入信號(hào)電平 翻轉(zhuǎn)兩次，輸出信號(hào)電平翻轉(zhuǎn)一次，使輸出信號(hào)的頻率為輸入信號(hào)的一半，達(dá)到二分頻的功 能。下面具體介紹觸發(fā)器各部分的技術(shù)原理。 1 3管禮^6魄^8)為分頻器輸出負(fù)載。負(fù)載阻值越小，分頻器的最高工作頻率 越高，但是阻值變小，輸出信號(hào)的幅度也會(huì)降低，不能驅(qū)動(dòng)下一級(jí)電路，所以我們采用PMOS 管構(gòu)成動(dòng)態(tài)負(fù)載由輸入信號(hào)控制其阻值大小。PMOS管M5、M6的柵極與開關(guān)M14的源級(jí)接入正輸入信號(hào)。當(dāng)正輸入信號(hào)電平為低 時(shí)，傳輸部分工作，PMOS管禮、M6工作在飽和區(qū)，阻值最小；當(dāng)正輸入信號(hào)電平為高時(shí)，鎖存 部分工作，PMOS管M5、M6工作在截止區(qū)，阻值最大。PMOS管M7、M8的柵極與開關(guān)M15的源級(jí)接入負(fù)輸入信號(hào)。當(dāng)負(fù)輸入信號(hào)電平為低 時(shí)，傳輸部分工作，PMOS管禮、M8工作在飽和區(qū)，阻值最??；當(dāng)負(fù)輸入信號(hào)電平為高時(shí)，鎖存 部分工作，PMOS管M7、M8工作在截止區(qū)，阻值最大。NMOS管M1J2(M3、M4)為傳輸對(duì)管，其MOS管參數(shù)對(duì)分頻器的工作性能有很大影響。NMOS管M9、M10 (M11, M12)為鎖存對(duì)管，是交叉耦合的負(fù)阻結(jié)構(gòu)，使輸出信號(hào)維持幅 度，并保持到傳輸部分再次工作。作為對(duì)比，兩種目前已經(jīng)發(fā)表的電路拓?fù)浣Y(jié)構(gòu)，包括分布式負(fù)載結(jié)構(gòu)以及單共柵 時(shí)鐘開關(guān)結(jié)構(gòu)，分別如圖5、圖6所示。同這兩種結(jié)構(gòu)相比，本結(jié)構(gòu)的新穎性主要是采用“全 共柵時(shí)鐘開關(guān)”結(jié)構(gòu)，使傳輸和鎖存部分均能在低電壓時(shí)工作，降低了所需電源電壓，并利 用動(dòng)態(tài)負(fù)載保持較高的工作頻率。案例分析為了證明本發(fā)明電路的可行性，我們采用SMIC 0. 18 μ mCMOS工藝，利用仿真工具 Cadence-SpectreRF 進(jìn)行仿真。電路的仿真結(jié)果如圖2、圖3。在電源電壓為0. 6V時(shí)可對(duì)16GHz信號(hào)二分頻，當(dāng)電 源電壓降低為0. 5V后，可對(duì)14GHz信號(hào)二分頻。設(shè)計(jì)的版圖如圖4所示。同其它已經(jīng)發(fā)表的結(jié)果相比，本發(fā)明的性能列表如下。表1與已發(fā)表靜態(tài)二分頻器的性能比較
權(quán)利要求
1.一種低電壓靜態(tài)分頻器集成電路芯片，其特征在于，其電路結(jié)構(gòu)采用“動(dòng)態(tài)負(fù)載”和 “全共柵結(jié)構(gòu)時(shí)鐘開關(guān)”。
2.按照權(quán)利要求項(xiàng)1所述的低電壓靜態(tài)分頻器集成電路芯片，其特征在于，該低電壓 靜態(tài)分頻器包括如下四個(gè)主要部分，第一部分四個(gè)P型金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOS)管M5, M6, M7, M8 ； 第二部分四個(gè)N型金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(NMOQ管，包括M1, M2, M3,M4 ；第三部分四個(gè)NMOS晶體管，包括M9, M10, M11, M12 ； 第四部分四個(gè)NMOS晶體管，包括M13, M14, M15, M16。
3.按照權(quán)利要求項(xiàng)2所述的低電壓靜態(tài)分頻器集成電路芯片，其特征在于，第一部分 包括的PMOS管M5, M6, M7, M8,用于構(gòu)成動(dòng)態(tài)負(fù)載，隨觸發(fā)器不同的工作狀態(tài)改變負(fù)載阻值。
4.按照權(quán)利要求項(xiàng)2所述，第二部分包括NMOS管M1,M2,M3,M4,用于構(gòu)成信號(hào)傳輸部分， 實(shí)現(xiàn)信號(hào)在觸發(fā)器內(nèi)的傳輸。
5.按照權(quán)利要求項(xiàng)2所述的低電壓靜態(tài)分頻器集成電路芯片，其特征在于，第三部分 為鎖存部分，包括NMOS管M9, M10, M11, M12，其中M9, M10和M11, M12分別構(gòu)成交叉耦合的負(fù)阻結(jié) 構(gòu)，完成觸發(fā)器的鎖存功能。
6.按照權(quán)利要求項(xiàng)2所述的低電壓靜態(tài)分頻器集成電路芯片，其特征在于，第四部分 包括NMOS管M13，M14，M15，M16，用于構(gòu)成共柵結(jié)構(gòu)的開關(guān)，控制主從觸發(fā)器不同的工作狀態(tài)。
7.按照權(quán)利要求項(xiàng)3所述的低電壓靜態(tài)分頻器集成電路芯片，其特征在于，利用動(dòng)態(tài) 負(fù)載提高工作頻率，以及提高輸出幅度。
8.按照權(quán)利要求項(xiàng)6所述的低電壓靜態(tài)分頻器集成電路芯片，其特征在于，采用全共 柵結(jié)構(gòu)時(shí)鐘開關(guān)結(jié)構(gòu)，降低電源的工作電壓。
全文摘要
本發(fā)明提供了一種新的低電壓靜態(tài)分頻器集成電路芯片，涉及集成電路領(lǐng)域。和已經(jīng)公開發(fā)表的其它結(jié)構(gòu)(如分布式負(fù)載結(jié)構(gòu)以及單共柵時(shí)鐘開關(guān)結(jié)構(gòu))相比，本發(fā)明采用的是“全共柵時(shí)鐘開關(guān)”結(jié)構(gòu)，所述結(jié)構(gòu)降低了電源電壓，減小了功耗。同時(shí)，利用“動(dòng)態(tài)負(fù)載”結(jié)構(gòu)，提高了工作頻率。電路全部由場(chǎng)效應(yīng)管構(gòu)成，降低了芯片面積。本發(fā)明采用0.18微米的混合信號(hào)金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管工藝進(jìn)行了設(shè)計(jì)驗(yàn)證，結(jié)果證明了本發(fā)明可行性。
文檔編號(hào)H03K23/60GK102130678SQ20101002273
公開日2011年7月20日 申請(qǐng)日期2010年1月12日 優(yōu)先權(quán)日2010年1月12日
發(fā)明者唐旭升, 姜楠, 黃風(fēng)義 申請(qǐng)人:東南大學(xué), 愛斯泰克(上海)高頻通訊技術(shù)有限公司