專利名稱：可實(shí)現(xiàn)復(fù)位的多芯片系統(tǒng)以及多芯片復(fù)位的控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片復(fù)位技術(shù)，特別涉及一種可實(shí)現(xiàn)復(fù)位的多芯片系統(tǒng)、以及一種多芯片復(fù)位的控制方法。
背景技術(shù)：
在現(xiàn)有的多芯片系統(tǒng)中，通常選用高功率的芯片來承擔(dān)越來越復(fù)雜的實(shí)時(shí)計(jì)算、 以及數(shù)據(jù)交換等數(shù)據(jù)處理功能。而隨著芯片加工工藝的不斷發(fā)展，芯片所需的工作電壓也不斷降低，因此，對(duì)于多芯片系統(tǒng)中的高功率芯片來說，就需要低電壓、大電流的電源予以
{共 O此外，對(duì)于多芯片系統(tǒng)中受電芯片的工作電壓需求不同的情況，還需要針對(duì)不同的工作電壓需求提供多于一路輸出電源，實(shí)際應(yīng)用中，可以采用如圖1所示的方式，由一個(gè)總線AC/DC模塊(或DC/DC模塊)提供總線電壓(或稱之為母線電壓)，再由可將總線電壓分別轉(zhuǎn)換為例如1. OVU. 2V、1. 8V、3. 3V等不同輸出電壓的DC/DC模塊構(gòu)成多路輸出電源 Vout」。但是，考慮到硬件成本、以及單板面積等因素的限制，多芯片系統(tǒng)中具有相同工作電壓需求的多個(gè)芯片通常會(huì)共用一路輸出電源。但是，現(xiàn)有的多芯片系統(tǒng)在需要對(duì)芯片復(fù)位時(shí)，通常按照如圖2所示的方式，利用一個(gè)復(fù)位信號(hào)同時(shí)觸發(fā)各路輸出電源Vout_l Vout_N(N為大于等于1的正整數(shù))的所有受電芯片復(fù)位，即，各路輸出電源Vout_l Vout_N的所有受電芯片同步復(fù)用一個(gè)復(fù)位信號(hào)，因而，就會(huì)存在如下問題對(duì)于一路輸出電源來說，其供電的所有芯片的工作電流在同時(shí)復(fù)位后瞬間內(nèi)，都會(huì)降低至一個(gè)極小值，因而該路輸出電源的負(fù)載電流就會(huì)由重載瞬時(shí)降為輕載，導(dǎo)致該路輸出電源的負(fù)載電流在復(fù)位瞬間內(nèi)的變化率較高，變化量較大，從而造成該路輸出電源的電壓過沖，進(jìn)而當(dāng)電壓過沖較為嚴(yán)重時(shí)，還容易使該路輸出電源所供電的芯片損毀。以降壓式變換(Buck)電路為例，當(dāng)其一路輸出電源的負(fù)載電流由重載變?yōu)檩p載時(shí)其電感中所存儲(chǔ)的能量可由公式(1)計(jì)算得到El =去xLX[(IOH)2-(Iol)2訟式⑴其中，L為電感值、Ira為重載時(shí)輸出的負(fù)載電流值、為輕載時(shí)輸出的負(fù)載電流值。其輸出電容中可吸收的能量可由公式(2)計(jì)算得到Ec = |xCx[(Vf)2-(V,)2訟式 O)其中，C為輸出電容的電容值、Vf為重載變?yōu)檩p載導(dǎo)致電壓過沖時(shí)的電容最大瞬態(tài)峰值電壓值、Vi為電壓過沖前重載時(shí)的電容穩(wěn)態(tài)電壓值。由于Buck電路的電感中所儲(chǔ)存的能量必須由輸出電容吸收，因而令 = EC，得到輸出電容的電容值C應(yīng)當(dāng)取‘Q可由公式(3)計(jì)算得到
C。=1^^^^^公式⑶相應(yīng)地，瞬態(tài)時(shí)輸出電容的電壓平方差、即電壓過沖時(shí)產(chǎn)生的電壓變化量AV即可通過公式(4)計(jì)算得到AV=(Vf)2-(Yi)2=LX[(Iqh)2'(I°l)2]公式 G)如上述公式(4)可見，為了減小電壓過沖所產(chǎn)生的超越量以避免芯片損毀，理論上可以采用如下方式改進(jìn)1、減小電感值L ；2、增大輸出電容值CQ;3、減少電流變化的平方差[(I。h)2-(I。l)2]。然而，通過硬件配置難以控制電流變化的平方差[(Iqh)2-(IJ2]，因而現(xiàn)有技術(shù)中只能采用減小電感值L、或增大輸出電容值Ctj的方式，但電感值L過小會(huì)導(dǎo)致波紋超標(biāo)、輸出電容值Qj過大會(huì)導(dǎo)致硬件成本的提高。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種可實(shí)現(xiàn)復(fù)位的多芯片系統(tǒng)、以及一種多芯片復(fù)位的控制方法，能夠減小受電芯片復(fù)位時(shí)的電壓過沖。本發(fā)明提供的一種可實(shí)現(xiàn)復(fù)位的多芯片系統(tǒng)，包括輸出電源、共用一路輸出電源的若干受電芯片；還包括邏輯控制芯片，其在接收到輸入的復(fù)位信號(hào)后，向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)、以使該路輸出電源在每次有芯片復(fù)位時(shí)的負(fù)載電流變化率小于預(yù)定的閾值。邏輯控制芯片進(jìn)一步以預(yù)先劃分的芯片組為單位，向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)。各芯片組中的受電芯片工作電流之和均處于預(yù)定的取值區(qū)間內(nèi)。輸出電源為多路、每路輸出電源分別提供不同的輸出電壓；若干受電芯片具有不同工作電壓需求，其中，具有相同工作電壓需求的受電芯片共用對(duì)應(yīng)的一路輸出電源，且，同時(shí)具有多于一種工作電壓需求的受電芯片僅屬于一路輸出電源的一個(gè)芯片組。對(duì)于共用同一路輸出電源的所有芯片組，邏輯控制芯片分時(shí)輸出的所有復(fù)位信號(hào)在最后一個(gè)芯片組觸發(fā)復(fù)位后同時(shí)停止輸出。邏輯控制芯片具有與受電芯片數(shù)量相同的輸出管腳，且每個(gè)輸出管腳分別連接一個(gè)受電芯片的復(fù)位輸入端；邏輯控制芯片內(nèi)還進(jìn)一步存儲(chǔ)有芯片組列表，芯片組列表中記錄有連接每個(gè)芯片組內(nèi)所有受電芯片的輸出管腳，以供邏輯控制芯片識(shí)別分屬于不同芯片組的各受電芯片。邏輯控制芯片具有與芯片組數(shù)量相同的輸出管腳，且每個(gè)輸出管腳分別連接一個(gè)芯片組內(nèi)所有受電芯片的復(fù)位輸入端；邏輯控制芯片進(jìn)一步依據(jù)管腳來識(shí)別不同的芯片組。
邏輯控制芯片接收到輸入的復(fù)位信號(hào)來自CPU、或看門狗、或手動(dòng)輸入裝置。本發(fā)明提供的一種多芯片復(fù)位的控制方法，適用于包含輸出電源、以及共用一路輸出電源的若干受電芯片的多芯片系統(tǒng)；該控制方法包括如下步驟在接收到輸入的復(fù)位信號(hào)后，向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)、以使該路輸出電源在每次有芯片復(fù)位時(shí)負(fù)載電流變化率小于預(yù)定的閾值。該控制方法進(jìn)一步以預(yù)先劃分的芯片組為單位，向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)。各芯片組中的受電芯片工作電流之和均處于預(yù)定的取值區(qū)間內(nèi)。輸出電源為多路、每路輸出電源分別提供不同的輸出電壓；若干受電芯片具有不同工作電壓需求，其中，具有相同工作電壓需求的受電芯片共用對(duì)應(yīng)的一路輸出電源，且，同時(shí)具有多于一種工作電壓需求的受電芯片僅屬于一路輸出電源的一個(gè)芯片組。對(duì)于共用同一路輸出電源的所有芯片組，該控制方法分時(shí)輸出的所有復(fù)位信號(hào)在最后一個(gè)芯片組觸發(fā)復(fù)位后同時(shí)停止輸出。該控制方法接收到輸入的復(fù)位信號(hào)為上電復(fù)位信號(hào)、或軟件復(fù)位信號(hào)、或超時(shí)復(fù)位信號(hào)、或硬件復(fù)位信號(hào)。由上述技術(shù)方案可見，在本發(fā)明中，共用同一路輸出電源的所有受電芯片并不是由同一個(gè)復(fù)位信號(hào)來同步觸發(fā)復(fù)位、而是由分時(shí)輸出的不同復(fù)位信號(hào)來觸發(fā)復(fù)位，因此，對(duì)于一路輸出電源來說，其供電的所有受電芯片并不是同時(shí)被觸發(fā)復(fù)位，使得該路輸出電源在每次有芯片復(fù)位時(shí)的負(fù)載電流變化率較小，從而就能減小受電芯片復(fù)位后的瞬時(shí)電流變化的平方差，進(jìn)而就能夠減小受電芯片復(fù)位時(shí)所產(chǎn)生的電壓過沖。


圖1為多路輸出電源的結(jié)構(gòu)示意圖；圖2為現(xiàn)有多芯片復(fù)位的原理示意圖；圖3a為本發(fā)明實(shí)施例中多芯片系統(tǒng)的一種示例性結(jié)構(gòu)示意圖；圖北為本發(fā)明實(shí)施例多芯片系統(tǒng)的另一種示例性結(jié)構(gòu)示意圖；圖如為本發(fā)明實(shí)施例多芯片系統(tǒng)中一路輸出電源負(fù)載電流的一種變化過程示意圖；圖4b為本發(fā)明實(shí)施例多芯片系統(tǒng)中一路輸出電源負(fù)載電流的另一種變化過程示意圖；圖5為本發(fā)明實(shí)施例中多芯片復(fù)位的控制方法的示例性流程圖；圖6為本發(fā)明實(shí)施例中多芯片復(fù)位的控制方法的一具體流程圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。在本實(shí)施例中，共用同一路輸出電源供電的所有受電芯片，并不是同時(shí)觸發(fā)復(fù)位、而是分時(shí)觸發(fā)復(fù)位。即，共用同一路輸出電源的所有受電芯片并不是由同一個(gè)復(fù)位信號(hào)來同步觸發(fā)復(fù)位、而是由分時(shí)輸出的不同復(fù)位信號(hào)來觸發(fā)復(fù)位，以使輸出電源的負(fù)載電流變化總量分布在不同時(shí)刻，用以降低輸出電源的負(fù)載電流變化率。下面，先對(duì)本實(shí)施例中的多芯片系統(tǒng)進(jìn)行詳細(xì)說明。圖3a為本發(fā)明實(shí)施例多芯片系統(tǒng)的一種示例性結(jié)構(gòu)示意圖。如圖3a所示，本發(fā)明實(shí)施例的多芯片系統(tǒng)中包括若干路輸出電源Vout_l Vout_N，每路輸出電源Vout_i (i大于等于1、且小于等于N)分別提供不同的輸出電壓。若干受電芯片，例如實(shí)現(xiàn)主控功能的CPU及其外圍芯片、實(shí)現(xiàn)數(shù)據(jù)交換功能的媒體接入控制(MAC)芯片、實(shí)現(xiàn)物理層交換的物理層(PHY)芯片、提供系統(tǒng)時(shí)鐘脈沖的芯片等等，但無論是實(shí)現(xiàn)何種功能，具有相同工作電壓需求的受電芯片共用對(duì)應(yīng)的一路輸出電源， 且共用同一路輸出電源的所有受電芯片被預(yù)先劃分為若干芯片組，每個(gè)芯片組包含至少一個(gè)受電芯片，各芯片組中的受電芯片數(shù)量均相同、或各芯片組中的受電芯片數(shù)量不全相同， 只要能夠保證各芯片組中的受電芯片工作電流之和均處于預(yù)定的取值區(qū)間內(nèi)，并使前文記載的公式(4)所計(jì)算出的每一路輸出電源的電壓變化量不會(huì)過大。邏輯控制芯片，其在接收到輸入的針對(duì)所有受電芯片的復(fù)位信號(hào)RESET_ALL后， 以芯片組為單位向共用同一路輸出電源Vout_i的各受電芯片分時(shí)輸出、而非同步輸出復(fù)位信號(hào)RESET_i_j (j大于等于1、且小于等于共用Vout_i的受電芯片組總數(shù)J，且每路輸出電源的受電芯片組總數(shù)J可以不相同)，即芯片組內(nèi)同步復(fù)位、芯片組之間異步復(fù)位，以使該路輸出電源在每次受電芯片復(fù)位時(shí)的負(fù)載電流變化率小于預(yù)定的閾值，從而使前文記載的公式中的負(fù)載電流平方差較小，進(jìn)而使前文記載的公式(4)所計(jì)算出的每一路輸出電源的電壓變化量較小。需要說明的是，邏輯控制芯片本身可以看作是復(fù)位信號(hào)的I/O接口、而不是受電芯片，因而邏輯控制芯片不屬于本文所述的受電芯片。其中，邏輯控制芯片接收到的復(fù)位信號(hào)RESET_ALL，可以是由一復(fù)位芯片(圖3a 中未示出)依據(jù)來自CPU的軟件復(fù)位信號(hào)或上電復(fù)位信號(hào)、來自看門狗電路的超時(shí)復(fù)位信號(hào)、或來自任意手工裝置的硬件復(fù)位信號(hào)所產(chǎn)生的復(fù)位電平；當(dāng)然，邏輯控制芯片也可以集成復(fù)位芯片識(shí)別各類復(fù)位信號(hào)的功能，并直接將來自CPU的軟件復(fù)位信號(hào)或上電復(fù)位信號(hào)、來自看門狗電路的超時(shí)復(fù)位信號(hào)、或來自任意手動(dòng)部件的硬件復(fù)位信號(hào)識(shí)別為復(fù)位信號(hào) RESET_ALL。而且，邏輯控制芯片可以具有與芯片組數(shù)量相同的輸出管腳、每個(gè)輸出管腳分別連接一個(gè)芯片組內(nèi)的受電芯片的復(fù)位輸入端，即同一個(gè)芯片組內(nèi)的所有受電芯片復(fù)用一個(gè)管腳，以供邏輯控制芯片依據(jù)管腳來識(shí)別不同的芯片組；或者，采用如圖北所示的結(jié)構(gòu)，邏輯控制芯片可以具有與受電芯片總數(shù)相同的輸出管腳，無論如何劃分芯片組，邏輯控制芯片的每個(gè)輸出管腳分別連接一個(gè)受電芯片的復(fù)位輸入端，此時(shí)，邏輯控制芯片內(nèi)還進(jìn)一步存儲(chǔ)有芯片組列表，芯片組列表中記錄有連接每個(gè)芯片組內(nèi)所有受電芯片的輸出管腳，以供邏輯控制芯片識(shí)別分屬于不同芯片組的各受電芯片。當(dāng)然，也存在一種特例，即每個(gè)芯片組均只包含一個(gè)受電芯片，相當(dāng)于以受電芯片為單位向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)，那么此時(shí)，輸出電源在受電芯片復(fù)位時(shí)的負(fù)載電流變化率一定很小，但多芯片系統(tǒng)的整體復(fù)位效率就會(huì)比較低。
實(shí)際應(yīng)用中，還會(huì)存在一個(gè)受電芯片具有多個(gè)工作電壓需求、即同時(shí)由多路輸出電源同時(shí)提供多種電壓值，那么針對(duì)具有多個(gè)工作電壓需求的受電芯片，邏輯控制電路在每次接收到輸入的復(fù)位信號(hào)后，僅在復(fù)位某一路為該受電芯片提供工作電壓的輸出電源的所有受電芯片時(shí)，向該受電芯片輸出一次復(fù)位信號(hào)，即具有多種工作電壓需求的受電芯片僅屬于一路輸出電源的一個(gè)芯片組。但究竟應(yīng)當(dāng)將具有多種工作電壓需求的受電芯片劃分至哪一路輸出電源的一個(gè)芯片組，可以按照實(shí)際需要選擇最優(yōu)的一路，以使按照前文記載的公式(4)所計(jì)算出的每一路輸出電源的電壓變化量更小、并能夠同時(shí)兼顧多芯片系統(tǒng)的整體復(fù)位效率。此外，關(guān)于同一路輸出電源的各芯片組復(fù)位信號(hào)之間的時(shí)間間隔，本領(lǐng)域技術(shù)人員可以依據(jù)該路輸出電源的最小反應(yīng)時(shí)間、以及實(shí)際需要任意設(shè)定，還可利用邏輯芯片內(nèi)的一預(yù)設(shè)定時(shí)器予以控制。假設(shè)復(fù)位時(shí)間足夠短，那么對(duì)于上述時(shí)間間隔的長短不同，可能存在如下兩種情況1、上述時(shí)間間隔也較短，則同一路輸出電源中的所有芯片組，在最后一個(gè)芯片組復(fù)位時(shí)，第一個(gè)復(fù)位的芯片組中的受電芯片仍未開始復(fù)位完成后的正常工作，該路輸出電源的負(fù)載電流變化可以如圖如所示的階梯狀，此時(shí)，該路輸出電源在受電芯片復(fù)位過程中的電壓變化值的最大值max { Δ V_j}為
Lχ[(Ini n)2-(IOI J2Imax{AVJ}=max{ olj^ "L」J}，其中，Iol』為第j個(gè)芯片組復(fù)位時(shí)的輕載
C0
電值，I〇L—0 — I〇H、I〇L—J — I〇L ；可見，對(duì)于上述時(shí)間間隔也較短的情況，實(shí)際上是將原本集中在同一時(shí)間段內(nèi)負(fù)載電流的變化總量[ara)2-aj2]分布在不同時(shí)間段，并相當(dāng)于將輸出電源在受電芯片復(fù)位時(shí)的電壓變化總量也分布在不同時(shí)間段予以疊加；而由于每一時(shí)間段的負(fù)載電流變化量 [(IoLj-i)2" (Iolj)2]顯然小于負(fù)載電流的變化總量[(U 2_ (I J2]，因而max { Δ V_j}顯然小
于現(xiàn)有方式中的];相應(yīng)地，可以按照每個(gè)芯片組復(fù)位不會(huì)使該路輸出電源
的負(fù)載電流下降過大的原則劃分芯片組，從而使max { Δ V_j}不會(huì)過大。2、上述時(shí)間間隔也較長，則同一路輸出電源中連續(xù)實(shí)現(xiàn)復(fù)位的兩個(gè)芯片組中，后一個(gè)芯片組復(fù)位開始時(shí)，前一個(gè)芯片組的復(fù)位已開始復(fù)位完成后的正常工作，那么該路輸出電源的負(fù)載電流變化如圖4b所示的起伏狀，此時(shí)，該路輸出電源在受電芯片復(fù)位過程中的電壓變化值的最大值max { Δ V_j}為
Lx[(IOH)2-(min{IOL Λ)2]max{AVJ}==~ 工 °LJ ，其中，Iol j為第j個(gè)芯片組復(fù)位時(shí)的輕載
電流值；可見，對(duì)于上述時(shí)間間隔較長的情況，實(shí)際上是也將原本集中在同一時(shí)間段內(nèi)負(fù)載電流的變化總量[ara)2-aj2]分布在不同時(shí)間段，相當(dāng)于將輸出電源在受電芯片復(fù)位時(shí)的電壓變化總量也分布在不同時(shí)間段且相互獨(dú)立；而由于minUm」}顯然大于I…因此
max{AV_j}顯然小于現(xiàn)有方式中的；相應(yīng)地，可以按照min 」}不會(huì)過
小的原則劃分芯片組，從而使max { Δ V_j}不會(huì)過大。
上述如圖如和圖4b所示出的兩種負(fù)載電流變化情況相比較，如圖如所示出的階梯狀變化方式更易于保證多芯片系統(tǒng)的可靠性和穩(wěn)定性。因而為了確保輸出電源的負(fù)載電流按照如圖如所示的階梯狀變化，實(shí)際應(yīng)用中，對(duì)于共用同一路輸出電源的所有芯片組， 邏輯控制芯片分時(shí)輸出的所有復(fù)位信號(hào)可以在最后一個(gè)芯片組觸發(fā)復(fù)位后同時(shí)停止輸出， 即除了最后一個(gè)觸發(fā)復(fù)位的芯片組之外，對(duì)其他芯片組持續(xù)輸出復(fù)位信號(hào)、以使其他芯片組持續(xù)保持觸發(fā)復(fù)位的狀態(tài)，直至最后一個(gè)觸發(fā)復(fù)位的芯片組被觸發(fā)復(fù)位，從而使分時(shí)觸發(fā)復(fù)位的所有芯片組同時(shí)解除復(fù)位。以上是對(duì)本實(shí)施例中可實(shí)現(xiàn)復(fù)位的多芯片系統(tǒng)的詳細(xì)說明。下面，再對(duì)本實(shí)施例中的多芯片復(fù)位的控制方法進(jìn)行詳細(xì)說明。圖5為本發(fā)明實(shí)施例中多芯片復(fù)位的控制方法的示例性流程圖。本實(shí)施例中多芯片復(fù)位的控制方法，適用于包含若干路輸出電源、以及若干受電芯片的多芯片系統(tǒng)，其中， 每路輸出電源分別提供不同的輸出電壓、具有相同工作電壓需求的受電芯片共用對(duì)應(yīng)的一路輸出電源，如圖5所示，該控制方法包括如下步驟步驟501，接收輸入的復(fù)位信號(hào)。本步驟中接收到輸入的復(fù)位信號(hào)，可以是來自CPU的上電復(fù)位信號(hào)、或來自CPU的軟件復(fù)位信號(hào)、或來自看門狗電路的超時(shí)復(fù)位信號(hào)、或來自任意手動(dòng)部件的硬件復(fù)位信號(hào)。步驟502，在接收到輸入的復(fù)位信號(hào)后，以預(yù)先劃分的芯片組為單位向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)，以使該路輸出電源在每次受電芯片復(fù)位時(shí)的負(fù)載電流變化率小于預(yù)定的閾值，從而使前文記載的公式中的負(fù)載電流平方差較小，進(jìn)而使前文記載的公式(4)所計(jì)算出的每一路輸出電源的電壓變化量較小。本步驟中提及的每個(gè)芯片組包含至少一個(gè)受電芯片，各芯片組中的受電芯片數(shù)量均相同、或各芯片組中的受電芯片數(shù)量不全相同，只要能夠保證各芯片組中的受電芯片工作電流之和均處于預(yù)定的取值區(qū)間內(nèi)，并使前文記載的公式(4)所計(jì)算出的每一路輸出電源的電壓變化量不會(huì)過大。其中，存在一種特例，即每個(gè)芯片組均只包含一個(gè)受電芯片，并相當(dāng)于以受電芯片為單位向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)。實(shí)際應(yīng)用中，還會(huì)存在一個(gè)受電芯片具有多個(gè)工作電壓需求、即同時(shí)由多路輸出電源同時(shí)提供多種電壓值，那么針對(duì)具有多個(gè)工作電壓需求的受電芯片，在每次接收到輸入的復(fù)位信號(hào)后執(zhí)行本步驟時(shí)，僅在復(fù)位某一路為該受電芯片提供工作電壓的輸出電源的所有受電芯片時(shí)，向該受電芯片輸出一次復(fù)位信號(hào)，即具有多種工作電壓需求的受電芯片僅屬于一路輸出電源的一個(gè)芯片組。但究竟應(yīng)當(dāng)將具有多種工作電壓需求的受電芯片劃分至哪一路輸出電源的一個(gè)芯片組，可以按照實(shí)際需要選擇最優(yōu)的一路，以使按照前文記載的公式(4)所計(jì)算出的每一路輸出電源的電壓變化量更小、并能夠同時(shí)兼顧多芯片系統(tǒng)的整體復(fù)位效率。關(guān)于同一路輸出電源的各芯片組復(fù)位信號(hào)之間的時(shí)間間隔，本領(lǐng)域技術(shù)人員可以依據(jù)該路輸出電源的最小反應(yīng)時(shí)間、以及實(shí)際需要任意設(shè)定，且本步驟還可利用一預(yù)設(shè)定時(shí)器予以控制。而對(duì)于上述時(shí)間間隔長短不同的情況，在前文已經(jīng)論述，此處就不再贅述。此外，更優(yōu)地，對(duì)于共用同一路輸出電源的所有芯片組，本步驟分時(shí)輸出的所有復(fù)位信號(hào)可以在最后一個(gè)芯片組觸發(fā)復(fù)位后同時(shí)停止輸出，即除了最后一個(gè)觸發(fā)復(fù)位的芯片組之外，對(duì)其他芯片組持續(xù)輸出復(fù)位信號(hào)、以使其他芯片組持續(xù)保持觸發(fā)復(fù)位的狀態(tài)，直至最后一個(gè)觸發(fā)復(fù)位的芯片組被觸發(fā)復(fù)位，從而使分時(shí)觸發(fā)復(fù)位的所有芯片組同時(shí)解除復(fù)位。至此，本流程結(jié)束。如圖6所示，在本實(shí)施例中多芯片復(fù)位的控制方法具體實(shí)現(xiàn)時(shí)，可以采用如下流程步驟601，接收輸入的復(fù)位信號(hào)。本步驟中接收到輸入的復(fù)位信號(hào)與步驟501相同，此處不在贅述。步驟602，分別向每一路輸出電源的未進(jìn)行復(fù)位的一組芯片組內(nèi)所有受電芯片持續(xù)輸出復(fù)位信號(hào)、并啟動(dòng)每一路輸出電源所對(duì)應(yīng)的定時(shí)器，然后執(zhí)行步驟603。步驟603，判斷各路輸出電源所對(duì)應(yīng)的定時(shí)器是否計(jì)時(shí)到達(dá)，如果是，則針對(duì)該路輸出電源的受電芯片執(zhí)行步驟604，否則針對(duì)該路輸出電源的受電芯片繼續(xù)執(zhí)行本步驟。步驟604，判斷同一路輸出電源是否還存在未進(jìn)行復(fù)位的受電芯片，如果是，則針對(duì)該路輸出電源的受電芯片返回步驟602，否則針對(duì)該路輸出電源的受電芯片復(fù)位結(jié)束、停止向該路輸出電源所有芯片組內(nèi)的受電芯片輸出的復(fù)位信號(hào)，使分時(shí)觸發(fā)復(fù)位的所有芯片組同時(shí)解除復(fù)位。至此，上述流程結(jié)束。由上述技術(shù)多芯片系統(tǒng)、以及多芯片復(fù)位的控制方法可見，在本實(shí)施例中，共用同一路輸出電源的所有受電芯片并不是由同一個(gè)復(fù)位信號(hào)來同步觸發(fā)復(fù)位、而是由分時(shí)輸出的不同復(fù)位信號(hào)來觸發(fā)復(fù)位，因此，對(duì)于一路輸出電源來說，其供電的所有受電芯片并不是同時(shí)觸發(fā)復(fù)位，從而就能減小受電芯片復(fù)位后的瞬時(shí)電流變化的平方差，進(jìn)而就能夠減小受電芯片復(fù)位時(shí)所產(chǎn)生的電壓過沖。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換以及改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種可實(shí)現(xiàn)復(fù)位的多芯片系統(tǒng)，包括輸出電源；共用一路輸出電源的若干受電芯片；其特征在于，還包括邏輯控制芯片，其在接收到輸入的復(fù)位信號(hào)后，向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)、以使該路輸出電源在每次有芯片復(fù)位時(shí)的負(fù)載電流變化率小于預(yù)定的閾值。
2.如權(quán)利要求1所述的多芯片系統(tǒng)，其特征在于，邏輯控制芯片進(jìn)一步以預(yù)先劃分的芯片組為單位，向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)。
3.如權(quán)利要求2所述的多芯片系統(tǒng)，其特征在于，各芯片組中的受電芯片工作電流之和均處于預(yù)定的取值區(qū)間內(nèi)。
4.如權(quán)利要求2所述的多芯片系統(tǒng)，其特征在于，輸出電源為多路、每路輸出電源分別提供不同的輸出電壓；若干受電芯片具有不同工作電壓需求，其中，具有相同工作電壓需求的受電芯片共用對(duì)應(yīng)的一路輸出電源，且，同時(shí)具有多于一種工作電壓需求的受電芯片僅屬于一路輸出電源的一個(gè)芯片組。
5.如權(quán)利要求2至4中任一項(xiàng)所述的多芯片系統(tǒng)，其特征在于，對(duì)于共用同一路輸出電源的所有芯片組，邏輯控制芯片分時(shí)輸出的所有復(fù)位信號(hào)在最后一個(gè)芯片組觸發(fā)復(fù)位后同時(shí)停止輸出。
6.如權(quán)利要求2至4中任一項(xiàng)所述的多芯片系統(tǒng)，其特征在于，邏輯控制芯片具有與受電芯片數(shù)量相同的輸出管腳，且每個(gè)輸出管腳分別連接一個(gè)受電芯片的復(fù)位輸入端；邏輯控制芯片內(nèi)還進(jìn)一步存儲(chǔ)有芯片組列表，芯片組列表中記錄有連接每個(gè)芯片組內(nèi)所有受電芯片的輸出管腳，以供邏輯控制芯片識(shí)別分屬于不同芯片組的各受電芯片。
7.如權(quán)利要求2至4中任一項(xiàng)所述的多芯片系統(tǒng)，其特征在于，邏輯控制芯片具有與芯片組數(shù)量相同的輸出管腳，且每個(gè)輸出管腳分別連接一個(gè)芯片組內(nèi)所有受電芯片的復(fù)位輸入端；邏輯控制芯片進(jìn)一步依據(jù)管腳來識(shí)別不同的芯片組。
8.如權(quán)利要求2至4中任一項(xiàng)所述的多芯片系統(tǒng)，其特征在于，邏輯控制芯片接收到輸入的復(fù)位信號(hào)來自CPU、或看門狗、或手動(dòng)輸入裝置。
9.一種多芯片復(fù)位的控制方法，適用于包含輸出電源、以及共用一路輸出電源的若干受電芯片的多芯片系統(tǒng)；其特征在于，該控制方法包括如下步驟在接收到輸入的復(fù)位信號(hào)后，向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)、以使該路輸出電源在每次有芯片復(fù)位時(shí)負(fù)載電流變化率小于預(yù)定的閾值。
10.如權(quán)利要求9所述的控制方法，其特征在于，該控制方法進(jìn)一步以預(yù)先劃分的芯片組為單位，向共用同一路輸出電源的各受電芯片分時(shí)輸出復(fù)位信號(hào)。
11.如權(quán)利要求10所述的控制方法，其特征在于，各芯片組中的受電芯片工作電流之和均處于預(yù)定的取值區(qū)間內(nèi)。
12.如權(quán)利要求10所述的控制方法，其特征在于，輸出電源為多路、每路輸出電源分別提供不同的輸出電壓；若干受電芯片具有不同工作電壓需求，其中，具有相同工作電壓需求的受電芯片共用對(duì)應(yīng)的一路輸出電源，且，同時(shí)具有多于一種工作電壓需求的受電芯片僅屬于一路輸出電源的一個(gè)芯片組。
13.如權(quán)利要求9至12中任一項(xiàng)所述的控制方法，其特征在于，對(duì)于共用同一路輸出電源的所有芯片組，該控制方法分時(shí)輸出的所有復(fù)位信號(hào)在最后一個(gè)芯片組觸發(fā)復(fù)位后同時(shí)停止輸出。
14.如權(quán)利要求9至12中任一項(xiàng)所述的控制方法，其特征在于，該控制方法接收到輸入的復(fù)位信號(hào)為上電復(fù)位信號(hào)、或軟件復(fù)位信號(hào)、或超時(shí)復(fù)位信號(hào)、或硬件復(fù)位信號(hào)。
全文摘要
本發(fā)明公開了一種可實(shí)現(xiàn)復(fù)位的多芯片系統(tǒng)、以及一種多芯片復(fù)位的控制方法。在本發(fā)明中，共用同一路輸出電源的所有受電芯片并不是由同一個(gè)復(fù)位信號(hào)來同步觸發(fā)復(fù)位、而是分別由分時(shí)輸出的不同復(fù)位信號(hào)來觸發(fā)復(fù)位，因此，對(duì)于一路輸出電源來說，其供電的所有受電芯片不是同時(shí)被觸發(fā)復(fù)位，使得該路輸出電源在每次有芯片復(fù)位時(shí)的負(fù)載電流變化率較小，從而就能減小受電芯片復(fù)位時(shí)的瞬時(shí)電流變化的平方差，進(jìn)而就能夠減小受電芯片復(fù)位時(shí)所產(chǎn)生的電壓過沖。
文檔編號(hào)H03K17/22GK102237865SQ20101015989
公開日2011年11月9日 申請(qǐng)日期2010年4月23日 優(yōu)先權(quán)日2010年4月23日
發(fā)明者王玉田, 高玉山 申請(qǐng)人:杭州華三通信技術(shù)有限公司