專利名稱：一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電平轉(zhuǎn)移技術(shù)，尤其是涉及一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移 電路。
背景技術(shù)：
在許多集成電路中，為滿足集成電路中不同半導(dǎo)體器件的耐壓要求，需要將較低 的電平信號轉(zhuǎn)換成較高的電平信號，或者將較高的電平信號轉(zhuǎn)換成較低的電平信號，電平 轉(zhuǎn)移(Level shift)技術(shù)即用于實(shí)現(xiàn)這種功能。傳統(tǒng)的電平轉(zhuǎn)移電路通常是直接將輸入信號轉(zhuǎn)換成一個與輸入信號相位一致的 輸出信號。如果是集成電路需要的輸入信號送入到電平轉(zhuǎn)移電路的輸入端時，集成電路保 持正常工作狀態(tài)。但是，如果在電平轉(zhuǎn)移電路的輸入端產(chǎn)生一個干擾信號，則電平轉(zhuǎn)移電路 的輸出端輸出的輸出信號則帶有不確定性，可能輸出一個高電平，也可能輸出一個低電平。 這種傳統(tǒng)的電平轉(zhuǎn)移電路輸出信號的不確定性有可能會對集成電路中的半導(dǎo)體器件造成 不可恢復(fù)的損壞，典型的例子如用電平轉(zhuǎn)移電路驅(qū)動半橋驅(qū)動電路，如果電平轉(zhuǎn)移電路的 輸出端輸出的輸出信號用來驅(qū)動高壓側(cè)的N型MOSFEF管，那么當(dāng)?shù)蛪簜?cè)的N型MOSFET管導(dǎo) 通的同時，在電平轉(zhuǎn)移電路的輸入端會產(chǎn)生一個干擾信號，該干擾信號觸發(fā)電平轉(zhuǎn)移電路 工作，則電平轉(zhuǎn)移電路可能輸出一個高電平讓高壓側(cè)的N型MOSFET管導(dǎo)通，這時就會出現(xiàn) 高壓側(cè)的N型MOSFET管和低壓側(cè)的N型MOSFET管同時導(dǎo)通的情況，高壓側(cè)的N型MOSFET 管和低壓側(cè)的N型MOSFET管就會同時被損壞。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種具有較強(qiáng)的抗干擾保護(hù)功能的電平轉(zhuǎn)移 電路，該電平轉(zhuǎn)移電路能夠在出現(xiàn)干擾信號時，保持輸出端輸出固定電平以關(guān)閉驅(qū)動的后 續(xù)電路工作進(jìn)行保護(hù)。本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為一種具有抗干擾保護(hù)功能的電平 轉(zhuǎn)移電路，包括脈沖產(chǎn)生電路、第一 MOS管、第二 MOS管、上拉電阻、第一比較器、第二比較 器、邏輯電路和RS觸發(fā)器，所述的脈沖產(chǎn)生電路的輸入端接入輸入信號，所述的脈沖產(chǎn)生 電路的第一輸出端輸出在輸入信號的上升沿時產(chǎn)生的脈沖信號，所述的脈沖產(chǎn)生電路的第 二輸出端輸出在輸入信號的下降沿時產(chǎn)生的脈沖信號，所述的脈沖產(chǎn)生電路的第一輸出端 與所述的第一 MOS管的柵極相連接，所述的脈沖產(chǎn)生電路的第二輸出端與所述的第二 MOS 管的柵極相連接，所述的第一 MOS管的源極和襯底及所述的第二 MOS管的源極和襯底均接 地，所述的第一 MOS管的漏極和所述的第二 MOS管的漏極相連接，其公共連接端分別與所述 的上拉電阻的第一端、所述的第一比較器的第一輸入端和所述的第二比較器的第一輸入端 相連接，所述的上拉電阻的第二端接高壓電源，所述的第一比較器的第二輸入端接入第一 基準(zhǔn)電壓，所述的第二比較器的第二輸入端接入第二基準(zhǔn)電壓，所述的第一基準(zhǔn)電壓小于 所述的第二基準(zhǔn)電壓，所述的第一 MOS管導(dǎo)通時所述的第一 MOS管的漏極與所述的第二 MOS
4管的漏極的公共連接端處的電壓大于所述的第一基準(zhǔn)電壓且小于所述的第二基準(zhǔn)電壓，所 述的第二 MOS管導(dǎo)通時所述的第一 MOS管的漏極與所述的第二 MOS管的漏極的公共連接端 處的電壓小于所述的第一基準(zhǔn)電壓，所述的邏輯電路具有第一輸入端、第二輸入端、第一輸 出端及第二輸出端，所述的邏輯電路的第一輸入端與所述的第一比較器的輸出端相連接， 所述的邏輯電路的第二輸入端與所述的第二比較器的輸出端相連接，所述的第一 MOS管的 漏極與所述的第二 MOS管的漏極的公共連接端處的電壓大于所述的第一基準(zhǔn)電壓且小于 所述的第二基準(zhǔn)電壓時，所述的第二比較器的輸出信號發(fā)生翻轉(zhuǎn)，所述的邏輯電路的第二 輸出端與所述的RS觸發(fā)器的置位輸入端相連接，所述的邏輯電路的第二輸出端輸出的信 號作為所述的RS觸發(fā)器的置位信號輸入到所述的RS觸發(fā)器的置位輸入端，所述的RS觸發(fā) 器的輸出端輸出高電平，所述的第一 MOS管的漏極與所述的第二 MOS管的漏極的公共連接 端處的電壓小于所述的第一基準(zhǔn)電壓時，所述的第二比較器的輸出信號和所述的第一比較 器的輸出信號先后發(fā)生翻轉(zhuǎn)，所述的邏輯電路屏蔽所述的第二比較器的輸出信號，所述的 邏輯電路的第一輸出端與所述的RS觸發(fā)器的復(fù)位輸入端相連接，所述的邏輯電路的第一 輸出端輸出的信號作為所述的RS觸發(fā)器的復(fù)位信號輸入到所述的RS觸發(fā)器的復(fù)位輸入 端，所述的RS觸發(fā)器的輸出端輸出低電平。所述的第一 MOS管和所述的第二 MOS管均為N溝道MOS管，所述的第一 MOS管的 寬長比與所述的第二 MOS管的寬長比不相等。所述的第一 MOS管和所述的第二 MOS管均為N溝道MOSFET管，所述的第一 MOS管 的寬長比與所述的第二 MOS管的寬長比不相等。所述的輸入信號為方波信號。所述的邏輯電路主要由第一反相器、第二反相器、第三反相器、第四反相器、第五 反相器、第六反相器、第七反相器、第一與門、第二與門和電容組成，所述的第一反相器的輸 入端作為所述的邏輯電路的第一輸入端，其通過第一接線端子與所述的第一比較器的輸出 端相連接，所述的第一反相器的輸出端分別與所述的第四反相器34輸入端和所述的第一 與門的第一輸入端相連接，所述的第四反相器的輸出端作為所述的邏輯電路的第一輸出 端，其通過第三接線端子與所述的RS觸發(fā)器的復(fù)位輸入端相連接，所述的第二反相器的輸 入端作為所述的邏輯電路的第二輸入端，其通過第二接線端子與所述的第二比較器的輸出 端相連接，所述的第二反相器的輸出端與所述的第一與門的第二輸入端相連接，所述的第 一與門的輸出端與所述的第三反相器的輸入端相連接，所述的第三反相器的輸出端分別與 所述的第二與門的第一輸入端和所述的第五反相器的輸入端相連接，所述的第五反相器的 輸出端分別與所述的第七反相器的輸入端和所述的電容的第一端相連接，所述的電容的第 二端接地，所述的第七反相器的輸出端與所述的第二與門的第二輸入端相連接，所述的第 二與門的輸出端與所述的第六反相器的輸入端相連接，所述的第六反相器的輸出端作為所 述的邏輯電路的第二輸出端，其通過第四接線端子與所述的RS觸發(fā)器的置位輸入端相連 接。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于由脈沖產(chǎn)生電路、第一MOS管、第二MOS管、第 一比較器、第二比較器、邏輯電路及RS觸發(fā)器構(gòu)成電平轉(zhuǎn)移電路，由于接入第一比較器的 第二輸入端的第一基準(zhǔn)電壓小于接入第二比較器的第二輸入端的第二基準(zhǔn)電壓，通過調(diào)節(jié) 第一 MOS管的寬長比和第二 MOS管的寬長比，使第一 MOS管導(dǎo)通時第一 MOS管的漏極與第
5二 MOS管的漏極的公共連接端處的電壓大于第一基準(zhǔn)電壓的值且小于第二基準(zhǔn)電壓的值， 使第二 MOS管導(dǎo)通時第一 MOS管的漏極與第二 MOS管的漏極的公共連接端處的電壓小于第 一基準(zhǔn)電壓的值，這樣當(dāng)該電平轉(zhuǎn)移電路正常工作時，其輸出一個與輸入信號一致的電平 信號，而當(dāng)因干擾信號引起該電平轉(zhuǎn)移電路工作時，該電平轉(zhuǎn)移電路輸出一個固定電平，該 固定電平將關(guān)斷該電平轉(zhuǎn)移電路驅(qū)動的后續(xù)電路，從而達(dá)到了保護(hù)后續(xù)電路的功能。


圖1為本發(fā)明的電平轉(zhuǎn)移電路的電路原理圖；圖2a為脈沖產(chǎn)生電路的輸入端接入的輸入信號的波形示意圖；圖2b為脈沖產(chǎn)生電路的第一輸出端輸出在輸入信號的上升沿時產(chǎn)生的脈沖信號 的波形示意圖；圖2c為脈沖產(chǎn)生電路的第二輸出端輸出在輸入信號的下降沿時產(chǎn)生的脈沖信號 的波形示意圖；圖2d為邏輯電路的第二輸出端輸出的置位信號的波形示意圖；圖2e為邏輯電路的第一輸出端輸出的復(fù)位信號的波形示意圖；圖2f為RS觸發(fā)器的輸出端輸出的輸出信號的波形示意圖；圖3為邏輯電路圖。
具體實(shí)施例方式以下結(jié)合附圖實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)描述。本發(fā)明提出的一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移電路，如圖1所示，其包括脈 沖產(chǎn)生電路19、第一 MOS管20、第二 MOS管21、上拉電阻22、第一比較器23、第二比較器24、 邏輯電路25和RS觸發(fā)器26，邏輯電路25的電源端和RS觸發(fā)器26的電源端均接高壓電源 HV，脈沖產(chǎn)生電路19的輸入端接入輸入信號IN，輸入信號IN為如圖2a所示的高電平電位 較低的方波信號，脈沖產(chǎn)生電路19將輸入信號IN的上升沿變成一個脈沖信號，其第一輸出 端輸出在輸入信號IN的上升沿時產(chǎn)生的如圖2b所示的脈沖信號SET，脈沖產(chǎn)生電路19將 輸入信號IN的下降沿變成一個脈沖信號，其第二輸出端輸出在輸入信號的下降沿時產(chǎn)生 的如圖2c所示的脈沖信號RESET，脈沖產(chǎn)生電路19的第一輸出端與第一MOS管20的柵極相 連接，脈沖產(chǎn)生電路19的第二輸出端與第二MOS管21的柵極相連接，第一MOS管20的源極 和襯底及第二 MOS管21的源極和襯底均接地，第一 MOS管20的漏極和第二 MOS管21的漏 極相連接，其公共連接端分別與上拉電阻22的第一端、第一比較器23的第一輸入端和第二 比較器24的第一輸入端相連接，上拉電阻22的第二端接高壓電源HV，第一比較器23的第 二輸入端接入第一基準(zhǔn)電壓Vref 1，第二比較器24的第二輸入端接入第二基準(zhǔn)電壓Vref 2， 邏輯電路25具有第一輸入端、第二輸入端、第一輸出端及第二輸出端，邏輯電路25的第一 輸入端與第一比較器23的輸出端相連接，邏輯電路25的第二輸入端與第二比較器24的輸 出端相連接，邏輯電路25的第一輸出端輸出的信號如圖2e所示，該信號作為RS觸發(fā)器26 的復(fù)位信號輸入到RS觸發(fā)器26的復(fù)位輸入端R，邏輯電路25的第二輸出端輸出的信號如 圖2d所示，該信號作為RS觸發(fā)器26的置位信號輸入到RS觸發(fā)器26的置位輸入端S，當(dāng) 如圖2b所示的脈沖信號SET來臨時RS觸發(fā)器26被置位，RS觸發(fā)器26的輸出端輸出高電平，當(dāng)如圖2c所示的脈沖信號RESET來臨時RS觸發(fā)器26被復(fù)位，RS觸發(fā)器26的輸出端輸 出低電平，RS觸發(fā)器26的輸出端輸出的輸出信號Vout的占空比和周期與輸入信號Vin的 占空比和周期保持一致，該輸出信號Vout如圖2f所示，其為一個高電平電位較高的方波信 號，實(shí)現(xiàn)了電平轉(zhuǎn)移電路的基本功能，即將較低的電平信號轉(zhuǎn)換成了一個較高的電平信號。在此具體實(shí)施例中，第一 MOS管20和第二 MOS管21可均采用N溝道MOS管，也可 以均采用N溝道MOSFET管；第一 MOS管20的寬長比與第二 MOS管21的寬長比不相等。在此，第一基準(zhǔn)電壓Vrefl的值小于第二基準(zhǔn)電壓Vref2的值，調(diào)節(jié)第一 MOS管20 的寬長比及上拉電阻22的電阻值，當(dāng)脈沖產(chǎn)生電路19的第一輸出端輸出的脈沖信號SET 為高電平，且脈沖產(chǎn)生電路19的第二輸出端輸出的脈沖信號RESET為低電平時，使第一MOS 管20導(dǎo)通時第一 MOS管20的漏極與第二 MOS管21的漏極的公共連接端處的電壓VDS大 于第一基準(zhǔn)電壓Vrefl的值且小于第二基準(zhǔn)電壓Vref2的值；再調(diào)節(jié)第二 MOS管21的寬長 比，當(dāng)脈沖產(chǎn)生電路19的第一輸出端輸出的脈沖信號SET為低電平，且脈沖產(chǎn)生電路19的 第二輸出端輸出的脈沖信號RESET為高電平時，使第二 MOS管21導(dǎo)通時第一 MOS管20的 漏極與第二 MOS管21的漏極的公共連接端處的電壓VDS小于第一基準(zhǔn)電壓Vrefl。這樣， 當(dāng)脈沖產(chǎn)生電路19的第一輸出端輸出的脈沖信號SET來臨時，由于第一 MOS管20的漏極 與第二 MOS管21的漏極的公共連接端處的電壓VDS大于第一基準(zhǔn)電壓Vrefl的值且小于 第二基準(zhǔn)電壓Vref2，因此只有第二比較器24發(fā)生翻轉(zhuǎn)，第二比較器24的輸出信號通過邏 輯電路25處理后，邏輯電路25的第二輸出端輸出一個信號作為RS觸發(fā)器26的置位信號 輸入到RS觸發(fā)器26的置位輸入端S，RS觸發(fā)器被置位，其輸出端輸出高電平。當(dāng)脈沖產(chǎn)生 電路19的第二輸出端輸出的脈沖信號RESET來臨時，由于第一 MOS管20的漏極與第二 MOS 管21的漏極的公共連接端處的電壓VDS小于第一基準(zhǔn)電壓Vrefl，因此第一比較器23和 第二比較器24都要發(fā)生翻轉(zhuǎn)，但是邏輯電路25此時將屏蔽掉第二比較器24的輸出信號， 并在邏輯電路25的第一輸出端輸出一個信號作為RS觸發(fā)器26的復(fù)位信號輸入到RS觸發(fā) 器26的復(fù)位輸入端R，RS觸發(fā)器被復(fù)位，其輸出端輸出低電平。由于RS觸發(fā)器的輸出信號 Vout的上升沿由輸入信號IN的上升沿產(chǎn)生的脈沖信號SET得到，輸出信號Vout的下降沿 由輸入信號IN的下降沿產(chǎn)生的脈沖信號RESET得到，輸出信號Vout的占空比和周期與輸 入信號IN的占空比和周期保持一致，從而實(shí)現(xiàn)了電平轉(zhuǎn)移電路的基本功能。當(dāng)出現(xiàn)干擾信號時，由于干擾信號通常為一個很窄的脈沖信號，脈沖產(chǎn)生電路19 的第一輸出端輸出的脈沖信號SET和脈沖產(chǎn)生電路19的第二輸出端輸出的脈沖信號RESET 上將同時產(chǎn)生一個脈沖干擾信號，第一 MOS管20的漏極與第二 MOS管21的漏極的公共連 接端處的電壓VDS必將下降到小于第一基準(zhǔn)電壓Vref 1，如上所述，當(dāng)?shù)谝?MOS管20的漏極 與第二 MOS管21的漏極的公共連接端處的電壓VDS小于第一基準(zhǔn)電壓Vrefl時，第二比較 器24和第一比較器23先后發(fā)生翻轉(zhuǎn)，第二比較器24的輸出端輸出的信號將被邏輯電路25 給屏蔽掉，只有第一比較器23的輸出端輸出的信號通過邏輯電路25處理后，邏輯電路25 的第一輸出端輸出的信號作為RS觸發(fā)器26的復(fù)位信號送入到RS觸發(fā)器26的復(fù)位輸入端 R，RS觸發(fā)器26被復(fù)位或者保持復(fù)位，RS觸發(fā)器26輸出信號Vout將變?yōu)榈碗娖交蛘弑３?低電平，此時該電平轉(zhuǎn)移電路所驅(qū)動的后續(xù)電路被關(guān)斷，從而實(shí)現(xiàn)了抗干擾保護(hù)功能。用本發(fā)明的電平轉(zhuǎn)移電路驅(qū)動半橋驅(qū)動電路時，當(dāng)出現(xiàn)干擾信號時，本發(fā)明的 電平轉(zhuǎn)移電路總是輸出低電平，關(guān)斷高壓側(cè)的N型MOSFET管，這樣避免了高壓側(cè)的N型MOSFET管和低壓側(cè)的N型MOSFET管同時導(dǎo)通，有效保護(hù)了高壓側(cè)的N型MOSFET管和低壓 側(cè)的N型MOSFET管不被損壞。在此具體實(shí)施例中，脈沖產(chǎn)生電路19采用現(xiàn)有技術(shù)，第一比較器23和第二比較器 24均采用常見的電壓幅度比較器，RS觸發(fā)器26采用現(xiàn)有的基本RS觸發(fā)器。在此具體實(shí)施例中，邏輯電路25可采用如圖3所示的電路結(jié)構(gòu)，其包括第一反相 器30、第二反相器31、第三反相器33、第四反相器34、第五反相器37、第六反相器36、第七 反相器38、第一與門32、第二與門35和電容39，第一反相器30的輸入端作為邏輯電路25 的第一輸入端，其通過第一接線端子mi與第一比較器23的輸出端相連接，第一反相器30 的輸出端分別與第四反相器34的輸入端和第一與門32的第一輸入端相連接，第四反相器 34的輸出端作為邏輯電路25的第一輸出端，其通過第三接線端子Rl與RS觸發(fā)器26的復(fù) 位輸入端R相連接，第二反相器31的輸入端作為邏輯電路25的第二輸入端，其通過第二接 線端子IN2與第二比較器24的輸出端相連接，第二反相器31的輸出端與第一與門32的第 二輸入端相連接，第一與門32的輸出端與第三反相器33的輸入端相連接，第三反相器33 的輸出端分別與第二與門35的第一輸入端和第五反相器37的輸入端相連接，第五反相器 37的輸出端分別與第七反相器38的輸入端和電容39的第一端相連接，第七反相器38的輸 出端與第二與門35的第二輸入端相連接，第二與門35的輸出端與第六反相器36的輸入端 相連接，第六反相器36的輸出端作為邏輯電路25的第二輸出端，其通過第四接線端子Sl 與RS觸發(fā)器26的置位輸入端S相連接，電容39的第二端接地。當(dāng)如圖2b所示的脈沖信 號SET來臨時，只有第二比較器24發(fā)生翻轉(zhuǎn)，此時第一比較器23輸出保持低電平，則第一 反相器30輸出高電平，第一與門32有效，第二比較器24的輸出端輸出的信號可以通過第 一與門32，再經(jīng)過后面的第三反相器33、第六反相器36、第五反相器37、第七反相器38和 第二與門35以及電容39處理后輸出一個脈沖信號，該脈沖信號作為RS觸發(fā)器26的置位 信號輸入到RS觸發(fā)器26的置位輸入端S，RS觸發(fā)器被置位。當(dāng)如圖2c所示的脈沖信號 RESET來臨時，第一比較器23和第二比較器24都要發(fā)生翻轉(zhuǎn)，第一比較器23的輸出端輸 出的信號可以直接通過第一反相器30和第四反相器34輸入到RS觸發(fā)器26的復(fù)位輸入端 R0第一比較器23的輸出端輸出的信號經(jīng)過第一反相器30輸入到第一與門32的第一輸入 端，第二比較器24的輸出端輸出的信號經(jīng)過第二反相器31輸入到第一與門32的第二輸入 端，但是由于第一基準(zhǔn)電壓Vrefl的值小于第二基準(zhǔn)電壓Vref2的值，第一比較器23發(fā)生 翻轉(zhuǎn)的時間略滯后于第二比較器發(fā)生翻轉(zhuǎn)的時間，因此，第一與門32的第一輸入端與第二 輸入端的信號存在一個時間差，具體來說是第一與門32的第一輸入端信號上升沿略滯后 于第一與門32的第二輸入端信號的上升沿，第一與門32的第一輸入端信號下降沿略超前 于第一與門32的第二輸入端信號的下降沿，這樣第一與門32的輸出端將輸出兩個脈沖寬 度極窄的負(fù)脈沖信號，這兩個極窄的負(fù)脈沖信號即經(jīng)過第三反相器33后變成兩個脈沖寬 度極窄的正脈沖信號，這兩個脈沖寬度極窄的正脈沖信號將被第五反相器37、第七反相器 38、電容39和第二與門35組成的屏蔽電路給屏蔽掉，最后在第二與門35的輸出端輸出一 個高電平，第六反相器36的輸出端輸出一個低電平，該低電平輸入到RS觸發(fā)器26的置位 輸入端S，RS觸發(fā)器26不會被置位。因此當(dāng)?shù)谝槐容^器23和第二比較器24都發(fā)生翻轉(zhuǎn)時 RS觸發(fā)器26只被復(fù)位，輸出低電平。在此具體實(shí)施方式
中，RS觸發(fā)器26的置位和復(fù)位信號被認(rèn)為是低電平有效，如果RS觸發(fā)器26為高電平有效，則只需在第四反相器34和第六反相器36后面分別連接一個具 有反相功能的電路結(jié)構(gòu)即可。
權(quán)利要求
一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移電路，其特征在于包括脈沖產(chǎn)生電路、第一MOS管、第二MOS管、上拉電阻、第一比較器、第二比較器、邏輯電路和RS觸發(fā)器，所述的脈沖產(chǎn)生電路的輸入端接入輸入信號，所述的脈沖產(chǎn)生電路的第一輸出端輸出在輸入信號的上升沿時產(chǎn)生的脈沖信號，所述的脈沖產(chǎn)生電路的第二輸出端輸出在輸入信號的下降沿時產(chǎn)生的脈沖信號，所述的脈沖產(chǎn)生電路的第一輸出端與所述的第一MOS管的柵極相連接，所述的脈沖產(chǎn)生電路的第二輸出端與所述的第二MOS管的柵極相連接，所述的第一MOS管的源極和襯底及所述的第二MOS管的源極和襯底均接地，所述的第一MOS管的漏極和所述的第二MOS管的漏極相連接，其公共連接端分別與所述的上拉電阻的第一端、所述的第一比較器的第一輸入端和所述的第二比較器的第一輸入端相連接，所述的上拉電阻的第二端接高壓電源，所述的第一比較器的第二輸入端接入第一基準(zhǔn)電壓，所述的第二比較器的第二輸入端接入第二基準(zhǔn)電壓，所述的第一基準(zhǔn)電壓小于所述的第二基準(zhǔn)電壓，所述的第一MOS管導(dǎo)通時所述的第一MOS管的漏極與所述的第二MOS管的漏極的公共連接端處的電壓大于所述的第一基準(zhǔn)電壓且小于所述的第二基準(zhǔn)電壓，所述的第二MOS管導(dǎo)通時所述的第一MOS管的漏極與所述的第二MOS管的漏極的公共連接端處的電壓小于所述的第一基準(zhǔn)電壓，所述的邏輯電路具有第一輸入端、第二輸入端、第一輸出端及第二輸出端，所述的邏輯電路的第一輸入端與所述的第一比較器的輸出端相連接，所述的邏輯電路的第二輸入端與所述的第二比較器的輸出端相連接，所述的第一MOS管的漏極與所述的第二MOS管的漏極的公共連接端處的電壓大于所述的第一基準(zhǔn)電壓且小于所述的第二基準(zhǔn)電壓時，所述的第二比較器的輸出信號發(fā)生翻轉(zhuǎn)，所述的邏輯電路的第二輸出端與所述的RS觸發(fā)器的置位輸入端相連接，所述的邏輯電路的第二輸出端輸出的信號作為所述的RS觸發(fā)器的置位信號輸入到所述的RS觸發(fā)器的置位輸入端，所述的RS觸發(fā)器的輸出端輸出高電平，所述的第一MOS管的漏極與所述的第二MOS管的漏極的公共連接端處的電壓小于所述的第一基準(zhǔn)電壓時，所述的第二比較器的輸出信號和所述的第一比較器的輸出信號先后發(fā)生翻轉(zhuǎn)，所述的邏輯電路屏蔽所述的第二比較器的輸出信號，所述的邏輯電路的第一輸出端與所述的RS觸發(fā)器的復(fù)位輸入端相連接，所述的邏輯電路的第一輸出端輸出的信號作為所述的RS觸發(fā)器的復(fù)位信號輸入到所述的RS觸發(fā)器的復(fù)位輸入端，所述的RS觸發(fā)器的輸出端輸出低電平。
2.根據(jù)權(quán)利要求1所述的一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移電路，其特征在于所述 的第一 MOS管和所述的第二 MOS管均為N溝道MOS管，所述的第一 MOS管的寬長比與所述 的第二 MOS管的寬長比不相等。
3.根據(jù)權(quán)利要求1所述的一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移電路，其特征在于所述 的第一 MOS管和所述的第二 MOS管均為N溝道MOSFET管，所述的第一 MOS管的寬長比與所 述的第二 MOS管的寬長比不相等。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移電路，其 特征在于所述的輸入信號為方波信號。
5.根據(jù)權(quán)利要求4所述的一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移電路，其特征在于所述 的邏輯電路主要由第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反 相器、第七反相器、第一與門、第二與門和電容組成，所述的第一反相器的輸入端作為所述 的邏輯電路的第一輸入端，其通過第一接線端子與所述的第一比較器的輸出端相連接，所述的第一反相器的輸出端分別與所述的第四反相器34輸入端和所述的第一與門的第一輸 入端相連接，所述的第四反相器的輸出端作為所述的邏輯電路的第一輸出端，其通過第三 接線端子與所述的RS觸發(fā)器的復(fù)位輸入端相連接，所述的第二反相器的輸入端作為所述 的邏輯電路的第二輸入端，其通過第二接線端子與所述的第二比較器的輸出端相連接，所 述的第二反相器的輸出端與所述的第一與門的第二輸入端相連接，所述的第一與門的輸出 端與所述的第三反相器的輸入端相連接，所述的第三反相器的輸出端分別與所述的第二與 門的第一輸入端和所述的第五反相器的輸入端相連接，所述的第五反相器的輸出端分別與 所述的第七反相器的輸入端和所述的電容的第一端相連接，所述的電容的第二端接地，所 述的第七反相器的輸出端與所述的第二與門的第二輸入端相連接，所述的第二與門的輸出 端與所述的 第六反相器的輸入端相連接，所述的第六反相器的輸出端作為所述的邏輯電路 的第二輸出端，其通過第四接線端子與所述的RS觸發(fā)器的置位輸入端相連接。
全文摘要
本發(fā)明公開了一種具有抗干擾保護(hù)功能的電平轉(zhuǎn)移電路，其由脈沖產(chǎn)生電路、第一MOS管、第二MOS管、第一比較器、第二比較器、邏輯電路及RS觸發(fā)器構(gòu)成，由于接入第一比較器的第一基準(zhǔn)電壓小于接入第二比較器的第二基準(zhǔn)電壓，通過調(diào)節(jié)第一MOS管和第二MOS管的寬長比，使第一MOS管導(dǎo)通時第一MOS管與第二MOS管的漏極的公共連接端處的電壓大于第一基準(zhǔn)電壓的值且小于第二基準(zhǔn)電壓的值，使第二MOS管導(dǎo)通時公共連接端處的電壓小于第一基準(zhǔn)電壓，這樣當(dāng)該電平轉(zhuǎn)移電路正常工作時，其輸出一個與輸入信號一致的電平信號，而當(dāng)因干擾信號引起該電平轉(zhuǎn)移電路工作時，其輸出一個固定電平，該固定電平將關(guān)斷該電平轉(zhuǎn)移電路驅(qū)動的后續(xù)電路，從而達(dá)到了保護(hù)后續(xù)電路的功能。
文檔編號H03K19/017GK101888237SQ201010217629
公開日2010年11月17日 申請日期2010年6月29日 優(yōu)先權(quán)日2010年6月29日
發(fā)明者姚海霆 申請人:日銀Imp微電子有限公司