專利名稱：基于sram的卷積交織方法及其裝置的制作方法
技術領域：
本發(fā)明涉及一種基于SRAM的卷積交織方法及其裝置，適用于中國地面?zhèn)鬏數(shù)臄?shù) 字多路電視、高清晰度電視固定和移動廣播業(yè)務的信道處理系統(tǒng)，屬于數(shù)字信號處理領域。
背景技術：
2006年8月，國家標準管理委員會公布中國數(shù)字電視地面廣播傳輸系統(tǒng)標準 GB20600-2006《數(shù)字電視地面廣播傳輸系統(tǒng)幀結構、信道編碼和調制》，即DTTB標準。該系 統(tǒng)采用的是基于星座符號的卷積交織編碼。其中通過綜合考慮多種因素而設計出來的兩種 不同模式下的交織寬度和交織深度，在實際應用中具有一定的獨創(chuàng)性和新穎性。(1)模式1 交織寬度B=52，交織深度M=240符號，交織/解交織總延遲為170個 信號幀；
(2)模式2 交織寬度B=52，交織深度M=720符號，交織/解交織總延遲為510個信號幀。由卷積交織的結構，常用的實現(xiàn)方式有兩種。一種是利用一組移位寄存器來實 現(xiàn)。QAM映射后的數(shù)據(jù)由輸入數(shù)據(jù)選擇器依次寫入不同深度的移位寄存器，并根據(jù)不同 移位寄存器的存儲狀態(tài)，通過輸出數(shù)據(jù)選擇器將寄存器內移位輸出的數(shù)據(jù)選擇輸出。移 位寄存器方式實現(xiàn)結構簡單，但是可以看出，發(fā)送端交織部分需要的緩沖存儲空間達到 MX (B - 1) XB/2個符號位。對于國標系統(tǒng)來說，兩種不同模式需要的緩沖存儲空間分別達 到318240和954720個符號。且每符號位寬為32bits，則需要的存儲空間過大。對于FPGA 實現(xiàn)來說，該方法實現(xiàn)交織編碼是不允許的。第二種是利用用雙口 RAM來實現(xiàn)。對于交織編碼來說， 結構與上一種類似。不同的是圖中移位寄存器組改為深度為
B-1
JJ>*M (B=52)的雙口 RAM，輸入數(shù)據(jù)分配器改為由兩級計數(shù)器實現(xiàn)的數(shù)據(jù)地址產生器，產
生與輸入數(shù)據(jù)相對應的RAM寫地址，從而完成存儲功能。同時輸出數(shù)據(jù)選擇器通過兩級計 數(shù)器，以及RAM存儲的狀態(tài)信號來完成輸出數(shù)據(jù)的選擇地址進行數(shù)據(jù)讀取。但對于國標系 統(tǒng)，這種方式消耗硬件資源仍然過大，而且采用不同的讀寫地址增加算法的運算量和復雜 度。因此，如何解決上述問題是本發(fā)明的研究目的。

發(fā)明內容
本發(fā)明的目的之一在于提供一種基于SRAM的卷積交織方法，該方法算法運算量 少，復雜程度小，數(shù)據(jù)處理準確。本發(fā)明的特征在于一種基于SRAM的卷積交織方法，其特征在于按如下步驟進 行
(1)、啟動與SRAM電路連接的地址發(fā)生器，通過地址發(fā)生器內部的控制電路，并結合地 址發(fā)生器內部的分支基地址產生器和分支偏移地址產生器產生相對應的基地址和偏移地址，所述基地址和偏移地址共同組成數(shù)據(jù)讀寫總地址；
(2)、啟動SRAM讀寫控制電路，并結合步驟(1)產生的數(shù)據(jù)讀寫總地址，從SRAM存儲器 中讀出已卷積交織數(shù)據(jù)；
(3)、在SRAM存儲器的同一地址單元內寫入待卷積交織數(shù)據(jù)；
(4)、繼續(xù)(1)，如此循環(huán)。本發(fā)明的另一目的在于提供一種基于SRAM的卷積交織裝置，該裝置不僅能夠準 確的完成卷積交織，而且降低硬件實現(xiàn)的復雜度和芯片的資源利用。本發(fā)明的另一特征在于一種基于SRAM的卷積交織裝置，其特征在于包括SRAM 存儲器，分別與SRAM存儲器電路連接的地址發(fā)生器和SRAM讀寫控制電路；所述地址發(fā)生器 的輸出端與SRAM存儲器的地址線逐一對應連接，所述SRAM讀寫控制電路的輸出端與SRAM 存儲器的控制線逐一對應連接。本發(fā)明的優(yōu)點本發(fā)明硬件電路簡單、成本低廉、設計靈活、使用方便，可針對不同 復雜性系統(tǒng)的需求進行設計。


圖1是卷積交織器原理圖。圖2是卷積交織器電路結構圖。圖3是地址發(fā)生器的F P G A實現(xiàn)圖。
具體實施例方式參考圖1，圖2和圖3，一種基于SRAM的卷積交織方法，按如下步驟進行
(1)、啟動與SRAM電路連接的地址發(fā)生器，通過地址發(fā)生器內部的控制電路，并結合地 址發(fā)生器內部的分支基地址產生器和分支偏移地址產生器產生相對應的基地址和偏移地 址，所述基地址和偏移地址共同組成數(shù)據(jù)讀寫總地址；
(2)、啟動SRAM讀寫控制電路，并結合步驟(1)產生的數(shù)據(jù)讀寫總地址，從SRAM存儲器 中讀出已卷積交織數(shù)據(jù)；
(3)、在SRAM存儲器的同一地址單元內寫入待卷積交織數(shù)據(jù)；
(4)、繼續(xù)(1)，如此循環(huán)。一種基于SRAM的卷積交織裝置，包括SRAM存儲器，分別與SRAM存儲器電路連接 的地址發(fā)生器和SRAM讀寫控制電路；所述地址發(fā)生器的輸出端與SRAM存儲器的地址線逐 一對應連接，所述SRAM讀寫控制電路的輸出端與SRAM存儲器的控制線逐一對應連接。上述地址發(fā)生器是由FPGA實現(xiàn)，由控制電路，分支基地址產生器和分支偏移地址 產生器組成。具體實施過程如下本發(fā)明采用SRAM芯片為CY7C1069DV33。下面以GB20600-2006 中交織模式1為例，闡述本發(fā)明涉及的技術方案。模式1中，交織寬度B=52，交織深度M=240符號，根據(jù)卷積交織器的原理推算出各 支路的讀寫地址，具體如表1所示。表1模式一的讀寫地址___
￥支號|讀寫地址|基地址|偏移地址
權利要求
1.一種基于SRAM的卷積交織方法，其特征在于按如下步驟進行(1)、啟動與SRAM電路連接的地址發(fā)生器，通過地址發(fā)生器內部的控制電路，并結合地 址發(fā)生器內部的分支基地址產生器和分支偏移地址產生器產生相對應的基地址和偏移地 址，所述基地址和偏移地址共同組成數(shù)據(jù)讀寫總地址；(2)、啟動SRAM讀寫控制電路，并結合步驟(1)產生的數(shù)據(jù)讀寫總地址，從SRAM存儲器 中讀出已卷積交織數(shù)據(jù)；(3)、在SRAM存儲器的同一地址單元內寫入待卷積交織數(shù)據(jù)；(4)、繼續(xù)(1)，如此循環(huán)。
2.一種基于SRAM的卷積交織裝置，其特征在于包括SRAM存儲器，分別與SRAM存儲 器電路連接的地址發(fā)生器和SRAM讀寫控制電路；所述地址發(fā)生器的輸出端與SRAM存儲器 的地址線逐一對應連接，所述SRAM讀寫控制電路的輸出端與SRAM存儲器的控制線逐一對 應連接。
3.根據(jù)權利要求2所述的基于SRAM的卷積交織裝置，其特征在于所述地址發(fā)生器是 由FPGA實現(xiàn)，由控制電路，分支基地址產生器和分支偏移地址產生器組成。
全文摘要
本發(fā)明提供了一種基于SRAM的卷積交織方法，其特征在于按如下步驟進行(1)、啟動與SRAM電路連接的地址發(fā)生器，通過地址發(fā)生器內部的控制電路，并結合地址發(fā)生器內部的分支基地址產生器和分支偏移地址產生器產生相對應的基地址和偏移地址，所述基地址和偏移地址共同組成數(shù)據(jù)讀寫總地址；(2)、啟動SRAM讀寫控制電路，并結合步驟(1)產生的數(shù)據(jù)讀寫總地址，從SRAM存儲器中讀出已卷積交織數(shù)據(jù)；(3)、在SRAM存儲器的同一地址單元內寫入待卷積交織數(shù)據(jù)；(4)、繼續(xù)(1)，如此循環(huán)。本發(fā)明的特點是硬件電路簡單、成本低廉、設計靈活、使用方便，可針對不同復雜性系統(tǒng)的需求進行設計。
文檔編號H03M13/23GK102006087SQ201010540200
公開日2011年4月6日 申請日期2010年11月11日 優(yōu)先權日2010年11月11日
發(fā)明者周文, 楊秀芝, 程鋼, 蘇凱雄 申請人:福州大學