專利名稱：一種數(shù)字濾波器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種數(shù)字濾波器。
背景技術(shù)：
數(shù)字濾波器是語(yǔ)音與圖像處理、模式識(shí)別、雷達(dá)信號(hào)處理、頻譜分析等應(yīng)用中的一 種基本的處理部件，它能滿足濾波器對(duì)幅度和相位特性的嚴(yán)格要求，避免模擬濾波器所無(wú) 法克服的電壓漂移、溫度漂移和噪聲等問題。有限沖激響應(yīng)(FIR)濾波器能在設(shè)計(jì)任意幅 頻特性的同時(shí)保證嚴(yán)格的線性相位特性。目前FIR濾波器的實(shí)現(xiàn)方法有三種利用單片通用數(shù)字濾波器集成電路、DSP器件 和可編程邏輯器件實(shí)現(xiàn)。單片通用數(shù)字濾波器使用方便，但由于字長(zhǎng)和階數(shù)的規(guī)格較少，不 能完全滿足實(shí)際需要。使用DSP器件實(shí)現(xiàn)雖然簡(jiǎn)單，但由于程序順序執(zhí)行，執(zhí)行速度必然不 快。FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì) 于串行運(yùn)算為主導(dǎo)的通用DSP芯片來(lái)說(shuō)，其并行性和可擴(kuò)展性更好。但長(zhǎng)期以來(lái)，F(xiàn)PGA—直 被用于系統(tǒng)邏輯或時(shí)序控制上，很少有信號(hào)處理方面的應(yīng)用，其原因主要是因?yàn)樵贔PGA中 缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)。本實(shí)用新型提供的數(shù)字濾波器就是基于FPGA實(shí)現(xiàn)的。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種數(shù)字濾波器，采用現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行數(shù) 字信號(hào)處理，實(shí)現(xiàn)專用集成電路。為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種數(shù)字濾波器，包含核心模塊、脈沖輸入模 塊和信號(hào)輸出模塊，其特點(diǎn)是；上述的脈沖輸入模塊與核心模塊的輸入端電路連接；所述的信號(hào)輸出模塊與核心模塊的輸出端電路連接；所述的脈沖輸入模塊輸入脈沖信號(hào)，信號(hào)經(jīng)核心模塊處理后達(dá)到濾波效果，再經(jīng) 由信號(hào)輸出模塊輸出。上述的數(shù)字濾波器，其中，核心模塊是FPGA芯片。上述的數(shù)字濾波器，其中，F(xiàn)PGA芯片包含信號(hào)分析模塊、計(jì)算模塊與信號(hào)比較模 塊，三者集成于FPGA芯片上。 上述的數(shù)字濾波器，其中，信號(hào)分析模塊與脈沖輸入模塊和計(jì)算模塊電路連接，其 包含對(duì)信號(hào)進(jìn)行累加與計(jì)數(shù)的累加模塊和計(jì)數(shù)模塊。上述的數(shù)字濾波器，其中，計(jì)算模塊與脈沖輸入模塊和信號(hào)比較模塊電路連接，其 將信號(hào)分析模塊輸出的信號(hào)進(jìn)行計(jì)算并得出新的信號(hào)。上述的數(shù)字濾波器，其中，信號(hào)比較模塊與計(jì)算模塊和信號(hào)輸出模塊電路連接，其 將計(jì)算模塊輸出的信號(hào)與所需信號(hào)進(jìn)行比較。上述的數(shù)字濾波器，其中，信號(hào)輸出模塊與信號(hào)比較模塊電路連接，其將經(jīng)過核心 模塊處理過的信號(hào)輸送給外圍設(shè)備。[0015]本實(shí)用新型與現(xiàn)有技術(shù)相比，其優(yōu)點(diǎn)在于，由于FPGA具有現(xiàn)場(chǎng)可編程的特點(diǎn)，其 并行性和可擴(kuò)展性更好，可以實(shí)現(xiàn)專用集成電路，基于FPGA的濾波器內(nèi)部電路結(jié)構(gòu)簡(jiǎn)單， 并減小了體積，提高了工作效率。

圖1是本實(shí)用新型提供的數(shù)字濾波器的結(jié)構(gòu)框圖。
具體實(shí)施方式
以下結(jié)合圖1，詳細(xì)說(shuō)明本實(shí)用新型一個(gè)優(yōu)選的實(shí)施例。如圖1所示，圖1是本實(shí)用新型提供的數(shù)字濾波器的結(jié)構(gòu)框圖。一種數(shù)字濾波器，包含核心模塊1、脈沖輸入模塊2和信號(hào)輸出模塊3。脈沖輸入 模塊2與核心模塊1的輸入端電路連接，信號(hào)輸出模塊3與核心模塊1的輸出端電路連接， 脈沖輸入模塊2輸入脈沖信號(hào)，信號(hào)經(jīng)核心模塊2處理后達(dá)到濾波效果，再經(jīng)由信號(hào)輸出模 塊3輸出。核心模塊1是FPGA芯片，F(xiàn)PGA芯片包含信號(hào)分析模塊11、計(jì)算模塊12與信號(hào) 比較模塊13，三者集成于FPGA芯片上。信號(hào)分析模塊11與脈沖輸入模塊2和計(jì)算模塊12 電路連接，其包含對(duì)信號(hào)進(jìn)行累加與計(jì)數(shù)的累加模塊111和計(jì)數(shù)模塊112。計(jì)算模塊12與 脈沖輸入模塊2和信號(hào)比較模塊13電路連接，其將信號(hào)分析模塊11輸出的信號(hào)進(jìn)行計(jì)算 并得出新的信號(hào)。信號(hào)比較模塊13與計(jì)算模塊12和信號(hào)輸出模塊3電路連接，其將計(jì)算 模塊12輸出的信號(hào)與所需信號(hào)進(jìn)行比較。信號(hào)輸出模塊3與信號(hào)比較模塊13電路連接， 其將經(jīng)過核心模塊1處理過的信號(hào)輸送給外圍設(shè)備。本實(shí)用新型提供的數(shù)字濾波器的計(jì)算模塊的計(jì)算方法如下任何數(shù)字濾波器的頻率響應(yīng)H(e>)都是ω的周期函數(shù)，它的傅立葉級(jí)數(shù)展開式 為H (eJW )= ￡ h(n)* e~]wn(1)
η - -οο其中h(n): -^― Γ H (e jw )* e JW" dw(2)
2 πv ,傅立葉系數(shù)h(n)實(shí)際上就是數(shù)字濾波器的沖激響應(yīng)。獲得有限沖激響應(yīng)數(shù)字濾 波器的一種可能方法就是把式(1)的無(wú)窮級(jí)數(shù)截取為有限項(xiàng)級(jí)數(shù)來(lái)近似，而眾所周知的吉 布斯現(xiàn)象使得直接截取法不甚令人滿意。窗函數(shù)法是用被稱為窗函數(shù)的有限加權(quán)序列|w(n)}來(lái)修正式(2)的傅立葉系數(shù)， 以求得要求的有限沖激響應(yīng)序列hd (η)，即有hr (η) = h (η) ι (η)(3)ω (η)是有限長(zhǎng)序列，當(dāng)η > Ν_1及η < 0時(shí)，ω (η) = 0。這里我們僅以沖激響應(yīng)對(duì)稱，即h (n) = h (Nln)(η = 0,1,2,…，N_l)時(shí)低通過濾波器為例進(jìn)行說(shuō)明。低通過濾波器的頻率響應(yīng)函數(shù)H(e>)如式(4)所示。 H(eJw) = e’(N-1)/2 H(eJw)=廠 >(Ν_1)/2
0 ^ I ω I ^ ωε e “……- cor < I ω I < π(4)其中，ω為對(duì)抽欄頻率歸一化的頻率，為歸一化截止頻率。利用傅立葉變換公式求出與式⑷對(duì)應(yīng)的沖激響應(yīng)h(n)，如(5)式所示t
h(a) =
sinω*f iv-ni η-- I 2 )_ππ -Γτν-ιΥ I 2 J
5
,C
選用漢寧(Hnrming)窗作為窗函數(shù)，函數(shù)如式(6)所示。
w(n)=丄
2
,, 2πη
I-COS
VJV 乂
0彡η彡N-I
Ν_\,
w(n) = 0 其他(6) 盡管本實(shí)用新型的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上 述的描述不應(yīng)被認(rèn)為是對(duì)本實(shí)用新型的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于 本實(shí)用新型的多種修改和替代都將是顯而易見的。因此，本實(shí)用新型的保護(hù)范圍應(yīng)由所附 的權(quán)利要求來(lái)限定。
權(quán)利要求一種數(shù)字濾波器，包含核心模塊(1)、脈沖輸入模塊(2)和信號(hào)輸出模塊(3)，其特征在于；所述的脈沖輸入模塊(2)與核心模塊(1)的輸入端電路連接；所述的信號(hào)輸出模塊(3)與核心模塊(1)的輸出端電路連接；所述的脈沖輸入模塊(2)輸入脈沖信號(hào)，信號(hào)經(jīng)核心模塊(2)處理后達(dá)到濾波效果，再經(jīng)由信號(hào)輸出模塊(3)輸出。
2.如權(quán)利要求1所述的數(shù)字濾波器，其特征在于，所述的核心模塊(1)是FPGA芯片。
3.如權(quán)利要求2所述的數(shù)字濾波器，其特征在于，所述的FPGA芯片包含信號(hào)分析模塊 (11)、計(jì)算模塊(12)與信號(hào)比較模塊(13)，三者集成于FPGA芯片上。
4.如權(quán)利要求3所述的數(shù)字濾波器，其特征在于，所述的信號(hào)分析模塊(11)與脈沖輸 入模塊(2)和計(jì)算模塊(12)電路連接，其包含對(duì)信號(hào)進(jìn)行累加與計(jì)數(shù)的累加模塊(111)和 計(jì)數(shù)模塊(112)。
5.如權(quán)利要求3所述的數(shù)字濾波器，其特征在于，所述的計(jì)算模塊(12)與脈沖輸入模 塊(2)和信號(hào)比較模塊(13)電路連接，其將信號(hào)分析模塊(11)輸出的信號(hào)進(jìn)行計(jì)算并得 出新的信號(hào)。
6.如權(quán)利要求3所述的數(shù)字濾波器，其特征在于，所述的信號(hào)比較模塊(13)與計(jì)算模 塊(12)和信號(hào)輸出模塊(3)電路連接，其將計(jì)算模塊(12)輸出的信號(hào)與所需信號(hào)進(jìn)行比較。
7.如權(quán)利要求3所述的數(shù)字濾波器，其特征在于，所述的信號(hào)輸出模塊(3)與信號(hào)比較 模塊(13)電路連接，其將經(jīng)過核心模塊(1)處理過的信號(hào)輸送給外圍設(shè)備。
專利摘要一種數(shù)字濾波器，包含核心模塊、脈沖輸入模塊和信號(hào)輸出模塊。脈沖輸入模塊與核心模塊的輸入端電路連接，信號(hào)輸出模塊與核心模塊的輸出端電路連接，脈沖輸入模塊輸入脈沖信號(hào)，信號(hào)經(jīng)核心模塊處理后達(dá)到濾波效果，再經(jīng)由信號(hào)輸出模塊輸出。本實(shí)用新型與現(xiàn)有技術(shù)相比，其優(yōu)點(diǎn)在于，由于FPGA具有現(xiàn)場(chǎng)可編程的特點(diǎn)，其并行性和可擴(kuò)展性更好，可以實(shí)現(xiàn)專用集成電路，基于FPGA的濾波器內(nèi)部電路結(jié)構(gòu)簡(jiǎn)單，并減小了體積，提高了工作效率。
文檔編號(hào)H03H17/02GK201690426SQ20102015243
公開日2010年12月29日 申請(qǐng)日期2010年4月8日 優(yōu)先權(quán)日2010年4月8日
發(fā)明者馮筱林 申請(qǐng)人:上海第二工業(yè)大學(xué)