專利名稱：使用集成電路引腳作為限流輸入和開漏輸出的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多功能集成電路引腳，尤其涉及將集成電路引腳用作限流輸入和開漏輸出。背景通常，集成電路封裝包括執(zhí)行特定功能的輸入/輸出引腳。然而，隨著特定集成電路內(nèi)實現(xiàn)的功能數(shù)的增加，增加集成電路的I/O引腳數(shù)的需要也相應(yīng)地增加。因此，將集成電路的I/O引腳用于不同類型的功能的能力向設(shè)計者提供極大益處，其益處在于由在多種操作模式下使用I/O引腳的能力實現(xiàn)相對于集成電路較小的硬件需求。因此，需要將集成電路的I/O引腳用于不同操作類型的能力。概述如本文公開和描述的，本發(fā)明的一個方面包括含有至少一個引腳的集成電路。至少一個電阻器連接在基準(zhǔn)電壓和至少一個引腳之間。電流測量電路在至少一個電阻器兩端施加電壓，并在第一操作模式下響應(yīng)于該電壓測量至少一個引腳處的電流。該電流實現(xiàn)集成電路的電流限制設(shè)定點的確定。在第二操作模式下，至少一個電阻器包括上拉電阻器，且至少一個引腳包括開漏輸出。附圖簡述為了更全面地理解，現(xiàn)參照下面結(jié)合附圖進行的描述，在附圖中

圖1是將集成電路的輸出引腳用于限流輸入和開漏輸出的方式的框圖；圖2是其中可實現(xiàn)圖1的電路的USB端口電源控制器的框圖；圖3是其中可實現(xiàn)圖1的電路的集成開關(guān)熱交換控制器的框圖；圖4示出用于監(jiān)視圖1的電路的限流輸入的實施例；以及圖5是描述圖1的電路的操作的流程圖。現(xiàn)在參考附圖，其中在全部附圖中相同的附圖標(biāo)記用來指代相同的要素，闡述和描述了使用集成電路引腳作為限流輸入和開漏輸出的系統(tǒng)和方法的多個視圖和實施例，還描述了其它可能的實施例。這些附圖不一定是按比例繪制的，而且僅為說明目的起見，在某些實例中有幾處已將附圖放大和/或簡化。本領(lǐng)域普通技術(shù)人員將理解基于以下可行實施例的示例的許多可能的應(yīng)用和變型?，F(xiàn)在參考附圖，尤其是圖1，示出將集成電路的引腳用作限流輸入和開漏輸出的電路的框圖。以低成本、低引腳數(shù)封裝來組裝諸如USB功率開關(guān)之類的大多數(shù)低電壓限流功率開關(guān)。圖1所示的實現(xiàn)將兩個常見的功率開關(guān)功能組合到單個引腳102。這些功能包括電流限制設(shè)定輸入和故障輸出。標(biāo)準(zhǔn)的8引腳輸出引腳集成電路104包括連接在對集成電路304的Vdd供電(其中Vdd = VIN)和故障輸出引腳102之間的應(yīng)用電阻器106。故障輸出引腳102還連接至某種類型的下游電路邏輯110的高阻抗輸入108。電阻器106的值被選擇成當(dāng)集成電路104將小電壓施加在電阻器106兩端時，所得的穿過電阻器的電流由集成電路104測量然后乘以預(yù)定值，以利用電流測量邏輯112確定集成電路104的限流設(shè)定點。在系統(tǒng)啟動期間電阻器106只讀取一次，且一旦電路104開啟，開關(guān)就被啟用。由集成電路104讀取的電流被存儲在相關(guān)聯(lián)的存儲器寄存器114內(nèi)，用作限流設(shè)定點。對于小電壓，選擇0.6伏，使得對于與集成電路104連接的下游邏輯110，Vdd-O. 6 伏仍高于電壓閾值。這防止了在電阻器值讀取期間的故障誤讀。一旦已經(jīng)由集成電路104 建立限流設(shè)定點，則電阻器106可與輸出引腳102—起用作對下游邏輯110的開漏輸出。這向標(biāo)準(zhǔn)輸出引腳封裝提供有價值的特征。通過改變電阻器106來改變限流設(shè)定點的能力非常有價值，因為這是這種類型的各部分的主要規(guī)范特征。這使得用戶能夠?qū)㈦娏飨拗凭幊痰狡涮囟ǖ南到y(tǒng)要求中。因此，利用這種配置實現(xiàn)限流電阻器以便最初用于建立集成電路 104的電流限制，并且在啟動后使電阻器能用作開漏輸出上拉。這提供了增加到具有向后可兼容升級路徑的工業(yè)標(biāo)準(zhǔn)8-引腳的輸出引腳的有價值的功能?，F(xiàn)在參照圖2和3，示出可使用圖1的電路的封裝的兩個示例。如USB功率開關(guān)之類的大多數(shù)低電流電壓限流功率開關(guān)以低成本低輸出引腳封裝實現(xiàn)。圖2的封裝包括標(biāo)準(zhǔn) 8引腳的輸出引腳配置。GND引腳提供至接地的IC基準(zhǔn)連接。VIN引腳提供包括受控供電輸入的芯片偏壓。從VIN引腳提供芯片偏壓。在小于2.5伏的VIN下，芯片在功能上禁用， 且與以t/ΖΓ —1和似「燈_2引腳相關(guān)聯(lián)的故障鎖存器被清空并浮置。另外，0肌_1和0UT_2 被保持為低。ENABLE_1和ENABLE_2引腳包括用于啟用和禁用開關(guān)的通道啟用輸入?；?/ΖΓ _ 1和/ /ΖΓ 一 2引腳包括通道過電流故障NOT指示符。參考圖1描述的附連到這些引腳中的每一個的上拉電阻器106的值獨立地確定每個開關(guān)202的限流水平。 從這些引腳中的每一個提供的過電流指示符浮置并被禁用，直到施加在VIN處的電壓大于 2. 2伏。該輸出在過電流超時周期已經(jīng)到期之后下拉，且總是保持鎖定直到施加到相關(guān)聯(lián)的通道的啟用引腳的啟用信號被去斷言(deasserted)。0UT_1和0UT_2引腳包括連接到受保護負(fù)載的通道電壓輸出。在來自O(shè)UT引腳的過電流情況后，Iott被限流至最小值0.7安或1.1安。電流限制響應(yīng)時間在200微秒內(nèi)。對于鎖定或自動重試版本，該輸出在關(guān)閉之前將保持在電流限制為標(biāo)稱的12微秒。該電路提供MOSFET 204中的感測，其允許過電流事件的快速控制。一旦檢測到過電流情況，電路就進入電流調(diào)節(jié)控制模式。電流限制由開漏上拉電阻器106的值設(shè)定，且被限于最大值4安。在初始偏置后， 讀取電阻器值，并且確定和存儲電流限制水平。該設(shè)備提供全獨立雙通道過電流故障保護電路。每個通道包含N溝道或P溝道MOSFET功率開關(guān)204用于功率控制。此處示出N溝道M0SFET。獨立啟用輸入和故障報告輸出與2. 5伏至5伏邏輯啟用外部控制監(jiān)視兼容。現(xiàn)在參考圖3，示出可利用圖1的電路的替換封裝。盡管封裝的內(nèi)部電路是不同的，然而外部電阻器106能夠以之前參考圖2描述的類似方式設(shè)定OUT引腳之一上的限制電流。圖3的配置包括與電阻器相連接的單個輸出FAULT引腳，而不是之前參考圖2描述的雙通道模式。然而，關(guān)于電路的FAULT輸出引腳，圖1的電路的操作與上述討論相同?，F(xiàn)在參照圖4，示出在參考圖1描述的集成電路104內(nèi)的電阻器讀取器電路/電流測量邏輯的一個實施例，用于確定故障輸出引腳102處限流電阻器106的值。輸出引腳102連接至放大器402的反相輸入。晶體管404的柵極連接到放大器402的輸出。晶體管 404的漏極/源極路徑連接在故障引腳102和節(jié)點406之間。放大器402的非反相輸入端連接至節(jié)點408。電阻器410連接在Vdd與節(jié)點408之間。晶體管412具有在節(jié)點408與節(jié)點414之間連接的漏極/源極路徑。晶體管412的柵極在節(jié)點418連接至放大器416的輸出。放大器416的反相輸入連接至節(jié)點414，且放大器416的非反相輸入連接成接收基準(zhǔn)電壓信號。電阻器420連接在節(jié)點414與接地之間。N位模數(shù)轉(zhuǎn)換器(ADC)422連接至節(jié)點 406。N位ADC 422由連接在節(jié)點406和接地之間的可變電流源似4構(gòu)成。比較器似6的輸入連接至節(jié)點406，且其輸出連接至連續(xù)逼近寄存器428。比較器似6的其它輸入可大概在干線至干線電壓的擺動范圍內(nèi)的任何位置。節(jié)點406具有注入頂部的固定電流和從底部汲取的固定電流，因此包括非常高阻抗的節(jié)點。連續(xù)逼近寄存器428的輸出連接到與校準(zhǔn)電路432相連接的加法器電路430。在啟動時，當(dāng)故障引腳102為邏輯“高”電平時，模數(shù)轉(zhuǎn)換器422掃描上拉電阻器 106的值而不將故障引腳102拉低至下一邏輯級110的閾值電壓之下。復(fù)位/上拉電阻器 106被選擇成在IOk至300k歐姆范圍為精確的。上拉供電Vdd必須還包括芯片供電。該特征對于標(biāo)準(zhǔn)存貨是顯然的，且不需要由于電阻器BOM變化引起的PCB變化?，F(xiàn)在參考圖5，示出的是對圖1的電路系統(tǒng)的操作做一般性描述的流程圖。最初， 在步驟502，由集成電路104通過輸出引腳102向電阻器106施加小電壓。響應(yīng)于上拉電阻器106兩端的電壓，在步驟504測量引腳102處的電流。在步驟506，該測得的電流乘以預(yù)定值以生成集成電路104的設(shè)定電流限制。在步驟508，該電流限制值被存儲在集成電路 104內(nèi)的相關(guān)聯(lián)寄存器中。在步驟510，利用所建立的電流限制在集成電路內(nèi)操作開關(guān)。在步驟512，然后可將引腳102和相關(guān)聯(lián)的上拉電阻器106用作開漏驅(qū)動器以驅(qū)動下游邏輯。得益于本公開內(nèi)容的本領(lǐng)域的技術(shù)人員將意識到將集成電路引腳用作限流輸入和開漏輸出的該系統(tǒng)和方法為有限的引腳封裝提供了多個引腳選項。應(yīng)當(dāng)理解的是，本文中的附圖和詳細(xì)描述應(yīng)被認(rèn)為是解說性而不是限制性的，而且不旨在受限于所公開的特定形式和示例。反之，如所附權(quán)利要求所限定地，在不背離本發(fā)明的精神和范圍的情況下，包括的是對本領(lǐng)域的普通技術(shù)人員而言顯而易見的任何進一步修改、變化、重新排列、替換、 替代物、設(shè)計選擇以及實施例。因此，旨在使所附權(quán)利要求被解釋為涵蓋所有這些進一步修改、變化、重新排列、替換、替代物、設(shè)計選擇以及實施例。
權(quán)利要求
1.一種集成電路，包括 至少一個引腳；連接在基準(zhǔn)電壓和至少一個引腳之間的至少一個電阻器；電流測量電路，用于將電壓施加在至少一個電阻器兩端，并在第一操作模式下響應(yīng)于所述電壓測量至少一個引腳處的電流，其中所述電流實現(xiàn)集成電路的電流限制設(shè)定點的確定；以及其中在第二操作模式下，至少一個電阻器包括拉電阻器，且至少一個引腳包括開漏輸出ο
2.如權(quán)利要求1所述的集成電路，其特征在于，所述電流測量電路還將測得的電流乘以預(yù)選值以建立集成電路的電流限制設(shè)定點。
3.如權(quán)利要求2所述的集成電路，其特征在于，還包括用于存儲集成電路的所建立的電流限制設(shè)定點的存儲器寄存器。
4.如權(quán)利要求1所述的集成電路，其特征在于，所述至少一個引腳包括故障引腳。
5.如權(quán)利要求1所述的集成電路，其特征在于，電流測量電路不將所述至少一個引腳上的電壓置于低于連接至所述至少一個引腳的下游邏輯的閾值電壓的電壓。
6.如權(quán)利要求1所述的集成電路，其特征在于，電流測量電路還包括用于測量所述至少一個引腳處的電流的模數(shù)轉(zhuǎn)換器。
7.如權(quán)利要求1所述的集成電路，其特征在于，第一操作模式包括集成電路的啟動模式。
8.一種USB功率開關(guān)，包括八引腳的輸出引腳封裝，其中八引腳中的至少一個包括故障引腳； 連接在基準(zhǔn)電壓和所述至少一個故障引腳之間的至少一個電阻器； 電流測量電路，用于將電壓施加在至少一個電阻器兩端，并在啟動操作模式下響應(yīng)于所述電壓測量所述至少一個故障引腳處的電流，其中所述電流實現(xiàn)USB功率開關(guān)的電流限制設(shè)定點的確定；以及其中在啟動操作模式完成后，所述至少一個電阻器用作拉電阻器且所述至少一個故障引腳用作開漏輸出。
9.如權(quán)利要求8所述的USB功率開關(guān)，其特征在于，所述電流測量電路還將測得的電流乘以預(yù)選值以建立USB功率開關(guān)的電流限制設(shè)定點。
10.如權(quán)利要求9所述的USB功率開關(guān)，其特征在于，還包括用于存儲USB功率開關(guān)的所建立的電流限制設(shè)定點的寄存器。
11.如權(quán)利要求8所述的USB功率開關(guān)，其特征在于，電流測量電路不將所述至少一個故障引腳上的電壓置于低于連接至所述至少一個故障引腳的下游邏輯的閾值電壓的電壓。
12.如權(quán)利要求8所述的USB功率開關(guān)，其特征在于，電流測量電路還包括用于測量所述至少一個故障引腳處的電流的模數(shù)轉(zhuǎn)換器。
13.一種集成電路引腳的多路復(fù)用使用方法，包括以下步驟 將電壓施加在連接至集成電路的引腳的至少一個電阻器的兩端； 在第一操作模式下響應(yīng)于所述電壓測量至少一個引腳處的電流； 響應(yīng)于所測量的電流確定集成電路的電流限制設(shè)定點；在確定電流限制設(shè)定點之后，在第二操作模式下操作所述引腳，其中至少一個電阻器包括拉電阻器且所述引腳包括開漏輸出。
14.如權(quán)利要求13所述的方法，其特征在于，確定步驟還包括將測得的電流與預(yù)選值相乘以建立集成電路的電流限制設(shè)定點的步驟。
15.如權(quán)利要求13所述的方法，其特征在于，還包括存儲集成電路的所建立的電流限制設(shè)定點的步驟。
16.如權(quán)利要求13所述的方法，其特征在于，所述至少一個引腳包括故障引腳。
17.如權(quán)利要求13所述的方法，其特征在于，測量步驟還包括測量電流而不將所述至少一個引腳上的電壓置于低于連接至所述引腳的下游邏輯的閾值電壓的電壓的步驟。
18.如權(quán)利要求13所述的方法，其特征在于，測量步驟還包括在集成電路的啟動模式下測量電流的步驟。
19.如權(quán)利要求13所述的方法，其特征在于，操作步驟還包括在第二操作模式下驅(qū)動連接至引腳的下游邏輯的步驟。
全文摘要
一種集成電路，包括至少一個引腳且具有連接在基準(zhǔn)電壓和至少一個引腳之間的至少一個電阻器。電流測量電路在至少一個電阻器兩端施加電壓，并響應(yīng)于電壓在第一操作模式下測量至少一個引腳處的電流。測得的電流實現(xiàn)集成電路的電流限制設(shè)定點的確定。在第二操作模式下，至少一個電阻器包括上拉電阻器，且連接至至少一個電阻器的至少一個引腳包括開漏輸出。
文檔編號H03K19/173GK102369667SQ201080015820
公開日2012年3月7日 申請日期2010年3月2日 優(yōu)先權(quán)日2009年4月8日
發(fā)明者L·G·高夫, W·B·謝爾龍 申請人:英特賽爾美國股份有限公司