專(zhuān)利名稱(chēng)：延遲鎖相回路及時(shí)脈信號(hào)產(chǎn)生方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種信號(hào)延遲回路及信號(hào)產(chǎn)生方法，且特別涉及ー種延遲鎖相回路(Delay Lock Loop, DLL)及時(shí)脈信號(hào)產(chǎn)生方法。
背景技術(shù)：
一般而言，數(shù)字電子產(chǎn)品都需要時(shí)脈信號(hào)。然而，當(dāng)時(shí)脈信號(hào)由電氣回路中的一端傳到另一端時(shí)，回路中的傳輸線會(huì)產(chǎn)生額外的延遲時(shí)間，所以接收端接收到的時(shí)脈信號(hào)不會(huì)與傳送端同歩。因此，應(yīng)用上通常使用延遲鎖相回路，讓輸出時(shí)脈信號(hào)與輸入時(shí)脈信號(hào)同步，其內(nèi)部需要一個(gè)相位檢測(cè)器(Phase Detector, PD)比較輸出時(shí)脈信號(hào)與輸入時(shí)脈信號(hào)的相位，再依所得信息調(diào)整出同步時(shí)脈信號(hào)。
圖I為傳統(tǒng)的延遲鎖相回路的方塊示意圖，請(qǐng)參考圖I,延遲鎖相回路100包括電壓控制延遲線路110 (Voltage Control Delay Line, VO)L)、相位檢測(cè)器120、電荷泵130 (Charge Pump, CP)及低通濾波器 140 (Low Pass Filter, LPF)。信號(hào) CLKref 是輸入延遲鎖相回路100的時(shí)脈信號(hào)，而信號(hào)CLKwt是輸出延遲鎖相回路100的時(shí)脈信號(hào)。經(jīng)過(guò)延遲鎖相回路100輸出的時(shí)脈信號(hào)CLKtjut將與輸入延遲鎖相回路100的時(shí)脈信號(hào)CLKMf同步同頻。一般設(shè)計(jì)延遲鎖相回路100的輸出時(shí)脈信號(hào)CLKtjut比輸入時(shí)脈信號(hào)CLKref延遲ー個(gè)周期T。圖2 (a)顯示延遲鎖相回路100的輸出時(shí)脈信號(hào)CLKwt的延遲時(shí)間T&小于ー個(gè)周期T情況下理想的相位檢測(cè)器運(yùn)作時(shí)的信號(hào)時(shí)序圖；圖2(13)顯示時(shí)序b的時(shí)脈信號(hào)上升緣與時(shí)序c的時(shí)脈信號(hào)上升緣對(duì)齊情況下理想的相位檢測(cè)器運(yùn)作時(shí)的信號(hào)時(shí)序圖；圖3(幻顯示延遲鎖相回路100的輸出時(shí)脈信號(hào)CLKtjut的延遲時(shí)間Tta大于ー個(gè)周期T情況下理想的相位檢測(cè)器運(yùn)作時(shí)的信號(hào)時(shí)序圖；圖3(13)顯示時(shí)序d的時(shí)脈信號(hào)上升緣與時(shí)序c的時(shí)脈信號(hào)上升緣對(duì)齊情況下理想的相位檢測(cè)器運(yùn)作時(shí)的信號(hào)時(shí)序圖。請(qǐng)參考圖I、圖2(a)、圖2(b)、圖3 (a)、圖3 (b)，在此，相位檢測(cè)器120在運(yùn)作時(shí)包含兩個(gè)理想條件⑴時(shí)脈信號(hào)CLKref與CLKout的時(shí)鐘占空比約為50% ； (2)時(shí)脈信號(hào)CLKout的延遲時(shí)間在0. 5T至I. 5T之間。在圖2(a)中，延遲鎖相回路100的輸出時(shí)脈信號(hào)CLKwt的延遲時(shí)間T&小于ー個(gè)周期T。位在時(shí)序a的時(shí)脈信號(hào)經(jīng)過(guò)電壓控制延遲線路110后被延遲Tw而落在時(shí)序b的位置。因?yàn)檩敵鰰r(shí)脈信號(hào)CLKwt要比輸入時(shí)脈信號(hào)CLKMf延遲ー個(gè)周期T，所以時(shí)序b的時(shí)脈信號(hào)要跟時(shí)序c的時(shí)脈信號(hào)比較相位。在圖2(a)中，時(shí)序b的時(shí)脈信號(hào)領(lǐng)先時(shí)序c的時(shí)脈信號(hào)，所以相位檢測(cè)器120在時(shí)序b的時(shí)脈信號(hào)上升緣與時(shí)序c的時(shí)脈信號(hào)上升緣之間(即時(shí)間區(qū)間Tph)，送出一個(gè)高準(zhǔn)位的下信號(hào)(即DN = I)讓電壓控制延遲線路110的延遲時(shí)間變長(zhǎng)。因此，在圖2(b)中，時(shí)序b的時(shí)脈信號(hào)上升緣就可以與時(shí)序c的時(shí)脈信號(hào)上升緣對(duì)齊。在圖3(a)中，延遲鎖相回路100的輸出時(shí)脈信號(hào)CLKtjut的延遲時(shí)間Tdlj大于ー個(gè)周期T。位在時(shí)序a的時(shí)脈信號(hào)經(jīng)過(guò)電壓控制延遲線路110后被延遲Tw而落在時(shí)序d的位置。因?yàn)檩敵鰰r(shí)脈信號(hào)CLKwt要比輸入時(shí)脈信號(hào)CLKMf延遲ー個(gè)周期T，所以時(shí)序d的時(shí)脈信號(hào)要跟時(shí)序C的時(shí)脈信號(hào)比較相位。在圖3(a)中，時(shí)序d的時(shí)脈信號(hào)落后時(shí)序c的時(shí)脈信號(hào)，所以相位檢測(cè)器120在時(shí)序 a的時(shí)脈信號(hào)上升緣與時(shí)序b的時(shí)脈信號(hào)上升緣之間(即第一個(gè)時(shí)間區(qū)間Tph)，以及在時(shí)序c的時(shí)脈信號(hào)上升緣與時(shí)序d的時(shí)脈信號(hào)上升緣之間(即第二個(gè)時(shí)間區(qū)間Tph)，分別送出一個(gè)高準(zhǔn)位的上信號(hào)(即UP = I)讓電壓控制延遲線路110的延遲時(shí)間變短。因此，在圖3(b)中，時(shí)序d的時(shí)脈信號(hào)上升緣就可以與時(shí)序c的時(shí)脈信號(hào)上升緣對(duì)齊。圖4顯示圖I的相位檢測(cè)器的邏輯電路圖。相位檢測(cè)器120由兩個(gè)將D端接到邏輯高準(zhǔn)位I (底下簡(jiǎn)稱(chēng)I)的D型正反器(D flip-flop, DFF)DFFU DFF2所組成，其中兩個(gè)D型正反器DFFl、DFF2的輸入信號(hào)是交錯(cuò)輸入，即輸入時(shí)脈信號(hào)CLKref輸入到D型正反器DFFl的CLK端與D型正反器DFF2的CLR端，而輸出時(shí)脈信號(hào)CLKtjut輸入到D型正反器DFFl的CLR端與D型正反器DFF2的CLK端。將D端接到I的D型正反器，其運(yùn)作方式如下當(dāng)CLR= I時(shí)，重置(reset)D型正反器，且Q = O;當(dāng)CLR = O時(shí)，CLK端從邏輯低準(zhǔn)位0 (底下簡(jiǎn)稱(chēng)0)變成1，且Q= I。圖5顯示相位檢測(cè)器檢測(cè)相位差時(shí)的信號(hào)時(shí)序圖，其中上信號(hào)UP與下信號(hào)DN的初始值都為O。請(qǐng)參考圖4及圖5，在時(shí)序Ta時(shí)，輸入時(shí)脈信號(hào)CLKref從0變成1，且輸出時(shí)脈信號(hào)CLKtjut = 0，上信號(hào)UP產(chǎn)生ー個(gè)高準(zhǔn)位的信號(hào)；在時(shí)序Tb時(shí)，輸出時(shí)脈信號(hào)CLKtjut從0變成1，將D型正反器DFFl重置，上信號(hào)UP恢復(fù)初始值=0，因?yàn)榇藭r(shí)輸入時(shí)脈信號(hào)CLKref=1，將D型正反器DFF2重置，所以下信號(hào)DN = O。用傳統(tǒng)相位檢測(cè)器的缺點(diǎn)在于上信號(hào)UP和下信號(hào)DN的重置由高準(zhǔn)位的輸入時(shí)脈信號(hào)CLKMf或輸出時(shí)脈信號(hào)CLKwt所決定。因此，當(dāng)高準(zhǔn)位的信號(hào)過(guò)短或過(guò)長(zhǎng)都可能造成相位誤判。例如，在圖6(a)中，若在時(shí)序ん時(shí)，輸出時(shí)脈信號(hào)CLKtjut不等于0，則上信號(hào)UP被重置；在圖6(b)中,若在時(shí)序Tb時(shí),輸入時(shí)脈信號(hào)CLKraf = 0,則下信號(hào)DN無(wú)法被重置。在上述兩種情況下，傳統(tǒng)相位檢測(cè)器都會(huì)判斷錯(cuò)誤。由此可知，在現(xiàn)有技術(shù)中，傳統(tǒng)的相位檢測(cè)器要能正常運(yùn)作，必須要有足夠長(zhǎng)的時(shí)間區(qū)間Tph，以及輸出時(shí)脈信號(hào)CLKtjut的延遲時(shí)間必須在0. 5T至I. 5T之間。另外，若延遲鎖相回路產(chǎn)生的輸出時(shí)脈信號(hào)CLKwt的時(shí)鐘占空比(clock duty)不佳或輸入延遲鎖相回路的時(shí)脈信號(hào)CLKMf的時(shí)鐘占空比不佳，使用傳統(tǒng)的相位檢測(cè)器會(huì)檢測(cè)錯(cuò)誤，也使延遲鎖相回路不能正常運(yùn)作。由于時(shí)脈信號(hào)的時(shí)鐘占空比會(huì)隨過(guò)程、電源與溫度發(fā)生變化，因此延遲鎖相回路就有可能因時(shí)鐘占空比變差導(dǎo)致不能正常輸出時(shí)脈信號(hào)。

發(fā)明內(nèi)容
本發(fā)明提供ー種延遲鎖相回路，可正常輸出時(shí)脈信號(hào)，不會(huì)產(chǎn)生錯(cuò)誤判斷。本發(fā)明提供ー種時(shí)脈信號(hào)產(chǎn)生方法，可正常輸出時(shí)脈信號(hào)，不會(huì)產(chǎn)生錯(cuò)誤判斷。本發(fā)明提供ー種延遲鎖相回路，其包括ー電壓控制延遲線路、一相位頻率檢測(cè)回路及ー相位限制回路。電壓控制延遲線路用以接收ー輸入時(shí)脈信號(hào)及一第一直流電壓信號(hào)，并依據(jù)第一直流電壓信號(hào)產(chǎn)生ー輸出時(shí)脈信號(hào)，其中電壓控制延遲線路將輸入時(shí)脈信號(hào)延遲ー既定周期而產(chǎn)生輸出時(shí)脈信號(hào)。相位頻率檢測(cè)回路用以接收輸入時(shí)脈信號(hào)、輸出時(shí)脈信號(hào)及一起始信號(hào)，并依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生第一直流電壓信號(hào)，并由起始信號(hào)所控制。相位限制回路用以接收輸入時(shí)脈信號(hào)及輸出時(shí)脈信號(hào)，并限制輸出時(shí)脈信號(hào)的延遲小于ー第一延遲時(shí)間，并產(chǎn)生起始信號(hào)，以使能相位頻率檢測(cè)回路。在本發(fā)明的一實(shí)施例中，上述的電壓控制延遲線路包括多個(gè)串接的延遲組件(delay cell)。每一延遲組件分別將輸入時(shí)脈信號(hào)延遲一時(shí)脈相位。在本發(fā)明的一實(shí)施例中，上述的相位頻率檢測(cè)回路包括一相位頻率檢測(cè)器(PhaseFrequency Detector,PFD)、一第一電荷泵及一第一低通濾波器。相位頻率檢測(cè)器用以接收輸入時(shí)脈信號(hào)、輸出時(shí)脈信號(hào)及起始信號(hào)，并依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第一上信號(hào)或一第一下信號(hào)，并由起始信號(hào)所控制。第一電荷泵用以接收第一上信號(hào)或第一下信號(hào)，并依據(jù)第一上信號(hào)或第一下信號(hào)產(chǎn)生ー第一電流信號(hào)。第一低通濾波器用以接收來(lái)自第一電荷泵的第一電流信號(hào)，并產(chǎn)生第一直流電壓信號(hào)。在本發(fā)明的一實(shí)施例中，上述的相位限制回路包括一相位限制器。相位限制器用以接收輸入時(shí)脈信號(hào)及輸出時(shí)脈信號(hào)，并依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生一第二上信號(hào)，以限制輸出時(shí)脈信號(hào)的延遲小于第一延遲時(shí)間，并產(chǎn)生起始信號(hào)，其中第一電荷泵還接收第二上信號(hào)，并依據(jù)第一上信號(hào)、第一下信號(hào)或第二上信號(hào)產(chǎn)生第一電流信 號(hào)。在本發(fā)明的一實(shí)施例中，上述的相位限制器更依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二下信號(hào)，以限制輸出時(shí)脈信號(hào)的延遲大于ー第二延遲時(shí)間，其中第一電荷泵還接收第二下信號(hào)，并依據(jù)第一上信號(hào)、第一下信號(hào)、第二上信號(hào)或第二下信號(hào)產(chǎn)生第一電流信號(hào)。在本發(fā)明的一實(shí)施例中，上述的相位限制回路包括一相位限制回路器、一第二電荷泵、一第二低通濾波器以及ー第二低通濾波器。相位限制回路器用以接收輸入時(shí)脈信號(hào)及輸出時(shí)脈信號(hào)，并依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二上信號(hào)。第二電荷泵用以接收第二上信號(hào)，并依據(jù)第二上信號(hào)產(chǎn)生ー第二電流信號(hào)。第二低通濾波器用以接收來(lái)自第二電荷泵的第二電流信號(hào)，并產(chǎn)生一第二直流電壓信號(hào)，其中相位限制器藉由第二直流電壓信號(hào)限制輸出時(shí)脈信號(hào)的延遲小于第一延遲時(shí)間。在本發(fā)明的一實(shí)施例中，上述的相位限制器更依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二下信號(hào)，以限制輸出時(shí)脈信號(hào)的延遲大于ー第二延遲時(shí)間，其中第二電荷泵還接收第二下信號(hào)，并依據(jù)第二下信號(hào)或第二下信號(hào)產(chǎn)生第二電流信號(hào)，其中相位限制器藉由第二直流電壓信號(hào)限制輸出時(shí)脈信號(hào)的延遲大于第二延遲時(shí)間。在本發(fā)明的一實(shí)施例中，上述的相位限制器包括一除頻單元、ー邏輯信號(hào)產(chǎn)生單元以及一起始信號(hào)產(chǎn)生單元。除頻單元用以接收輸入時(shí)脈信號(hào)，并對(duì)輸入時(shí)脈信號(hào)進(jìn)行除頻以產(chǎn)生除頻后的輸入時(shí)脈信號(hào)。邏輯信號(hào)產(chǎn)生單元用以接收除頻后的輸入時(shí)脈信號(hào)及N個(gè)延遲組件所輸出的時(shí)脈相位，以輸出一高準(zhǔn)位邏輯信號(hào)。起始信號(hào)產(chǎn)生單元用以接收輸入時(shí)脈信號(hào)、第M個(gè)延遲組件所輸出的時(shí)脈相位及高準(zhǔn)位邏輯信號(hào)，并依據(jù)輸入時(shí)脈信號(hào)及第M個(gè)延遲組件所輸出的時(shí)脈相位，輸出高準(zhǔn)位邏輯信號(hào)作為第二上信號(hào)，以及輸出起始信號(hào)以使能相位頻率檢測(cè)回路，其中M、N各為一正整數(shù)。在本發(fā)明的一實(shí)施例中，上述的電壓控制延遲線路包括L個(gè)串接的延遲組件，則L、M、N滿(mǎn)足M<N及L-N<M<L，其中L為一正整數(shù)，且L大于M及N。本發(fā)明提供一種時(shí)脈信號(hào)產(chǎn)生方法，其適于一延遲鎖相回路。延遲鎖相回路將ー輸入時(shí)脈信號(hào)延遲ー既定周期而產(chǎn)生ー輸出時(shí)脈信號(hào)。時(shí)脈信號(hào)產(chǎn)生方法包括如下步驟。限制輸出時(shí)脈信號(hào)的延遲小于ー第一延遲時(shí)間，并產(chǎn)生一起始信號(hào)。依據(jù)起始信號(hào)以及輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差，產(chǎn)生第一直流電壓信號(hào)。依據(jù)第一直流電壓信號(hào)，將輸入時(shí)脈信號(hào)延遲既定周期而產(chǎn)生輸出時(shí)脈信號(hào)在本發(fā)明的一實(shí)施例中，上述的產(chǎn)生第一直流電壓信號(hào)的步驟包括如下步驟。依據(jù)起始信號(hào)以及輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差，產(chǎn)生ー第一上信號(hào)或一第一下信號(hào)。依據(jù)第一上信號(hào)或第一下信號(hào)，產(chǎn)生ー第一電流信號(hào)。依據(jù)第一電流信號(hào)，產(chǎn)生第一直流電壓信號(hào)。在本發(fā)明的一實(shí)施例中，上述的限制輸出時(shí)脈信號(hào)的延遲小于第一延遲時(shí)間的步驟包括如下步驟。依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二上信號(hào)，以限制輸出時(shí)脈信號(hào)的延遲小于第一延遲時(shí)間，其中在產(chǎn)生第一電流信號(hào)的步驟中，依據(jù)第一上信號(hào)、第一下信號(hào)或第二上信號(hào)產(chǎn)生第一電流信號(hào)。在本發(fā)明的一實(shí)施例中，上述的時(shí)脈信號(hào)產(chǎn)生方法更包括如下步驟限制輸出時(shí)脈信號(hào)的延遲大于ー第二延遲時(shí)間。在本發(fā)明的一實(shí)施例中，上述的限制輸出時(shí)脈信號(hào)的延遲大于第二延遲時(shí)間的步驟包括如下步驟。依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二下信號(hào)，以限制輸出時(shí)脈信號(hào)的延遲大于第二延遲時(shí)間，其中在產(chǎn)生第一電流信號(hào)的步驟中，依據(jù)第一上信號(hào)、第一下信號(hào)、第二上信號(hào)或第二下信號(hào)產(chǎn)生第一電流信號(hào)。在本發(fā)明的一實(shí)施例中，上述的限制輸出時(shí)脈信號(hào)的延遲小于第一延遲時(shí)間的步驟包括如下步驟。依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二上信號(hào)。依據(jù)第ニ上信號(hào)產(chǎn)生ー第二電流信號(hào)。依據(jù)第二電流信號(hào)，產(chǎn)生ー第二直流電壓信號(hào)，其中在限制輸出時(shí)脈信號(hào)的延遲小于第一延遲時(shí)間的步驟中，藉由第二直流電壓信號(hào)限制輸出時(shí)脈信號(hào)的延遲小于第一延遲時(shí)間。在本發(fā)明的一實(shí)施例中，上述的限制輸出時(shí)脈信號(hào)的延遲大于第二延遲時(shí)間的步驟包括如下步驟。依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差，產(chǎn)生ー第二下信號(hào)，以限制輸出時(shí)脈信號(hào)的延遲大于第二延遲時(shí)間，其中在產(chǎn)生第二電流信號(hào)的步驟中，依據(jù)第二下信號(hào)或第二下信號(hào)產(chǎn)生第二電流信號(hào)，以及在限制輸出時(shí)脈信號(hào)的延遲大于第二延遲時(shí)間的步驟中，藉由第二直流電壓信號(hào)限制輸出時(shí)脈信號(hào)的延遲大于第二延遲時(shí)間?；谏鲜?，在本發(fā)明的實(shí)施例中，相位限制回路可控制相位頻率檢測(cè)回路的初始狀態(tài)，使其適時(shí)地進(jìn)行相位檢測(cè)，以避免相位頻率檢測(cè)回路因延遲鎖相回路所產(chǎn)生的輸出時(shí)脈信號(hào)，其時(shí)鐘占空比不佳，而導(dǎo)致錯(cuò)誤的相位檢測(cè)。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖I為傳統(tǒng)的延遲鎖相回路的方塊不意圖；圖2 (a)顯不延遲鎖相回路100的輸出時(shí)脈信號(hào)CLKtjut的延遲時(shí)間Tdlj小于ー個(gè)周期T情況下理想的相位檢測(cè)器運(yùn)作時(shí)的信號(hào)時(shí)序圖；圖2 (b)顯示時(shí)序b的時(shí)脈信號(hào)上升緣與時(shí)序c的時(shí)脈信號(hào)上升緣對(duì)齊情況下理想的相位檢測(cè)器運(yùn)作時(shí)的信號(hào)時(shí)序圖3 (a)顯不延遲鎖相回路100的輸出時(shí)脈信號(hào)CLKtjut的延遲時(shí)間Tdlj大于ー個(gè)周期T情況下理想的相位檢測(cè)器運(yùn)作時(shí)的信號(hào)時(shí)序圖；圖3(b)顯示時(shí)序d的時(shí)脈信號(hào)上升緣與時(shí)序c的時(shí)脈信號(hào)上升緣對(duì)齊情況下理想的相位檢測(cè)器運(yùn)作時(shí)的信號(hào)時(shí)序圖；圖4顯示圖I的相位檢測(cè)器的邏輯電路圖；圖5顯示相位檢測(cè)器檢測(cè)相位差時(shí)的信號(hào)時(shí)序圖；
圖6 (a)顯不在時(shí)序Ta,輸出時(shí)脈信號(hào)CLKtjut不等于0情況下上信號(hào)被重置的情形；圖6 (b)顯示在時(shí)序Tb，輸入時(shí)脈信號(hào)CLKref = 0情況下下信號(hào)被重置的情形；圖7顯示本發(fā)明ー實(shí)施例的延遲鎖相回路；圖8顯示圖7的相位頻率檢測(cè)器的邏輯電路圖；圖9顯示相位頻率檢測(cè)器檢測(cè)相位差時(shí)的信號(hào)時(shí)序圖；圖10(a)及圖10(b)顯示本發(fā)明ー實(shí)施例的相位頻率檢測(cè)器的上信號(hào)及下信號(hào)在不同情況下被重置的情形；圖11 (a)顯示相位頻率檢測(cè)器在初始狀態(tài)Ti在時(shí)序T2與T3之前情況下檢測(cè)相位差時(shí)的信號(hào)時(shí)序圖；圖11 (b)顯示相位頻率檢測(cè)器在初始狀態(tài)Ti在時(shí)序T2與T3之間情況下檢測(cè)相位差時(shí)的信號(hào)時(shí)序圖；圖12顯示本發(fā)明ー實(shí)施例的延遲鎖相回路；圖13顯不延遲鎖相回路中多個(gè)イ目號(hào)之間的時(shí)序關(guān)系；圖14顯示圖12中的電壓控制延遲線路，其每一延遲組件所輸出的時(shí)脈相位；圖15顯不延遲鎖相回路中多個(gè)"[目號(hào)之間的另一時(shí)序關(guān)系；圖16顯不延遲鎖相回路中多個(gè)"[目號(hào)之間的另一時(shí)序關(guān)系；圖17顯示本發(fā)明ー實(shí)施例的相位限制器；圖18顯示本發(fā)明另一實(shí)施例的相位限制器；圖19顯示本發(fā)明另一實(shí)施例的延遲鎖相回路；圖20為本發(fā)明一實(shí)施例的時(shí)脈信號(hào)產(chǎn)生方法的步驟流程圖。主要組件符號(hào)說(shuō)明100、200、300、400 :延遲鎖相回路110、210、310、410 :電壓控制延遲線路120 :相位檢測(cè)器130、224、324、424、434 :電荷泵140、226、326、426、436 :低通濾波器212、312、312[1]、312[2]、312[3]、312[16]:延遲組件220、320、420 :相位頻率檢測(cè)回路222、322、422 :相位頻率檢測(cè)器223:與門(mén)330,430 :相位限制回路332、332’、432 :相位限制器
333、333’ 除頻單元335、335’ 邏輯信號(hào)產(chǎn)生單元337、337’ 起始信號(hào)產(chǎn)生單元
DFFl、DFF2 D 型正反器CLKref :輸入時(shí)脈信號(hào)CLKout :輸出時(shí)脈信號(hào)DN、DNl、DN2 :下信號(hào)UP、UP1、UP2 :上信號(hào)EN :起始信號(hào)T :周期し、Tdu、し2:延遲時(shí)間Tph:時(shí)間區(qū)間Td、CK
、CK[I]、CK[2]、CK[3]、CK[8]、CK[7]、CK[12]、CK [16]、CK[n]、CK[m]:時(shí)脈相位Ti :初始狀態(tài)CK [ref]:參考相位
Vctrll、Vctrl2 直流電壓信號(hào)a、b、C、d、Ta、Tb、T1' T2> T3> T4 :時(shí)序S100、S102、S104 :步驟
具體實(shí)施例方式在本發(fā)明的范例實(shí)施例中，相位頻率檢測(cè)回路采用應(yīng)用在相位鎖相回路(PhaseLock Loop,PU)的相位頻率檢測(cè)器。相位頻率檢測(cè)器依據(jù)信號(hào)邊緣(edge)來(lái)判斷兩個(gè)信號(hào)之間的相位關(guān)系，因此輸入信號(hào)的時(shí)鐘占空比不會(huì)影響相位時(shí)脈檢測(cè)器的檢測(cè)結(jié)果。圖7顯示本發(fā)明ー實(shí)施例的延遲鎖相回路。請(qǐng)參照?qǐng)D7,在本實(shí)施例中，延遲鎖相回路200包括電壓控制延遲線路210、相位頻率檢測(cè)器222、電荷泵224及低通濾波器226。在此，延遲鎖相回路200例如是將輸入時(shí)脈信號(hào)CLKref延遲ー既定周期T而產(chǎn)生輸出時(shí)脈信號(hào) CLKout。詳細(xì)而言，電壓控制延遲線路210包括多個(gè)串接的延遲組件212。每一延遲組件212分別將輸入時(shí)脈信號(hào)CLKMf延遲ー時(shí)脈相位Td。因此，若以16個(gè)串接的延遲組件212為例，則既定周期T為時(shí)脈相位Td的16倍，即T = 16Td。在本實(shí)施例中，相位頻率檢測(cè)器222、電荷泵224及低通濾波器226例如形成一相位頻率檢測(cè)回路220。換句話說(shuō),本實(shí)施例的延遲鎖相回路200例如包括電壓控制延遲線路210以及相位頻率檢測(cè)回路220。 相位頻率檢測(cè)器222用以接收輸入時(shí)脈信號(hào)CLKMf及電壓控制延遲線路210所反饋的輸出時(shí)脈信號(hào)CLK。#進(jìn)而，相位頻率檢測(cè)器222依據(jù)輸入時(shí)脈信號(hào)CLKMf與輸出時(shí)脈信號(hào)CLKwt的相位差產(chǎn)生上信號(hào)UPl或下信號(hào)DNl。電荷泵224用以接收上信號(hào)UPl或下信號(hào)DN1，并依據(jù)上信號(hào)UPl或下信號(hào)DNl產(chǎn)生ー電流信號(hào)(未繪出)。低通濾波器226用以接收來(lái)自電荷泵224的電流信號(hào)，并產(chǎn)生直流電壓信號(hào)Vrtrtl。
因此，電壓控制延遲線路210依據(jù)直流電壓信號(hào)火&11，將輸入時(shí)脈信號(hào)CLKrrf延遲既定周期T而產(chǎn)生輸出時(shí)脈信號(hào)CLK-。圖8顯示圖7的相位頻率檢測(cè)器的邏輯電路圖。請(qǐng)參照?qǐng)D8，在本實(shí)施例中，相位頻率檢測(cè)器222包括兩個(gè)D型正反器DFFl、DFF2及一與門(mén)223 (AND gate)。D型正反器DFFl、DFF2的D端分別耦接至邏輯高準(zhǔn)位I (底下簡(jiǎn)稱(chēng)I)。在本實(shí)施例中，輸入時(shí)脈信號(hào)CLKref是輸入D型正反器DFFl的CLK端，而輸入時(shí)脈信號(hào)出CLKtjut是輸入D型正反器DFF2的CLK端。D型正反器DFF1、DFF2的CLR端彼此耦接，且由上信號(hào)UPl與下信號(hào)DNl的邏輯「與」(AND)運(yùn)算的結(jié)果所控制。將D端接到I的D型正反器，其運(yùn)作方式如下當(dāng)CLR = I時(shí),重設(shè)(reset)D型正反器,且Q = 0 ;當(dāng)CLR =0吋，CLK端從邏輯低準(zhǔn)位0(底下簡(jiǎn)稱(chēng)0)變成1，且Q= I。圖9顯示相位頻率檢測(cè)器檢測(cè)相位差時(shí)的信號(hào)時(shí)序圖，其中上信號(hào)UP與下信號(hào)DN的初始值都為O。請(qǐng)參考圖8及圖9，在時(shí)序Ta時(shí)，輸入時(shí)脈信號(hào)CLKref從0變成1，且輸出時(shí)脈信號(hào)CLKtjut = 0，此時(shí)上信號(hào)UPl為一高準(zhǔn)位信號(hào)；在時(shí)序Tb時(shí)，輸出時(shí)脈信號(hào)CLKwt從0變成1，此時(shí)下信號(hào)DNl為一高準(zhǔn)位信號(hào)。由于上信號(hào)UPl與下信號(hào)DNl皆為高準(zhǔn)位信號(hào)，因此D型正反器下一刻被重置，且上信號(hào)UPl與下信號(hào)DNl也重置為O。因此，相位頻率檢測(cè)器依據(jù)信號(hào)邊緣來(lái)判斷兩個(gè)信號(hào)之間的相位關(guān)系，而輸入信號(hào)的時(shí)鐘占空比不會(huì)影響相位頻率檢測(cè)器的檢測(cè)結(jié)果。例如，在圖10(a)及圖10(b)中，不論時(shí)脈信號(hào)的時(shí)鐘占空比為何，相位頻率檢測(cè)器都可檢測(cè)出時(shí)脈信號(hào)的相位差。換句話說(shuō)，在本實(shí)施例中，相較于傳統(tǒng)的相位檢測(cè)器，即使時(shí)間區(qū)間Tph較短，相位頻率檢測(cè)器仍能正常運(yùn)作。圖11 (a)顯示相位頻率檢測(cè)器在初始狀態(tài)Ti在時(shí)序T2與T3之前情況下檢測(cè)相位差時(shí)的信號(hào)時(shí)序圖；圖11 (b)顯示相位頻率檢測(cè)器在初始狀態(tài)Ti在時(shí)序T2與T3之間情況下檢測(cè)相位差時(shí)的信號(hào)時(shí)序圖。請(qǐng)參考圖7及圖11(a)、圖11(b)，在本實(shí)施例中，輸出時(shí)脈信號(hào)CLKrat是輸入時(shí)脈信號(hào)CLKMf經(jīng)過(guò)電壓控制延遲線路210延遲后所產(chǎn)生的時(shí)脈信號(hào)。輸出時(shí)脈信號(hào)CLKtjut在時(shí)序T2的箭頭領(lǐng)先輸入時(shí)脈信號(hào)CLKref在時(shí)序T3的箭頭。在圖11 (a)中，相位頻率檢測(cè)器222的初始狀態(tài)Ti在時(shí)序T2與T3之前，因此相位頻率檢測(cè)器222可檢測(cè)出輸出時(shí)脈信號(hào)CLKtjut領(lǐng)先輸入時(shí)脈信號(hào)CLKMf，進(jìn)而在時(shí)序T2與T3之間產(chǎn)生下信號(hào)DNl。在圖11 (b)中，相位頻率檢測(cè)器222的初始狀態(tài)Ti在時(shí)序T2與T3之間，因此相位頻率檢測(cè)器222無(wú)法檢測(cè)到時(shí)序T2的輸出時(shí)脈信號(hào)CLKrat,反而檢測(cè)到時(shí)序T4的輸出時(shí)脈信號(hào)CLKrat與時(shí)序T3的輸入時(shí)脈信號(hào)CLKraf之間的相位差。因此，在本發(fā)明的范例實(shí)施例中，延遲鎖相回路可還包括一相位限制回路，以控制相位頻率檢測(cè)回路的初始狀態(tài)，使其適時(shí)地進(jìn)行相位檢測(cè)，進(jìn)而避免相位頻率檢測(cè)回路因延遲鎖相回路所產(chǎn)生的輸出時(shí)脈信號(hào)，其時(shí)鐘占空比不佳，而導(dǎo)致錯(cuò)誤的相位檢測(cè)。圖12顯示本發(fā)明ー實(shí)施例的延遲鎖相回路。請(qǐng)參照?qǐng)D12,在本實(shí)施例中，延遲鎖 相回路300包括電壓控制延遲線路310、相位頻率檢測(cè)回路320及相位限制回路330。在此，相位頻率檢測(cè)回路320包括相位頻率檢測(cè)器322、電荷泵324及低通濾波器326。而相位限制回路330包括相位限制器332、電荷泵324及低通濾波器326。一般而言，相位限制回路需要有電荷泵及低通濾波器，因此在本實(shí)施例中，相位限制回路330的電荷泵及低通濾波器可與相位頻率檢測(cè)回路320共享，但本發(fā)明并不限于此。詳細(xì)而言，電壓控制延遲線路310用以接收輸入時(shí)脈信號(hào)CLKref及直流電壓信號(hào)Vctall,并依據(jù)直流電壓信號(hào)Vetril產(chǎn)生輸出時(shí)脈信號(hào)CLKtjut，其中電壓控制延遲線路310將輸入時(shí)脈信號(hào)CLKMf延遲既定周期T而產(chǎn)生輸出時(shí)脈信號(hào)CLK。#相位頻率檢測(cè)回路320用以接收輸入時(shí)脈信號(hào)CLKref、輸出時(shí)脈信號(hào)CLKwt及一起始信號(hào)EN。在此，輸出時(shí)脈信號(hào)CLKtjut由電壓控制延遲線路310的輸出端反饋而來(lái)。接著，相位頻率檢測(cè)回路320依據(jù)輸入時(shí)脈信號(hào)CLKref與輸出時(shí)脈信號(hào)CLKtjut的相位差，產(chǎn)生直流電壓信號(hào)Vetrtl,并由起始信號(hào)EN所控制。換句話說(shuō)，相位頻率檢測(cè)回路320在被起始信號(hào)EN使能之后，才進(jìn)行相位檢測(cè)。相位限制回路330用以接收輸入時(shí)脈信號(hào)CLKref及輸出時(shí)脈信號(hào)CLKtjut,并限制輸 出時(shí)脈信號(hào)CLKrat的延遲小于一延遲時(shí)間Tdu，并產(chǎn)生起始信號(hào)EN，以使能相位頻率檢測(cè)回路320。換句話說(shuō)，相位限制回路330可控制相位頻率檢測(cè)回路320的初始狀態(tài)，適時(shí)地使能相位頻率檢測(cè)回路320，以避免其進(jìn)行錯(cuò)誤的相位檢測(cè)。進(jìn)ー步而言，電壓控制延遲線路310例如包括多個(gè)串接的延遲組件312。每一延遲組件312分別將輸入時(shí)脈信號(hào)CLKMf延遲ー個(gè)時(shí)脈相位Td。因此，若以16個(gè)串接的延遲組件312為例，則既定周期T為時(shí)脈相位Td的16倍，即T = 16Td，但本發(fā)明并不限于此。另外，在相位頻率檢測(cè)回路320中，相位頻率檢測(cè)器322用以接收輸入時(shí)脈信號(hào)CLKref、輸出時(shí)脈信號(hào)CLKtjut及起始信號(hào)EN，并依據(jù)輸入時(shí)脈信號(hào)CLKref與輸出時(shí)脈信號(hào)CLKout的相位差產(chǎn)生上信號(hào)UPl或下信號(hào)DN1，并由起始信號(hào)EN所控制。電荷泵324用以接收上信號(hào)UPl或下信號(hào)DN1，并依據(jù)上信號(hào)UPl或下信號(hào)DNl產(chǎn)生電流信號(hào)(未繪出)。低通濾波器326用以接收來(lái)自電荷泵324的電流信號(hào)，并產(chǎn)生直流電壓信號(hào)Vrtrtl。在相位限制回路330中，相位限制器332用以接收輸入時(shí)脈信號(hào)CLKref及輸出時(shí)脈信號(hào)CLKrat,并依據(jù)輸入時(shí)脈信號(hào)CLKref與輸出時(shí)脈信號(hào)CLKtjut的相位差產(chǎn)生ー上信號(hào)UP2,以限制輸出時(shí)脈信號(hào)CLKrat的延遲小于延遲時(shí)間Tdu，并產(chǎn)生起始信號(hào)EN。換句話說(shuō)，本實(shí)施例的相位限制回路330通過(guò)起始信號(hào)EN來(lái)使能相位頻率檢測(cè)回路320。在本實(shí)施例中，相位限制回路330例如是限制輸出時(shí)脈信號(hào)CLKrat的延遲小于既定周期T的兩倍，即Tdu = 2T，以使本實(shí)施例的相位頻率檢測(cè)回路320可適時(shí)地進(jìn)行正確的相位檢測(cè)。因此，在本實(shí)施例中，電荷泵324還接收上信號(hào)UP2，并依據(jù)上信號(hào)UP1、下信號(hào)DNl或上信號(hào)UP2產(chǎn)生電流信號(hào)。換句話說(shuō)，本實(shí)施例的相位限制回路330通過(guò)上信號(hào)UP2及直流電壓信號(hào)Vrfril來(lái)限制輸出時(shí)脈信號(hào)CLKrat的延遲小于延遲時(shí)間Tdu。值得注意的是，本實(shí)施例的相位限制器332限制輸出時(shí)脈信號(hào)CLKrat的延遲小于延遲時(shí)間Tdu，以避免相位頻率檢測(cè)回路320進(jìn)行錯(cuò)誤的相位檢測(cè)。然而，為了使延遲鎖相回路300提供更良好的電氣特性，本實(shí)施例的相位限制器332可進(jìn)ー步限制輸出時(shí)脈信號(hào)CLKout的延遲大于延遲時(shí)間Tm，但本發(fā)明并不限于此。換句話說(shuō)，在相位限制回路330中，相位限制器332還依據(jù)輸入時(shí)脈信號(hào)CLKrat與輸出時(shí)脈信號(hào)CLKrat的相位差產(chǎn)生ー下信號(hào)DN2,以限制輸出時(shí)脈信號(hào)的延遲大于延遲時(shí)間Tm。因此，電荷泵324還接收下信號(hào)DN2，并依據(jù)上信號(hào)UP1、下信號(hào)DN1、上信號(hào)UP2或下信號(hào)DN2產(chǎn)生電流信號(hào)。因此，在本實(shí)施例中，相位限制器332例如是限制輸出時(shí)脈信號(hào)CLKwt的延遲介于延遲時(shí)間Tdu與Tm之間，以使相位頻率檢測(cè)回路320正確地進(jìn)行相位檢測(cè)，并使延遲鎖相回路300提供更良好的電氣特性。但本實(shí)施例的相位限制器332若僅限制輸出時(shí)脈信號(hào)CLKout的延遲小于延遲時(shí)間Tdu，延遲鎖相回路300無(wú)疑地也可正常運(yùn)作。底下將例示多個(gè)范例實(shí)施例，說(shuō)明相位限制回路在限制輸出時(shí)脈信號(hào)的延遲時(shí)間時(shí)，在延遲鎖相回路中多個(gè)信號(hào)之間的時(shí)序關(guān)系。圖13顯示延遲鎖相回路中多個(gè)信號(hào)之間的時(shí)序關(guān)系。圖14顯示圖12中的電壓控制延遲線路，其每一延遲組件所輸出的時(shí)脈相位。請(qǐng)參考圖12至圖14，在圖12中，電壓控制延遲線路310以16個(gè)串接的延遲組件312為例，因此若姆一延遲組件分別將輸入時(shí)脈信號(hào)CLKMf延遲ー個(gè)時(shí)脈相位Td,則電壓控制延遲線路310所延遲的既定周期T為時(shí)脈相位Td的16倍，即T = 16Td，其中時(shí)脈相位Td為ー個(gè)相位(phase)的延遲時(shí)間。在圖14中，第I個(gè)延遲組件312[1]所輸出的時(shí)脈相位CK[1]例如是將輸入時(shí)脈信號(hào)CLKref延遲ー個(gè)時(shí)脈相位Td ;第2個(gè)延遲組件312 [2]所輸出的時(shí)脈相位CK [2]例如是將時(shí)脈相位CK[1]再延遲ー個(gè)時(shí)脈相位Td，以此類(lèi)推。其中，未經(jīng)延遲的時(shí)脈相位CK
即輸入時(shí)脈信號(hào)CLKMf。因此，在本實(shí)施例中，延遲鎖相回路300的任務(wù)是使第16個(gè)延遲組件312[16]所輸出的時(shí)脈相位CK[16](即輸出時(shí)脈信號(hào)CLKrat)與參考的時(shí)脈信號(hào)同歩。舉例而言，在圖13中，假設(shè)時(shí)脈相位CK[16]被延遲將近兩個(gè)既定周期2T，而延遲鎖相回路300的目標(biāo)是欲將參考相位CK[ref]與時(shí)脈相位CK[16]兩者同步。然而，時(shí)脈相位CK[16]與參考相位CK[ref]相差了ー個(gè)既定周期T，因此相位頻率檢測(cè)回路320無(wú)法得知正確的相位的前后關(guān)系。所以，相位限制回路330的功能之丨，必須限制電壓控制延遲線路310的延遲時(shí)間小于兩個(gè)既定周期2T。也就是說(shuō)，相位限制器332必須限制輸出時(shí)脈信號(hào)CLKout的延遲小于延遲時(shí)間2T(即Tdu = 2T)。因此，如果電壓控制延遲線路310的延遲時(shí)間小于兩個(gè)既定周期2T，則搭配相位頻率檢測(cè)回路320的延遲鎖相回路300可將參考相位CK[ref]與時(shí)脈相位CK[16]兩者同
止/J/ o圖15顯不延遲鎖相回路中多個(gè)イ目號(hào)之間的另一時(shí)序關(guān)系。請(qǐng)參考圖12至圖15,在圖15中，如果相位頻率檢測(cè)回路320的初始狀態(tài)由時(shí)脈相位CK[7]與參考相位CK[ref]之間的時(shí)脈相位來(lái)進(jìn)行同步(如時(shí)脈相位CK [8])，則參考相位CK [ref]將可與時(shí)脈相位CK[16]通過(guò)搭配相位頻率檢測(cè)回路320的延遲鎖相回路300進(jìn)行鎖相。因此，在本發(fā)明的范例實(shí)施例中，相位限制器332例如是限制輸出時(shí)脈信號(hào)CLKwt的延遲小于延遲時(shí)間Tdu，以使相位頻率檢測(cè)回路320可正確地進(jìn)行相位檢測(cè)。圖16顯不延遲鎖相回路中多個(gè)イ目號(hào)之間的另一時(shí)序關(guān)系。請(qǐng)參考圖12至圖16,在圖16中，假設(shè)時(shí)脈相位CK[16]的延遲小于ー個(gè)既定周期T，則任何一個(gè)小于時(shí)脈相位CK[16]的時(shí)脈相位都可以作為相位頻率檢測(cè)回路320的初始狀態(tài),而進(jìn)行正確的同步。因此，在本發(fā)明的范例實(shí)施例中，相位限制器332不需限制輸出時(shí)脈信號(hào)CLKwt的延遲大于延遲時(shí)間Tm，即可使相位頻率檢測(cè)回路320正確地進(jìn)行相位檢測(cè)。由圖13及圖16可知，為使相位頻率檢測(cè)回路可正確地進(jìn)行相位檢測(cè)，相位限制回 路必須限制輸出時(shí)脈信號(hào)CLKwt的延遲小于延遲時(shí)間Tdu。進(jìn)ー步而言，若相位限制回路還限制輸出時(shí)脈信號(hào)的延遲大于延遲時(shí)間Tm，則可使延遲鎖相回路提供更良好的電氣特性。
在圖15中，假設(shè)相位頻率檢測(cè)回路320正常工作的初始狀態(tài)，需要與第M個(gè)時(shí)脈相位CK[m]同步,貝丨J
(DmXTd < T ;以及(2) (TdX16)_T < mXTd < TdX16。其中，m為一正整數(shù)。滿(mǎn)足條件(I)時(shí)，可確定相位頻率檢測(cè)回路320的初始狀態(tài)，會(huì)在參考相位CK[ref]延遲ー個(gè)特定周期T之后的上升緣(rising edge)。另外，由圖15可知，時(shí)脈相位Td不能大于T/8。因此，若要找到ー個(gè)良好的相位提供初始同步，則時(shí)脈相位Td最大只能為T(mén)/9。當(dāng)Td = T/9時(shí)，上述條件可分別改寫(xiě)如下(l)mXT/9<T;以及⑵[(T/9)X 16] - T <m X (T/9) < (T/9) X 16 = 16> m> 7因此，由上述條件可得，當(dāng)Td = T/9時(shí),則m = 8。所以，在本實(shí)施例中，相位限制回路330只要限制時(shí)脈相位CK[9]距離參考相位CK [ref]的延遲小于ー個(gè)特定周期T，則相位頻率檢測(cè)回路320可正確地進(jìn)行相位檢測(cè)。值得注意的是，在本實(shí)施例中，若要考慮實(shí)際電路實(shí)施時(shí)的閘極延遲(gatedelay)或不匹配(mismatch),則上述條件可以有更多其它的選擇。例如,相位限制器332可以選擇時(shí)脈相位CK[9] CK[16]，甚至更長(zhǎng)的延遲相位，來(lái)限制電壓控制延遲線路310的延遲，再?zèng)Q定出一個(gè)正確的相位，用以同步相位頻率檢測(cè)回路320的初始狀態(tài)。假設(shè)相位限制器332所決定的相位例如為CK[n]，則Td = T/n，其中n為一正整數(shù)。進(jìn)而上述條件可分別改寫(xiě)如下(l)mXT/n<T;以及(2) [(T/n) X 16] — T <m x (T/n) < (T/n) x 16=> 16 - n< m< 16其中，n必須大于8，否則m無(wú)解。符合上述要求的相位限制器332，其實(shí)施方式如圖17所示。圖17顯示本發(fā)明ー實(shí)施例的相位限制器。請(qǐng)參照?qǐng)D17，在本實(shí)施例中，相位限制器332包括一除頻單元333、ー邏輯信號(hào)產(chǎn)生單元335及一起始信號(hào)產(chǎn)生單元337。在本實(shí)施例中，除頻單元333用以接收輸入時(shí)脈信號(hào)CLK,ef，并對(duì)輸入時(shí)脈信號(hào)CLKref進(jìn)行除頻以產(chǎn)生除頻后的輸入時(shí)脈信號(hào)。在此，除頻單元333例如包括一 D型正反器，其D端及Q端之間耦接一反相器。邏輯信號(hào)產(chǎn)生單元335用以接收除頻后的輸入時(shí)脈信號(hào)及第I個(gè)至第N個(gè)延遲組件所輸出的時(shí)脈相位CK[1] CK[n]，以輸出一高準(zhǔn)位邏輯信號(hào)(未繪出)至起始信號(hào)產(chǎn)生單元337。其中，n必須大于8。在此，邏輯信號(hào)產(chǎn)生單元335例如包括N個(gè)D型正反器及一與門(mén)，其CLK端分別接收第I個(gè)至第N個(gè)延遲組件所輸出的時(shí)脈相位CK[I] CK[n]，而其Q端則耦接至與門(mén)的輸入端。值得注意的是，在邏輯信號(hào)產(chǎn)生單元335中，耦接至與門(mén)輸入端，且以虛線繪出的信號(hào)傳輸路徑，代表該傳輸路徑可選擇性地決定是否耦接。該傳輸路徑可用以重置邏輯信號(hào)產(chǎn)生單元335的與門(mén)。
起始信號(hào)產(chǎn)生單元337用以接收除頻前的輸入時(shí)脈信號(hào)CLKMf、第M個(gè)延遲組件所輸出的時(shí)脈相位CK[m]及高準(zhǔn)位邏輯信號(hào)。因此，起始信號(hào)產(chǎn)生單元337依據(jù)輸入時(shí)脈信號(hào)CLKMf及時(shí)脈相位CK[m]，輸出高準(zhǔn)位的邏輯信號(hào)作為上信號(hào)UP2。此外，起始信號(hào)產(chǎn)生単元337亦輸出起始信號(hào)EN，以使能相位頻率檢測(cè)回路，其中M為一正整數(shù)。在此，起始信號(hào)產(chǎn)生單元337例如包括兩個(gè)D型正反器及ー選擇器。當(dāng)除頻后的輸入時(shí)脈信號(hào)CLKref為高準(zhǔn)位時(shí)，選擇器選擇輸出來(lái)自邏輯信號(hào)產(chǎn)生單元335的高準(zhǔn)位邏輯信號(hào)。因此，在本發(fā)明的范例實(shí)施例中，若電壓控制延遲線路包括L個(gè)串接的延遲組件，則L、M、N滿(mǎn)足M<N及L-N<M<L，其中L為一正整數(shù)，且L大于M及N。圖18顯示本發(fā)明另一實(shí)施例的相位限制器。請(qǐng)參照?qǐng)D18，本實(shí)施例的相位限制器332’類(lèi)似于相位限制器332，兩者之間主要的差異例如在于邏輯信號(hào)產(chǎn)生單元335’的D型正反器及其與門(mén)的配置關(guān)系。 詳細(xì)而言，在本實(shí)施例中，邏輯信號(hào)產(chǎn)生單元335’的第一個(gè)D型正反器的D端接收除頻后的輸入時(shí)脈信號(hào)CLKMf，而其Q端則耦接至次ー個(gè)D型正反器的D端，以此類(lèi)推。邏輯信號(hào)產(chǎn)生單元335’的最后ー個(gè)D型正反器的Q端則耦接至與門(mén)的輸入端。類(lèi)似地，在邏輯信號(hào)產(chǎn)生單元335’中，耦接至與門(mén)輸入端，且以虛線繪出的信號(hào)傳輸路徑，代表該傳輸路徑可選擇性地決定是否耦接。該傳輸路徑可用以重置邏輯信號(hào)產(chǎn)生單元335’的與門(mén)。圖19顯示本發(fā)明另一實(shí)施例的延遲鎖相回路。請(qǐng)參照?qǐng)D19,在本實(shí)施例中，延遲鎖相回路400包括電壓控制延遲線路410、相位頻率檢測(cè)回路420及相位限制回路430。在此，相位頻率檢測(cè)回路420包括相位頻率檢測(cè)器422、電荷泵424及低通濾波器426。而相位限制回路430包括相位限制器432、電荷泵434及低通濾波器436。因此，本實(shí)施例的延遲鎖相回路400與圖12的延遲鎖相回路300之間最主要的差異例如在于相位限制回路430并未與相位頻率檢測(cè)回路420共享電荷泵及低通濾波器。因此，在本實(shí)施例中，相位限制回路430藉由直流電壓信號(hào)Vetal2限制輸出時(shí)脈信號(hào)CLKrat的延遲小于延遲時(shí)間Tdu,或者藉由直流電壓信號(hào)限制輸出時(shí)脈信號(hào)CLKrat的延遲大于延遲時(shí)間Tm。另外，本實(shí)施例的延遲鎖相回路400與延遲鎖相回路300相同或相似之處可以由圖12 圖18的實(shí)施例的敘述中獲得足夠的指示、建議與實(shí)施說(shuō)明，因此不再贅述。圖20為本發(fā)明一實(shí)施例的時(shí)脈信號(hào)產(chǎn)生方法的步驟流程圖。請(qǐng)同時(shí)參照?qǐng)D12及圖20，本實(shí)施例的時(shí)脈信號(hào)產(chǎn)生方法適于例如是圖12或圖19的延遲鎖相回路，其包括如下步驟。首先，在步驟SlOO中，限制輸出時(shí)脈信號(hào)CLKwt的延遲小于一延遲時(shí)間，并產(chǎn)生一起始信號(hào)EN。接著，在步驟S102中，依據(jù)起始信號(hào)EN以及輸入時(shí)脈信號(hào)CLKMf與輸出時(shí)脈信號(hào)CLKtjut的相位差，產(chǎn)生直流電壓信號(hào)Vetrtl。之后，在步驟S104中，依據(jù)直流電壓信號(hào)Vctoll，將輸入時(shí)脈信號(hào)CLKref延遲既定周期而產(chǎn)生輸出時(shí)脈信號(hào)CLK。#另外，本發(fā)明的實(shí)施例的時(shí)脈信號(hào)產(chǎn)生方法可以由圖7 圖19實(shí)施例的敘述中獲得足夠的指示、建議與實(shí)施說(shuō)明，因此不再贅述。綜上所述，在本發(fā)明的范例實(shí)施例中，相位限制回路可控制相位頻率檢測(cè)回路的初始狀態(tài)，使其適時(shí)地進(jìn)行相位檢測(cè)，以避免相位頻率檢測(cè)回路因延遲鎖相回路所產(chǎn)生的輸出時(shí)脈信號(hào)，其時(shí)鐘占空比不佳，而導(dǎo)致錯(cuò)誤的相位檢測(cè)。
雖然本發(fā)明已以實(shí)施例掲示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中的技術(shù)人員，當(dāng)可作些許更動(dòng)與潤(rùn)飾，而不脫離本發(fā)明的精神和范圍
權(quán)利要求
1.ー種延遲鎖相回路，包括 一電壓控制延遲線路，用以接收ー輸入時(shí)脈信號(hào)及一第一直流電壓信號(hào)，并依據(jù)該第一直流電壓信號(hào)產(chǎn)生ー輸出時(shí)脈信號(hào)，其中該電壓控制延遲線路將該輸入時(shí)脈信號(hào)延遲ー既定周期而產(chǎn)生該輸出時(shí)脈信號(hào)； 一相位頻率檢測(cè)回路，用以接收該輸入時(shí)脈信號(hào)、該輸出時(shí)脈信號(hào)及一起始信號(hào)，并依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生該第一直流電壓信號(hào)，并由該起始信號(hào)所控制；以及 一相位限制回路，用以接收該輸入時(shí)脈信號(hào)及該輸出時(shí)脈信號(hào)，并限制該輸出時(shí)脈信號(hào)的延遲小于ー第一延遲時(shí)間，并產(chǎn)生該起始信號(hào)，以使能該相位頻率檢測(cè)回路。
2.根據(jù)權(quán)利要求I所述的延遲鎖相回路，其中該電壓控制延遲線路包括多個(gè)串接的延遲組件，每一延遲組件分別將該輸入時(shí)脈信號(hào)延遲ー時(shí)脈相位。
3.根據(jù)權(quán)利要求2所述的延遲鎖相回路，其中該相位頻率檢測(cè)回路包括 一相位頻率檢測(cè)器，用以接收該輸入時(shí)脈信號(hào)、該輸出時(shí)脈信號(hào)及該起始信號(hào)，并依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第一上信號(hào)或一第一下信號(hào)，并由該起始信號(hào)所控制； 一第一電荷泵，用以接收該第一上信號(hào)或該第一下信號(hào)，并依據(jù)該第一上信號(hào)或該第一下信號(hào)產(chǎn)生ー第一電流信號(hào)；以及 一第一低通濾波器，用以接收來(lái)自該第一電荷泵的該第一電流信號(hào)，并產(chǎn)生該第一直流電壓信號(hào)。
4.根據(jù)權(quán)利要求3所述的延遲鎖相回路，其中該相位限制回路包括 一相位限制器，用以接收該輸入時(shí)脈信號(hào)及該輸出時(shí)脈信號(hào)，并依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二上信號(hào)，以限制該輸出時(shí)脈信號(hào)的延遲小于該第一延遲時(shí)間，并產(chǎn)生該起始信號(hào)，其中該第一電荷泵還接收該第二上信號(hào)，并依據(jù)該第一上信號(hào)、該第一下信號(hào)或該第二上信號(hào)產(chǎn)生該第一電流信號(hào)。
5.根據(jù)權(quán)利要求4所述的延遲鎖相回路，其中該相位限制器還依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二下信號(hào)，以限制該輸出時(shí)脈信號(hào)的延遲大于ー第二延遲時(shí)間，其中該第一電荷泵還接收該第二下信號(hào)，并依據(jù)該第一上信號(hào)、該第一下信號(hào)、該第二上信號(hào)或該第二下信號(hào)產(chǎn)生該第一電流信號(hào)。
6.根據(jù)權(quán)利要求3所述的延遲鎖相回路，其中該相位限制回路包括 一相位限制回路器，用以接收該輸入時(shí)脈信號(hào)及該輸出時(shí)脈信號(hào)，并依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二上信號(hào)； 一第二電荷泵，用以接收該第二上信號(hào)，并依據(jù)該第二上信號(hào)產(chǎn)生ー第二電流信號(hào)；以及 一第二低通濾波器，用以接收來(lái)自該第二電荷泵的該第二電流信號(hào)，并產(chǎn)生一第二直流電壓信號(hào)，其中該相位限制器藉由該第二直流電壓信號(hào)限制該輸出時(shí)脈信號(hào)的延遲小于該第一延遲時(shí)間。
7.根據(jù)權(quán)利要求6所述的延遲鎖相回路，其中該相位限制器還依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二下信號(hào)，以限制該輸出時(shí)脈信號(hào)的延遲大于ー第二延遲時(shí)間，其中該第二電荷泵還接收該第二下信號(hào)，并依據(jù)該第二下信號(hào)或該第二下信號(hào)產(chǎn)生該第二電流信號(hào)，其中該相位限制器藉由該第二直流電壓信號(hào)限制該輸出時(shí)脈信號(hào)的延遲大于該第二延遲時(shí)間。
8.根據(jù)權(quán)利要求4或6所述的延遲鎖相回路，其中該相位限制器包括 一除頻單元，用以接收該輸入時(shí)脈信號(hào)，并對(duì)該輸入時(shí)脈信號(hào)進(jìn)行除頻以產(chǎn)生除頻后的該輸入時(shí)脈信號(hào)； ー邏輯信號(hào)產(chǎn)生單元，用以接收除頻后的該輸入時(shí)脈信號(hào)及N個(gè)延遲組件所輸出的該些時(shí)脈相位，以輸出一高準(zhǔn)位邏輯信號(hào)；以及 一起始信號(hào)產(chǎn)生單元，用以接收該輸入時(shí)脈信號(hào)、第M個(gè)延遲組件所輸出的該時(shí)脈相位及該高準(zhǔn)位邏輯信號(hào)，并依據(jù)該輸入頻率信號(hào)及第M個(gè)延遲組件所輸出的該時(shí)脈相位，輸出該高準(zhǔn)位邏輯信號(hào)作為該第二上信號(hào)，以及輸出該起始信號(hào)以使能該相位時(shí)脈檢測(cè)回路，其中M、N各為一正整數(shù)。
9.根據(jù)權(quán)利要求8所述的延遲鎖相回路，其中該電壓控制延遲線路包括L個(gè)串接的延遲組件，則L、M、N滿(mǎn)足M<N及L-N<M<L，其中L為一正整數(shù)，且L大于M及N。
10.一種時(shí)脈信號(hào)產(chǎn)生方法，適于一延遲鎖相回路，其中該延遲鎖相回路將ー輸入時(shí)脈信號(hào)延遲ー既定周期而產(chǎn)生ー輸出時(shí)脈信號(hào)，該時(shí)脈信號(hào)產(chǎn)生方法包括 限制該輸出時(shí)脈信號(hào)的延遲小于ー第一延遲時(shí)間，并產(chǎn)生一起始信號(hào)； 依據(jù)該起始信號(hào)以及該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差，產(chǎn)生該第一直流電壓信號(hào)；以及 依據(jù)該第一直流電壓信號(hào)，將該輸入時(shí)脈信號(hào)延遲該既定周期而產(chǎn)生該輸出時(shí)脈信號(hào)。
11.根據(jù)權(quán)利要求10所述的時(shí)脈信號(hào)產(chǎn)生方法，其中產(chǎn)生該第一直流電壓信號(hào)的該步驟包括 依據(jù)該起始信號(hào)以及該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差，產(chǎn)生ー第一上信號(hào)或一第一下信號(hào)； 依據(jù)該第一上信號(hào)或該第一下信號(hào)，產(chǎn)生ー第一電流信號(hào)；以及 依據(jù)該第一電流信號(hào)，產(chǎn)生該第一直流電壓信號(hào)。
12.根據(jù)權(quán)利要求11所述的時(shí)脈信號(hào)產(chǎn)生方法，其中限制該輸出時(shí)脈信號(hào)的延遲小于該第一延遲時(shí)間的該步驟包括 依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二上信號(hào)，以限制該輸出時(shí)脈信號(hào)的延遲小于該第一延遲時(shí)間，其中在產(chǎn)生該第一電流信號(hào)的該步驟中，依據(jù)該第一上信號(hào)、該第一下信號(hào)或該第二上信號(hào)產(chǎn)生該第一電流信號(hào)。
13.根據(jù)權(quán)利要求12所述的時(shí)脈信號(hào)產(chǎn)生方法，更包括 限制該輸出時(shí)脈信號(hào)的延遲大于ー第二延遲時(shí)間。
14.根據(jù)權(quán)利要求13所述的時(shí)脈信號(hào)產(chǎn)生方法,限制該輸出時(shí)脈信號(hào)的延遲大于該第ニ延遲時(shí)間的該步驟包括 依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二下信號(hào)，以限制該輸出時(shí)脈信號(hào)的延遲大于該第二延遲時(shí)間，其中在產(chǎn)生該第一電流信號(hào)的該步驟中，依據(jù)該第一上信號(hào)、該第一下信號(hào)、該第二上信號(hào)或該第二下信號(hào)產(chǎn)生該第一電流信號(hào)。
15.根據(jù)權(quán)利要求13所述的時(shí)脈信號(hào)產(chǎn)生方法,其中限制該輸出時(shí)脈信號(hào)的延遲小于該第一延遲時(shí)間的該步驟包括 依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差產(chǎn)生ー第二上信號(hào)； 依據(jù)該第二上信號(hào)產(chǎn)生ー第二電流信號(hào)；以及 依據(jù)該第二電流信號(hào)，產(chǎn)生ー第二直流電壓信號(hào)，其中在限制該輸出時(shí)脈信號(hào)的延遲小于該第一延遲時(shí)間的該步驟中，藉由該第二直流電壓信號(hào)限制該輸出時(shí)脈信號(hào)的延遲小于該第一延遲時(shí)間。
16.根據(jù)權(quán)利要求15所述的時(shí)脈信號(hào)產(chǎn)生方法,限制該輸出時(shí)脈信號(hào)的延遲大于該第ニ延遲時(shí)間的該步驟包括 依據(jù)該輸入時(shí)脈信號(hào)與該輸出時(shí)脈信號(hào)的相位差，產(chǎn)生ー第二下信號(hào)，以限制該輸出時(shí)脈信號(hào)的延遲大于該第二延遲時(shí)間，其中在產(chǎn)生該第二電流信號(hào)的該步驟中，依據(jù)該第ニ下信號(hào)或該第二下信號(hào)產(chǎn)生該第二電流信號(hào)，以及在限制該輸出時(shí)脈信號(hào)的延遲大于該第二延遲時(shí)間的該步驟中，藉由該第二直流電壓信號(hào)限制該輸出時(shí)脈信號(hào)的延遲大于該第ニ延遲時(shí)間。
全文摘要
本發(fā)明公開(kāi)了一種延遲鎖相回路，其包括一電壓控制延遲線路、一相位頻率檢測(cè)回路及一相位限制回路。電壓控制延遲線路依據(jù)直流電壓信號(hào)產(chǎn)生一輸出時(shí)脈信號(hào)，其中電壓控制延遲線路將輸入時(shí)脈信號(hào)延遲一既定周期而產(chǎn)生輸出時(shí)脈信號(hào)。相位頻率檢測(cè)回路依據(jù)輸入時(shí)脈信號(hào)與輸出時(shí)脈信號(hào)的相位差產(chǎn)生直流電壓信號(hào)，并由起始信號(hào)所控制。相位限制回路限制輸出時(shí)脈信號(hào)的延遲小于一延遲時(shí)間，并產(chǎn)生起始信號(hào)，以使能相位頻率檢測(cè)回路。另外，一種時(shí)脈信號(hào)產(chǎn)生方法亦被提出。本發(fā)明提供的延遲鎖相回路和時(shí)脈信號(hào)產(chǎn)生方法均可正常輸出時(shí)脈信號(hào)，不會(huì)產(chǎn)生錯(cuò)誤判斷。
文檔編號(hào)H03L7/06GK102651647SQ201110043728
公開(kāi)日2012年8月29日 申請(qǐng)日期2011年2月23日 優(yōu)先權(quán)日2011年2月23日
發(fā)明者王思婷, 蕭喬蔚 申請(qǐng)人:聯(lián)詠科技股份有限公司