專利名稱：一種低功耗的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字集成電路技術(shù)領(lǐng)域，具體涉及一種低功耗的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器。
背景技術(shù)：
在通信系統(tǒng)、接口電路、軟件無線電等應(yīng)用領(lǐng)域中，需要對數(shù)字信號的采樣頻率進(jìn)行轉(zhuǎn)換，內(nèi)插濾波器即完成的是對信號的升采樣。內(nèi)插半帶濾波器以其優(yōu)異的通帶紋波，阻帶衰減控制能力，廣泛的應(yīng)用于升采樣電路中。圖1為傳統(tǒng)內(nèi)插半帶濾波器的結(jié)構(gòu)原理圖， 該內(nèi)插半帶濾波器由升采樣模塊和抗鏡像低通濾波器兩部分組成，升采樣模塊對信號進(jìn)行升采樣，即在輸入信號的兩個相鄰數(shù)值之間插入1個零值，提供2倍升采樣；抗鏡像低通濾波器主要用來濾除升采樣過程中在頻域中產(chǎn)生的鏡像頻譜。內(nèi)插半帶濾波器的通帶紋波和阻帶紋波相等，通帶和阻帶相對于二分之一奈奎斯特頻率對稱，其系數(shù)近一半為0，且系數(shù)具有偶對稱性。由于系數(shù)為0的部分在運(yùn)算過程中不消耗運(yùn)算量，所以運(yùn)算復(fù)雜度減少近一半。而且系數(shù)對稱，可以通過共享硬件的方法減少乘法器模塊。

如圖2所示，以一傳統(tǒng)折疊結(jié)構(gòu)18階內(nèi)插半帶濾波器為例。信號首先進(jìn)入一個升采樣模塊進(jìn)行2倍升采樣，然后信號依次進(jìn)入18個延遲寄存器。升采樣模塊輸出數(shù)據(jù)與第十八延遲寄存器的輸出數(shù)據(jù)輸入第一加法器求和，然后將求和后的數(shù)據(jù)輸入到第一個乘法器與濾波器的第一系數(shù)相乘；第二延遲寄存器的輸出數(shù)據(jù)與第十六延遲寄存器的輸出數(shù)據(jù)輸入第二加法器求和，然后將求和后的數(shù)據(jù)輸入到第二乘法器與濾波器的第三系數(shù)相乘； 依次到第八延遲寄存器的輸出數(shù)據(jù)與第十延遲寄存器的輸出數(shù)據(jù)輸入到第五加法器求和， 然后將求和后的數(shù)據(jù)輸入到第五個乘法器與濾波器的第九系數(shù)相乘；第九延遲寄存器的輸出數(shù)據(jù)輸入到第六乘法器與濾波器的第十系數(shù)相乘；對所有乘法器的輸出數(shù)據(jù)求和，即得到最后內(nèi)插半帶濾波器的輸出數(shù)據(jù)。所有延遲寄存器的工作時鐘為輸入信號采樣頻率的兩倍。對于18階內(nèi)插半帶濾波器，折疊結(jié)構(gòu)利用系數(shù)的對稱性，共享了 5個乘法器，減少了硬件開銷，降低了功耗。但折疊結(jié)構(gòu)的延遲寄存器，加法器，與乘法器均工作在升采樣后的頻率，其功耗較高。Binming LuoΛ Yuanfu Zhao and Zongmin Wang 在標(biāo)題為 An Area-efficient Interpolator Applied in Audio Σ - ΔDAC(Third International IEEE Conference on Signal-Image Technologies and Internet-Based System, 2010)的文章中公幵了一禾中兩相結(jié)構(gòu)內(nèi)插半帶濾波器，圖3為18階兩相結(jié)構(gòu)內(nèi)插半帶濾波器的電路圖。與傳統(tǒng)折疊結(jié)構(gòu)的內(nèi)插半帶濾波器相比，兩相結(jié)構(gòu)的升采樣模塊移動到電路的最后面，此時由于兩相結(jié)構(gòu)的特性，會需要兩個升采樣模塊，同時兩個升采樣模塊之間產(chǎn)生一個延遲間隔。兩個升采樣模塊和一個延遲寄存器在功能上等同于一個多路選擇器(MUX)，多路選擇器的選擇控制信號為升采樣前的時鐘信號。多路選擇器的切換間隔相當(dāng)于一個單位延遲間隔，所以升采樣模塊可被多路選擇器替換，減少了硬件開銷，降低了功耗。由于升采樣模塊的后移，兩個乘法器間的延遲間隔由兩個變?yōu)橐粋€，總的延遲寄存器的數(shù)量減少為9個，節(jié)約了一半的延遲寄存器。同時濾波器中寄存器、加法器與乘法器僅工作在輸入信號的采樣頻率上，而不是升2倍后的采樣頻率上，功耗相比折疊結(jié)構(gòu)能較大的減少。但是傳統(tǒng)的兩相結(jié)構(gòu)內(nèi)插半帶濾波器沒有充分考慮半帶濾波器的系數(shù)特性，相對浪費(fèi)了部分硬件開銷，相應(yīng)增加了一些不必要的功耗。

發(fā)明內(nèi)容
本發(fā)明提供了一種低功耗的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器，解決了傳統(tǒng)兩相結(jié)構(gòu)內(nèi)插半帶濾波器硬件開銷以及功耗相對較大的技術(shù)難題，進(jìn)一步優(yōu)化了功耗，降低了硬件開銷，減少了總的邏輯運(yùn)算量。一種低功耗的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器，包括m個延遲功能模塊、一個多輸入加法器和一個采樣功能模塊，m為大于等于1的自然數(shù)，η為階數(shù)，且η = 4m+2。所述的延遲功能模塊由第一延遲寄存器、第二延遲寄存器、延遲乘法器和延遲減法器組成。其中，所述的第一延遲寄存器的輸入端為所述的延遲功能模塊的第一輸入端且與所述的延遲減法器的被減數(shù)輸入端相連，所述的第一延遲寄存器的輸出端為所述的延遲功能模塊的第一輸出端；所述的第二延遲寄存器的輸入端為所述的延遲功能模塊的第二輸入端，所述的第二延遲寄存器的輸出端為所述的延遲功能模塊的第二輸出端且與所述的延遲減法器的減數(shù)輸入端相連；所述的延遲減法器的輸出端與所述的延遲乘法器的輸入端相連，所述的延遲乘法器的輸出端為所述的延遲功能模塊的第三輸出端；所述的第一延遲寄存器與所述的第二延遲寄存器的時鐘端接收外部設(shè)備提供的時鐘信號。所述的采樣功能模塊由第一兩輸入加法器、第二兩輸入加法器、采樣乘法器、采樣減法器、采樣延遲寄存器和多路選擇器組成。其中，所述的采樣乘法器的輸入端為所述的采樣功能模塊的第一輸入端，所述的采樣乘法器的輸出端與所述的第一兩輸入加法器的第二輸入端和所述的采樣減法器的被減數(shù)輸入端相連；所述的第一兩輸入加法器的第一輸入端為所述的采樣功能模塊的第二輸入端且與所述的采樣減法器的減數(shù)輸入端相連；所述的采樣減法器的輸出端與所述的多路選擇器的第一輸入端相連，所述的多路選擇器的第二輸入端與所述的第一兩輸入加法器的輸出端相連，所述的多路選擇器的輸出端與所述的采樣延遲寄存器的輸入端和所述的第二兩輸入加法器的第一輸入端相連，所述的第二兩輸入加法器的第二輸入端與所述的采樣延遲寄存器的輸出端相連，所述的第二兩輸入加法器的輸出端為所述的采樣功能模塊的輸出端；所述的采樣延遲寄存器的時鐘端與所述的多路選擇器的控制端接收外部設(shè)備提供的時鐘信號。所述的采樣功能模塊的第一輸入端與第m延遲功能模塊的第一輸出端和第二輸入端相連，所述的采樣功能模塊的第二輸入端與所述的多輸入加法器的輸出端相連；第i 延遲功能模塊的第一輸入端與第(i-Ι)延遲功能模塊的第一輸出端 相連，第i延遲功能模塊的第一輸出端與第(i+ι)延遲功能模塊的第一輸入端相連，第i延遲功能模塊的第二輸入端與第(i+ι)延遲功能模塊的第二輸出端相連，第i延遲功能模塊的第二輸出端與第 (i-Ι)延遲功能模塊的第二輸入端相連；所有延遲功能模塊的第三輸出端分別與所述的多輸入加法器的多個輸入端相連，所述的多輸入加法器的輸入端個數(shù)大于等于m;第一延遲功能模塊的第一輸入端接收輸入信號，所述的采樣功能模塊的輸出端產(chǎn)生輸出信號，i為小于m且大于1的自然數(shù)。
優(yōu)選的技術(shù)方案中，所述的第一延遲寄存器和所述的第二延遲寄存器的時鐘端以及所述的多路選擇器的控制端接收的時鐘信號的頻率與所述的輸入信號的采樣頻率相等； 所述的采樣延遲寄存器的時鐘端接收的時鐘信號的頻率為所述的輸入信號的采樣頻率的兩倍。優(yōu)選的技術(shù)方案中，所述的延遲乘法器和所述的采樣乘法器的乘法參數(shù)是通過正則符號編碼法(Canonic Signed Digital,CSD)進(jìn)行編碼確定的，能降低濾波器的運(yùn)算復(fù)雜度，進(jìn)一步優(yōu)化濾波器的功耗。本發(fā)明的工作原理為輸入信號依次進(jìn)入到延遲功能模塊。信號在延遲功能模塊中，每次時鐘上升沿到來時讀入延遲寄存器，延遲寄存器在下次時鐘上升沿到來前保持這次輸入的數(shù)據(jù)，同時延遲減法器和延遲乘法器組成的運(yùn)算部分對數(shù)據(jù)進(jìn)行邏輯運(yùn)算處理，所得到的結(jié)果輸入到多輸入加法器中進(jìn)行求和；求和的結(jié)果作為兩相結(jié)構(gòu)中的其中一相數(shù)據(jù)輸入到采樣功能模塊的第二輸入端；第m延遲功能模塊的第一輸出端的信號作為兩相結(jié)構(gòu)中的另一相數(shù)據(jù)輸入到采樣功能模塊的第一輸入端。

在采樣功能模塊中，第一輸入端輸入的數(shù)據(jù)首先與采樣乘法器的參數(shù)進(jìn)行乘法運(yùn)算，采樣乘法器輸出的結(jié)果加上第二輸入端輸入的數(shù)據(jù)，得到的和輸入到多路選擇器的第二輸入端；采樣乘法器輸出的結(jié)果減去第二輸入端輸入的數(shù)據(jù)，得到的差輸入到多路選擇器的第一輸入端。多路選擇器的控制信號為升采樣前的時鐘信號，當(dāng)時鐘信號為1時，多路選擇器選通第二輸入端的信號；當(dāng)時鐘信號為0時，多路選擇器選通第一輸入端的信號，通過交替導(dǎo)通完成了數(shù)據(jù)流的升采樣。由于每相數(shù)據(jù)的導(dǎo)通時間為半個時鐘周期，所以多路選擇器輸出數(shù)據(jù)的采樣頻率為原采樣頻率的兩倍。多路選擇器的輸出信號分別同時輸入到采樣延遲寄存器和第二兩輸入加法器，采樣延遲寄存器的工作時鐘為升采樣后的時鐘，多路選擇器的輸出數(shù)據(jù)通過采樣延遲寄存器后與自身相加，以保證整個濾波器的傳遞函數(shù)在優(yōu)化結(jié)構(gòu)后保持不變，最后的輸出信號完成了兩倍升采樣，同時較好的濾除了升采樣產(chǎn)生的鏡像頻譜。本發(fā)明的兩相結(jié)構(gòu)內(nèi)插半帶濾波器充分利用內(nèi)插半帶濾波器的系數(shù)特性，對電路結(jié)構(gòu)進(jìn)行了優(yōu)化。相比于傳統(tǒng)兩相結(jié)構(gòu)內(nèi)插半帶濾波器，本發(fā)明的兩相結(jié)構(gòu)內(nèi)插半帶濾波器在保持性能不變的前提下，減少了一個乘法器，同時不增加額外的延遲寄存器，從而減少了邏輯運(yùn)算總量，降低了硬件開銷，縮小了芯片面積，進(jìn)一步優(yōu)化了功耗。


圖1為傳統(tǒng)內(nèi)插半帶濾波器的結(jié)構(gòu)原理圖。圖2為傳統(tǒng)折疊結(jié)構(gòu)18階內(nèi)插半帶濾波器的電路原理圖。圖3為18階兩相結(jié)構(gòu)內(nèi)插半帶濾波器的電路原理圖。圖4為本發(fā)明的低功耗兩相結(jié)構(gòu)18階內(nèi)插半帶濾波器的電路原理圖。圖5為內(nèi)插半帶濾波器的理想頻率特性曲線示意圖，圖6為本發(fā)明的內(nèi)插半帶濾波器的頻率特性曲線示意圖。
具體實(shí)施方式
為了更為具體地描述本發(fā)明，下面結(jié)合附圖及具體實(shí)施方式
對本發(fā)明的技術(shù)方案及其相關(guān)原理進(jìn)行詳細(xì)說明。如圖4所示，一種低功耗的兩相結(jié)構(gòu)18階內(nèi)插半帶濾波器，包括第一延遲功能模塊、第二延遲功能模塊、第三延遲功能模塊、第四延遲功能模塊、四輸入加法器J和采樣功能模塊。 第一延遲功能模塊由第一延遲寄存器Y1、第八延遲寄存器Y8、第一延遲乘法器H1 和第一延遲減法器S1組成。其中，第一延遲寄存器Y1的輸入端為第一延遲功能模塊的第一輸入端且與第一延遲減法器S1的被減數(shù)輸入端相連，第一延遲寄存器Y1的輸出端為第一延遲功能模塊的第一輸出端；第八延遲寄存器Y8的輸入端為第一延遲功能模塊的第二輸入端，第八延遲寄存器Y8的輸出端為第一延遲功能模塊的第二輸出端且與第一延遲減法器S1 的減數(shù)輸入端相連；第一延遲減法器S1的輸出端與第一延遲乘法器H1的輸入端相連，第一延遲乘法器H1的輸出端為第一延遲功能模塊的第三輸出端；第一延遲寄存器Y1與第八延遲寄存器Y8的時鐘端接收外部設(shè)備提供的頻率與輸入信號的采樣頻率相等的時鐘信號。第二延遲功能模塊由第二延遲寄存器Y2、第七延遲寄存器Y7、第二延遲乘法器H2 和第二延遲減法器S2組成。其中，第二延遲寄存器Y2的輸入端為第二延遲功能模塊的第一輸入端且與第二延遲減法器S2的被減數(shù)輸入端相連，第二延遲寄存器Y2的輸出端為第二延遲功能模塊的第一輸出端；第七延遲寄存器Y7的輸入端為第二延遲功能模塊的第二輸入端，第七延遲寄存器Y7的輸出端為第二延遲功能模塊的第二輸出端且與第二延遲減法器S2 的減數(shù)輸入端相連；第二延遲減法器S2的輸出端與第二延遲乘法器H2的輸入端相連，第二延遲乘法器H2的輸出端為第二延遲功能模塊的第三輸出端；第二延遲寄存器Y2與第七延遲寄存器Y7的時鐘端接收外部設(shè)備提供的頻率與輸入信號的采樣頻率相等的時鐘信號。第三延遲功能模塊由第三延遲寄存器Y3、第六延遲寄存器Y6、第三延遲乘法器H3 和第三延遲減法器S3組成。其中，第三延遲寄存器Y3的輸入端為第三延遲功能模塊的第一輸入端且與第三延遲減法器S3的被減數(shù)輸入端相連，第三延遲寄存器Y3的輸出端為第三延遲功能模塊的第一輸出端；第六延遲寄存器Y6的輸入端為第三延遲功能模塊的第二輸入端，第六延遲寄存器Y6的輸出端為第三延遲功能模塊的第二輸出端且與第三延遲減法器S3 的減數(shù)輸入端相連；第三延遲減法器S3的輸出端與第三延遲乘法器H3的輸入端相連，第三延遲乘法器H3的輸出端為第三延遲功能模塊的第三輸出端；第三延遲寄存器Y3與第六延遲寄存器Y6的時鐘端接收外部設(shè)備提供的頻率與輸入信號的采樣頻率相等的時鐘信號。第四延遲功能模塊由第四延遲寄存器Y4、第五延遲寄存器Y5、第四延遲乘法器H4 和第四延遲減法器S4組成。其中，第四延遲寄存器Y4的輸入端為第四延遲功能模塊的第一輸入端且與第四延遲減法器、的被減數(shù)輸入端相連，第四延遲寄存器Y4的輸出端為第四延遲功能模塊的第一輸出端；第五延遲寄存器Y5的輸入端為第四延遲功能模塊的第二輸入端，第五延遲寄存器Y5的輸出端為第四延遲功能模塊的第二輸出端且與第四延遲減法器S4 的減數(shù)輸入端相連；第四延遲減法器S4的輸出端與第四延遲乘法器H4的輸入端相連，第四延遲乘法器H4的輸出端為第四延遲功能模塊的第三輸出端；第四延遲寄存器Y4與第五延遲寄存器Y5的時鐘端接收外部設(shè)備提供的頻率與輸入信號的采樣頻率相等的時鐘信號。采樣功能模塊由第一兩輸入加法器J1、第二兩輸入加法器J2、采樣乘法器H、采樣減法器S、采樣延遲寄存器Y和多路選擇器M組成。其中，采樣乘法器H的輸入端為采樣功能模塊的第一輸入端，采樣乘法器H的輸出端與第一兩輸入加法器J1的第二輸入端和采樣減法器S的被減數(shù)輸入端相連；第一兩輸入加法器J1的第一輸入端為采樣功能模塊的第二輸入端且與采樣減法器S的減數(shù)輸入端相連；采樣減法器S的輸出端與多路選擇器M的第一輸入端相連，多路選擇器M的第二輸入端與第一兩輸入加法器Jl的輸出端相連，多路選擇器M的輸出端與采樣延遲寄存器Y的輸入端和第二兩輸入加法器J2的第一輸入端相連， 第二兩輸入加法器J2的第二輸入端與采樣延遲寄存器Y的輸出端相連，第二兩輸入加法器 J2的輸出端為采樣功能模塊的輸出端；采樣延遲寄存器Y的時鐘端接收外部設(shè)備提供的頻率為輸入信號的采樣頻率兩倍的時鐘信號；多路選擇器M的控制端接收外部設(shè)備提供的頻率與輸入信號的采樣頻率相等的時鐘信號。 采樣功能模塊的第一輸入端與第四延遲功能模塊的第一輸出端和第二輸入端相連，采樣功能模塊的第二輸入端與四輸入加法器J的輸出端相連；第二延遲功能模塊的第一輸入端與第一延遲功能模塊的第一輸出端相連，第二延遲功能模塊的第一輸出端與第三延遲功能模塊的第一輸入端相連，第二延遲功能模塊的第二輸入端與第三延遲功能模塊的第二輸出端相連，第二延遲功能模塊的第二輸出端與第一延遲功能模塊的第二輸入端相連；第三延遲功能模塊的第一輸出端與第四延遲功能模塊的第一輸入端相連，第三延遲功能模塊的第二輸入端與第四延遲功能模塊的第二輸出端相連；四個延遲功能模塊的四個第三輸出端分別與四輸入加法器J的四個輸入端相連；第一延遲功能模塊的第一輸入端接收輸入信號X(Z)，采樣功能模塊的輸出端產(chǎn)生輸出信號Y(Z)。本實(shí)施例的工作原理為輸入信號X(Z)依次進(jìn)入到四個延遲功能模塊。信號在延遲功能模塊中，每次時鐘上升沿到來時讀入延遲寄存器，延遲寄存器在下次時鐘上升沿到來前保持這次輸入的數(shù)據(jù)，同時延遲減法器和延遲乘法器組成的運(yùn)算部分對數(shù)據(jù)進(jìn)行邏輯運(yùn)算處理，所得到的結(jié)果輸入到四輸入加法器J中進(jìn)行求和；求和的結(jié)果作為兩相結(jié)構(gòu)中的其中一相數(shù)據(jù)輸入到采樣功能模塊的第二輸入端；第四延遲功能模塊的第一輸出端的信號作為兩相結(jié)構(gòu)中的另一相數(shù)據(jù)輸入到采樣功能模塊的第一輸入端。在采樣功能模塊中，第一輸入端輸入的數(shù)據(jù)首先與采樣乘法器H的參數(shù)進(jìn)行乘法運(yùn)算，采樣乘法器H輸出的結(jié)果加上第二輸入端輸入的數(shù)據(jù)，得到的和輸入到多路選擇器M 的第二輸入端；采樣乘法器H輸出的結(jié)果減去第二輸入端輸入的數(shù)據(jù)，得到的差輸入到多路選擇器M的第一輸入端。多路選擇器M的控制信號為升采樣前的時鐘信號，當(dāng)時鐘信號為1時，多路選擇器M選通第二輸入端的信號；當(dāng)時鐘信號為0時，多路選擇器M選通第一輸入端的信號，通過交替導(dǎo)通完成了數(shù)據(jù)流的升采樣。由于每相數(shù)據(jù)的導(dǎo)通時間為半個時鐘周期，所以多路選擇器M輸出數(shù)據(jù)的采樣頻率為原采樣頻率的兩倍。多路選擇器M的輸出信號分別同時輸入到采樣延遲寄存器Y和第二兩輸入加法器J2，采樣延遲寄存器Y的工作時鐘為升采樣后的時鐘，多路選擇器M的輸出數(shù)據(jù)通過采樣延遲寄存器Y后與自身相加，以保證整個濾波器的傳遞函數(shù)在優(yōu)化結(jié)構(gòu)后保持不變，最后的輸出信號Y(Z)完成了兩倍升采樣，同時較好的濾除了升采樣產(chǎn)生的鏡像頻 譜。本實(shí)施例的輸入信號X (ζ)的采樣頻率為88. 2KHz，通帶截止頻率為20kHz，阻帶截止頻率為64. 1kHz，阻帶衰減大于75dB。圖5為內(nèi)插半帶濾波器的理想頻率特性曲線圖，圖6為本實(shí)施例的頻率特性曲線圖。比較發(fā)現(xiàn)，本實(shí)施例的頻率特性曲線與理想頻率特性曲線相同，本實(shí)施例的結(jié)構(gòu)改進(jìn)對內(nèi)插半帶濾波器的性能不產(chǎn)生任何影響。利用Synopsys Design Compiler 軟件在 TSMC 0. 18 μ m CMOS 1P5M 工藝下對不同結(jié)構(gòu)內(nèi)插半帶濾波器分別進(jìn)行綜合驗(yàn)證比較，并分析各結(jié)構(gòu)內(nèi)插半帶濾波器的功耗。輸入 16bit，采樣頻率為88. 2KHz的正弦測試信號進(jìn)行功耗分析，功耗結(jié)果比較如表1所示。表1 各結(jié)構(gòu)內(nèi)插半帶濾波器的功耗
權(quán)利要求
1.一種低功耗的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器，其特征在于包括m個延遲功能模塊、 一個多輸入加法器和一個采樣功能模塊，m為大于等于1的自然數(shù)，η為階數(shù)，且η = 4m+2 ；所述的延遲功能模塊由第一延遲寄存器、第二延遲寄存器、延遲乘法器和延遲減法器組成；其中，所述的第一延遲寄存器的輸入端為所述的延遲功能模塊的第一輸入端且與所述的延遲減法器的被減數(shù)輸入端相連，所述的第一延遲寄存器的輸出端為所述的延遲功能模塊的第一輸出端；所述的第二延遲寄存器的輸入端為所述的延遲功能模塊的第二輸入端，所述的第二延遲寄存器的輸出端為所述的延遲功能模塊的第二輸出端且與所述的延遲減法器的減數(shù)輸入端相連；所述的延遲減法器的輸出端與所述的延遲乘法器的輸入端相連，所述的延遲乘法器的輸出端為所述的延遲功能模塊的第三輸出端；所述的第一延遲寄存器與所述的第二延遲寄存器的時鐘端接收外部設(shè)備提供的時鐘信號；所述的采樣功能模塊由第一兩輸入加法器、第二兩輸入加法器、采樣乘法器、采樣減法器、采樣延遲寄存器和多路選擇器組成；其中，所述的采樣乘法器的輸入端為所述的采樣功能模塊的第一輸入端，所述的采樣乘法器的輸出端與所述的第一兩輸入加法器的第二輸入端和所述的采樣減法器的被減數(shù)輸入端相連；所述的第一兩輸入加法器的第一輸入端為所述的采樣功能模塊的第二輸入端且與所述的采樣減法器的減數(shù)輸入端相連；所述的采樣減法器的輸出端與所述的多路選擇器的第一輸入端相連，所述的多路選擇器的第二輸入端與所述的第一兩輸入加法器的輸出端相連，所述的多路選擇器的輸出端與所述的采樣延遲寄存器的輸入端和所述的第二兩輸入加法器的第一輸入端相連，所述的第二兩輸入加法器的第二輸入端與所述的采樣延遲寄存器的輸出端相連，所述的第二兩輸入加法器的輸出端為所述的采樣功能模塊的輸出端；所述的采樣延遲寄存器的時鐘端與所述的多路選擇器的控制端接收外部設(shè)備提供的時鐘信號；所述的采樣功能模塊的第一輸入端與第m延遲功能模塊的第一輸出端和第二輸入端相連，所述的采樣功能模塊的第二輸入端與所述的多輸入加法器的輸出端相連；第i延遲功能模塊的第一輸入端與第(i_l)延遲功能模塊的第一輸出端相連，第i延遲功能模塊的第一輸出端與第(i+Ι)延遲功能模塊的第一輸入端相連，第i延遲功能模塊的第二輸入端與第(i+Ι)延遲功能模塊的第二輸出端相連，第i延遲功能模塊的第二輸出端與第(i_l) 延遲功能模塊的第二輸入端相連；所有延遲功能模塊的第三輸出端分別與所述的多輸入加法器的多個輸入端相連，所述的多輸入加法器的輸入端個數(shù)大于等于m ；第一延遲功能模塊的第一輸入端接收輸入信號，所述的采樣功能模塊的輸出端產(chǎn)生輸出信號，i為小于m且大于1的自然數(shù)。
2.根據(jù)權(quán)利要求1所述的低功耗的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器，其特征在于所述的第一延遲寄存器和所述的第二延遲寄存器的時鐘端以及所述的多路選擇器的控制端接收的時鐘信號的頻率與所述的輸入信號的采樣頻率相等；所述的采樣延遲寄存器的時鐘端接收的時鐘信號的頻率為所述的輸入信號的采樣頻率的兩倍。
3.根據(jù)權(quán)利要求1所述的低功耗的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器，其特征在于所述的延遲乘法器和所述的采樣乘法器的乘法參數(shù)是通過正則符號編碼法進(jìn)行編碼確定的。
全文摘要
本發(fā)明公開了一種低功耗的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器，包括m個延遲功能模塊、一個多輸入加法器和一個采樣功能模塊，m為大于等于1的自然數(shù)，n為階數(shù)，且n＝4m+2。本發(fā)明的兩相結(jié)構(gòu)內(nèi)插半帶濾波器充分利用內(nèi)插半帶濾波器的系數(shù)特性，對電路結(jié)構(gòu)進(jìn)行了優(yōu)化，在保持性能不變的前提下，減少了一個乘法器，同時不增加額外的延遲寄存器，從而減少了邏輯運(yùn)算總量，降低了硬件開銷，縮小了芯片面積，進(jìn)一步優(yōu)化了功耗。本發(fā)明的兩相結(jié)構(gòu)多階內(nèi)插半帶濾波器可廣泛應(yīng)用于通信系統(tǒng)、接口電路、軟件無線電等領(lǐng)域中。
文檔編號H03H17/06GK102185587SQ201110067418
公開日2011年9月14日 申請日期2011年3月21日 優(yōu)先權(quán)日2011年3月21日
發(fā)明者吳曉波, 李晶, 趙夢戀, 趙津晨 申請人:浙江大學(xué)