專利名稱：電壓控制振蕩電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明在此說明的實施方式(多種方式)全部涉及電壓控制振蕩電路(VoltageControlled Oscillator Circuit)。
背景技術(shù)：
通過輸入的控制電壓來控制振蕩頻率的電壓控制振蕩電路(以下稱為“VC0電 路”)廣泛使用。作為VCO電路，存在具有環(huán)形振蕩器(ring oscillator)和電壓電流變換電路的環(huán)形振蕩器型的VCO電路。環(huán)形振蕩器是將奇數(shù)級的變換器(inverter)連接成環(huán)狀而構(gòu)成的。電壓電流變換電路將輸入的控制電壓進(jìn)行電壓電流變換，作為所述環(huán)形振蕩器的電源電流供給。在這樣的環(huán)形振蕩器型的VCO電路中，為了使其以預(yù)期的頻率振蕩，需要使相對于控制電壓的變化的振蕩頻率的變化增大，VCO電路的變換靈敏度Kv變大。如果變換靈敏度Kv大，則相對于控制電壓的變化的振蕩頻率的變化變大，難以抑制相位噪聲。進(jìn)而，當(dāng)由于所述VCO電路的制造差別(variation)、工作條件的變動等使得構(gòu)成環(huán)形振蕩器的變換器的延遲特性發(fā)生變動時，相對于控制電壓的振蕩頻率偏離預(yù)期的值。

發(fā)明內(nèi)容
本發(fā)明的實施方式提供能夠降低相位噪聲和振蕩頻率的偏差的VCO電路。根據(jù)一個實施方式，提供電壓控制振蕩電路。電壓控制振蕩電路具備環(huán)形振蕩器、控制電流生成部以及恒定電流生成部。環(huán)形振蕩器是將奇數(shù)個變換器連接成環(huán)狀而成?？刂齐娏魃刹浚蓪斎氲目刂齐妷哼M(jìn)行電壓電流變換后的控制電流，將該控制電流作為第一電源電流向所述環(huán)形振蕩器供給。恒定電流生成部生成恒定電流，將該恒定電流作為與所述控制電流疊加的第二電源電流向所述環(huán)形振蕩器供給。根據(jù)上述結(jié)構(gòu)，能夠降低相位噪聲的產(chǎn)生和振蕩頻率的偏差。


圖I是表示第一實施方式所涉及的VCO電路的電路圖。圖2是第一實施方式所涉及的VCO電路的工作說明圖。圖3是表示第二實施方式所涉及的VCO電路的電路圖。圖4是第二實施方式所涉及的VCO電路的工作說明圖。圖5是表不第二實施方式所涉及的VCO電路的電路圖。圖6A以及圖6B是表示第三實施方式所涉及的VCO電路的控制電壓與振蕩頻率的關(guān)系的圖。圖7A以及圖7B是表示第三實施方式所涉及的VCO電路的控制電壓與振蕩頻率的其他關(guān)系的圖。圖8是表示第四實施方式所涉及的VCO電路的電路圖。圖9是表示第四實施方式的VCO電路的振蕩特性校正部的結(jié)構(gòu)例的框圖。圖10是表示所述振蕩特性校正部的處理流程的一例的流程圖。圖11是用于說明構(gòu)成所述振蕩特性校正部的切換控制部的處理的圖。圖12是表示PLL(Phase Locked Loop，鎖相環(huán))電路的一例的框圖。
具體實施方式
以下將描述的實施方式(多種方式)適合于例如圖12所不的PLL(Phase LockedLoop，鎖相環(huán))電路。在圖12中，VCO電路100的輸出通過分頻器101被分頻，分頻輸出向例如混頻器(mixer)供給。分頻器101的所述分頻輸出通過可編程分頻器102被進(jìn)一步分頻，將其分頻結(jié)果作為反饋時鐘信號輸入相位比較器103。將通過分頻器105對溫度補(bǔ)償晶體振蕩器104的輸出進(jìn)行分頻所得的分頻輸出，作為基準(zhǔn)時鐘信號，輸入所述相位比較器103。在相位比較器103，對所述反饋時鐘信號以及作為所述基準(zhǔn)時鐘信號的分頻輸出(多種方式)進(jìn)行比較，輸出相位差。該相位差輸出向作為積分器工作的電荷泵電路106輸出，通過該電荷泵106的輸出來控制所述VCO電路100的電壓。下面，關(guān)于更多的(多個)實施方式，一邊參照附圖一邊進(jìn)行說明。在附圖中，同一標(biāo)號表不同一或類似部分。關(guān)于第一實施方式，參照圖I進(jìn)行說明。圖I是表示第一實施方式所涉及的VCO電路的電路圖。如圖I所示，本實施方式的VCO電路具備環(huán)形振蕩器I、控制電流生成部2以及恒定電流生成部3。環(huán)形振蕩器I是通過將奇數(shù)個例如3個變換器IV1、IV2、IV3連接成環(huán)狀而構(gòu)成的?？刂齐娏魃刹?，生成對輸入的控制電壓Vct進(jìn)行電壓電流變換后的控制電流let，將控制電流Ict作為電源電流向環(huán)形振蕩器I的電源電流供給端子IOa供給。恒定電流生成部3生成恒定電流Ia，作為與控制電流Ict重疊的電源電流向環(huán)形振蕩器I供給。變換器IV1、IV2、IV3是分別在電源極端子VDD與接地端子之間對PMOS晶體管P11、P12、P13以及NMOS晶體管Nil、N12、N13進(jìn)行互補(bǔ)連接而構(gòu)成的。變換器IV1、IV2、IV3相互進(jìn)行級聯(lián)連接。具體而言，變換器IVl的輸出端連接于變換器IV2的輸入端，變換器IV2的輸出端連接于變換器IV3的輸入端，變換器IV3的輸出端連接于變換器IVl的輸入端。環(huán)形振蕩器I的振蕩頻率OSC根據(jù)各變換器IV1、IV2、IV3的信號傳輸延遲時間的合計來決定。因此，根據(jù)預(yù)期的振蕩頻率，構(gòu)成環(huán)形振蕩器I的變換器的個數(shù)不同?？刂齐娏魃刹?具有PMOS晶體管P21、P22和NMOS晶體管N21。PMOS晶體管P21的源極端子連接于電源極端子VDD，PM0S晶體管P21的柵極端子連接于漏極端子。NMOS晶體管N21的漏極端子連接于PMOS晶體管P21的漏極端子，NMOS晶體管N21的源極端子經(jīng)由電阻Rl向接地端子連接。對NMOS晶體管N21的柵極端子施加控制電壓Vet。PMOS晶體管P22的源極端子連接于電源極端子VDD，PM0S晶體管P22的柵極端子連接于PMOS晶體管P21的漏極端子，PMOS晶體管P22的漏極端子連接于環(huán)形振蕩器I的PMOS晶體管P11、P12、P13的源極端子。根據(jù)控制電壓Vct的大小，NMOS晶體管N21的導(dǎo)通電阻變化，根據(jù)NMOS晶體管N21的導(dǎo)通電阻和電阻Rl的大小，流入PMOS晶體管P21的電流變化。PMOS晶體管P21與PMOS晶體管P22構(gòu)成電流反射鏡電流，所以從PMOS晶體管P22輸出與流入PMOS晶體管P21的電流相應(yīng)的電流。作為環(huán)形振蕩器I的電源電流，從PMOS晶體管P22的漏極端子輸出的控制電流Ict與控制電壓Vct的大小相應(yīng)地變化。該控制電流生成部2的電壓電流變換率根據(jù)電阻Rl的大小而變化。恒定電流生成部3具有PMOS晶體管P31、P32。PMOS晶體管P31的源極端子連接于電源極端子VDD，PMOS晶體管P31的漏極端子連接于恒定電流源II，PMOS晶體管P31的柵極端子連接于漏極端子。PMOS晶體管P32的源極端子連接于電源極端子VDD，PM0S晶體 于環(huán)形振蕩器I的PMOS晶體管P11、P12、P13的源極端子。在PMOS晶體管P31連接有恒定電流源II，因此恒定電流流入。PMOS晶體管P32與PMOS晶體管P31構(gòu)成電流反射鏡電路，所以從PMOS晶體管P32的漏極端子輸出恒定電流la。這樣，在本實施方式中，在環(huán)形振蕩器I的電源電流中，從控制電流生成部2供給的控制電流Ict與從恒定電流生成部3輸出的恒定電流Ia重疊。因此，在本實施方式中，能夠使從控制電流生成部2供給的控制電流Ict減少恒定電流Ia重疊的量。能夠降低控制電流Ict相對于控制電壓Vct的電壓電流變換率。其結(jié)果，振蕩頻率相對于控制電壓Vct的變化的斜率(變換靈敏度Kv)減小。在圖2中示出通過恒定電流Ia的重疊使得變換靈敏度Kv降低的狀態(tài)。在圖2中，橫軸表示控制電壓Vet、縱軸表示環(huán)形振蕩器I的振蕩頻率fosc。圖2表示相對于控制電壓Vct的變化的振蕩頻率fosc變化的狀態(tài)。實線的特性為通過本實施方式重疊了恒定電流Ia的情況。虛線的特性為通過現(xiàn)有技術(shù)未重疊恒定電流Ia的情況。在圖2中，fmin、fmax分別表不環(huán)形振湯器I所要求的最小振湯頻率、最大振湯頻率。如虛線所示，在未重疊恒定電流Ia的情況下，為了使振蕩頻率從fmin向fmax變化，需要使控制電壓Vct急劇地變化。即，需要使變換靈敏度Kv變大。相對于此，如實線所示，在通過恒定電流生成部3重疊了恒定電流的情況下，振蕩頻率中具有基于恒定電流Ia的偏移量，能夠使振蕩頻率從fmin向fmax變化所需要的控制電壓Vct的變化變得平緩。即，能夠使變換靈敏度Kv變小。根據(jù)這樣的本實施方式，能夠通過對環(huán)形致振蕩器I的電源電流重疊由恒定電流生成部3生成的恒定電流Ia，使環(huán)形振蕩器I的變換靈敏度Kv降低。其結(jié)果，本實施方式的VCO電路能夠降低相位噪聲。在通過半導(dǎo)體集成電路形成了本實施方式的VCO電路的情況下，有時由于制造差別導(dǎo)致環(huán)形振蕩器的振蕩頻率偏離設(shè)計規(guī)格。在下面將要描述的第二實施方式中，能夠補(bǔ)正這樣的振蕩頻率的偏離。圖3是表示本發(fā)明的第二實施方式所涉及的VCO電路的電路圖。
本實施方式與第一實施方式的不同點為取代恒定電流生成部3而設(shè)置有恒定電流生成部3A這一點。從恒定電流生成部3A輸出的恒定電流Ia的大小，通過控制信號SI S3來切換。恒定電流生成部3A，與第一實施方式的恒定電流生成部3同樣具有構(gòu)成電流反射鏡電路的PMOS晶體管P31、P32。PMOS晶體管P31、P32的源極端子連接于電源極端子VDD。PMOS晶體管P31的漏極端子連接于恒定電流源II。本實施方式中，柵極端子都連接于PMOS晶體管P31的漏極端子的PMOS晶體管P33、P34與所述PMOS晶體管P32并聯(lián)。PMOS晶體管P33、P34與PMOS晶體管P31分別構(gòu)成電流反射鏡電路，從各自的漏極端子輸出恒定電流。PMOS晶體管P32、P33、P34的漏極端子，分別經(jīng)由作為切換部的開關(guān)SW1、SW2、SW3分別連接于環(huán)形振蕩器I的PMOS晶體管P11、P12、P13的源極端子。開關(guān)311、512、513，通過控制信號51、52、53控制各自的接通以及斷開。因此，能 夠通過控制信號SI、S2、S3階段地切換向環(huán)形振蕩器I供給的恒定電流Ia的大小。在圖4中示出將恒定電流Ia作為參數(shù)的第二實施方式的VCO電路的振蕩特性。通過切換恒定電流Ia的值，所述VCO電路的頻率的偏移量(offset)變化，基于控制電壓Vct的振蕩頻率fosc的值上下移動(shift)。其結(jié)果，即使是由于例如所述VCO電路的制造差別等導(dǎo)致基于控制電壓Vct的振蕩頻率fosc偏離預(yù)期值，通過切換恒定電流Ia的大小，能夠使振蕩頻率fosc接近預(yù)期值。根據(jù)這樣的本實施例，通過切換向環(huán)形振蕩器I供給的恒定電流Ia的大小，能夠補(bǔ)正由于制造不均等所導(dǎo)致的、相對于控制電壓Vct的振蕩頻率fosc的值的偏離。在由于制造差別等導(dǎo)致振蕩頻率偏離的情況下，存在變換靈敏度Kv也與其一起偏離的傾向。例如，存在這樣的傾向在振蕩頻率向上方偏離的情況下，變換靈敏度Kv也升高，在振蕩頻率向下方偏離的情況下，變換靈敏度Kv也降低。因此，在下面將描述的第三實施方式中，能夠與振蕩頻率的偏離的補(bǔ)正一起也進(jìn)行變換靈敏度Kv的補(bǔ)正。圖5是表示本發(fā)明的第三實施方式所涉及的VCO電路的電路圖。本實施方式與第二實施方式的不同點為取代控制電流生成部2而使用控制電流生成部2A這一點。從控制電流生成部2A輸出的控制電流Ict的大小通過控制信號S4、S5切換。具體而言，控制電流生成部2A，與第二實施方式的控制電流生成部2同樣，具有PMOS晶體管P21、P22、NM0S晶體管21以及電阻Rl。在本實施方式中，在電阻Rl與接地端子之間串聯(lián)地插入有電阻R2和電阻R3。進(jìn)而，在電阻Rl和電阻R2的連接點與接地端子之間連接有開關(guān)SW4，在電阻R2和電阻R3的連接點與接地端子之間連接有開關(guān)SW5。開關(guān)Sff4, SW5構(gòu)成另外的切換部，通過控制信號S4、S5來控制各自的接通和斷開。通過切換開關(guān)SW4、SW5的接通/斷開的組合，使在NMOS晶體管N21的源極端子和接地端子之間電連接的電阻的合計(將該電阻稱為R)的電阻值變化。即使控制電壓Vct的大小相同，也能夠使流過NMOS晶體管N21的電流變化。例如，若使開關(guān)SW4接通、使SW5斷開(OFF)，則電阻R的電阻值變?yōu)镽l ;若使開關(guān)SM斷開、使SW5接通(ON)，則電阻R的電阻值變?yōu)镽1+R2 ;若使開關(guān)S4斷開、使SW5斷開，則電阻R的電阻值變?yōu)镽1+R2+R3。這樣一來，電阻R的電阻值依次增加，能夠依次減小流過NMOS晶體管N21的電流。若流過NMOS晶體管N21的電流變化，則與此相應(yīng)地從PMOS晶體管P22的漏極端子輸出的控制電流Ict也會變化。即，控制電流Ict相對于控制電壓Vct的電壓電流變換率變化。這意味著對控制電壓Vct的變換靈敏度Kv變化。圖6A、圖6B以及圖7A、圖7B表示本實施方式所涉及的振蕩頻率以及變換靈敏度Kv的補(bǔ)正的狀態(tài)。圖6A示出補(bǔ)正前的振蕩特性，示出相對于控制電壓Vct，振蕩頻率fosc的值向上方偏離、變換靈敏度Kv也偏高的例子。相對于此，圖6B示出本實施方式中的補(bǔ)正的例子。在圖6B中，示出組合恒定電流生成部3A所生成的恒定電流Ia的切換以及控制電流生成部2A所生成的控制電流Ict的切換，以由線Ia 3a所示的3種補(bǔ)正的例子。能夠選擇滿足最大頻率fmax、最小頻率fmin 的規(guī)格的線3a的補(bǔ)正作為最佳補(bǔ)正。圖7A以及7B，與圖6A以及6B相反，是補(bǔ)正前的振蕩特性為相對于控制電壓，Vct振蕩頻率fosc的值向下方偏離、變換靈敏度Kv也偏低的情況的補(bǔ)正例。該情況下，圖7B中示出了對圖7A所示的補(bǔ)正前的振蕩特性進(jìn)行了線Ib 3b所示的3種補(bǔ)正的例子。能夠選擇滿足最大頻率fmax、最小頻率fmin的規(guī)格的線Ib的補(bǔ)正作為最佳補(bǔ)正。根據(jù)這樣的本實施方式，能夠通過切換向環(huán)形振蕩器I供給的恒定電流Ia的大小來進(jìn)行振蕩頻率fosc的偏差的補(bǔ)正。除了該補(bǔ)正外，通過切換控制電流Ict相對于控制電壓Vct的電壓電流變換率，還能夠補(bǔ)正對控制電壓Vct的變換靈敏度Kv的偏差。在所述VCO電路的工作中，由于電源電壓的變動、周圍溫度的變動，有時相對于控制電壓Vct，振蕩頻率fosc、變換靈敏度Kv從原本的規(guī)格范圍偏離。在下面將描述的第四實施方式中，能夠在工作中自動地補(bǔ)正相對于控制電壓Vct的振蕩特性。圖8是表示第四實施方式所涉及的VCO電路的電路圖。本實施方式的VCO電路采用在圖5的第三實施方式的結(jié)構(gòu)追加了振蕩特性校正部4的結(jié)構(gòu)。在本實施方式中，設(shè)置用于校正VCO電路的振蕩特性的校正模式，振蕩特性校正部4使用在所述校正模式時輸入的校正用控制電壓，校正環(huán)形振蕩器I的振蕩特性。圖9是表示振蕩特性校正部4的具體的結(jié)構(gòu)例的框圖。振蕩特性校正部4具備計數(shù)器41、比較部42以及切換控制部43。計數(shù)器41對圖8的環(huán)形振蕩器I的輸出OSC的頻率進(jìn)行計數(shù)。比較部42分別將輸入事先設(shè)定為Vctl<V ct2的第一校正用控制電壓Vctl以及第二校正用控制電壓V ct2時的計數(shù)器41的各個計數(shù)值foscl、fosc2和它們的差值(fosc2-foscl)與期待值進(jìn)行比較。切換控制部43，基于比較部42的比較結(jié)果，如后述那樣設(shè)定圖8的發(fā)送到圖8的恒定電流生成部3A的控制信號SI S3以及發(fā)送到控制電流生成部2A的控制信號S4、S5。比較部42具備寄存器421、422、減法器423以及比較器424 426。寄存器421保存輸入第一校正用控制電壓Vctl時的計數(shù)器41的計數(shù)值foscl。寄存器422保存輸入第二校正用控制電壓Vct2時的計數(shù)器41的計數(shù)值fosc2。減法器423根據(jù)保存于寄存器421以及寄存器422的值算出差值(f0SC2-f0SCl)。比較器424將保存在寄存器421的計數(shù)值foscl與期待值fl進(jìn)行比較。比較器425將保存在寄存器422的計數(shù)值fosc2與期待值f2進(jìn)行比較。比較器426將由減法器423算出的差值(fosc2-foscl)與期待值A(chǔ)f進(jìn)行比較。差值的期待值Λ f為通過Af = f2-fl求出的值，為對于VCO電路的變換靈敏度Kv的期待值。如果差值(f0Sc2-f0Scl)比期待值A(chǔ)f大，則表示變換靈敏度Kv比規(guī)格大。如果差值(f0SC2-f0SCl)比期待值A(chǔ)f小，則表示變換靈敏度Kv比規(guī)格小。 切換控制部42，基于來自比較器424 426的輸出，如后述那樣設(shè)定發(fā)送到圖8的恒定電流生成部3A的控制信號SI S3以及發(fā)送到控制電流生成部2A的控制信號S4、S5。在圖10中示出振蕩特性校正部4中的處理的流程的流程圖。校正模式開始，事先設(shè)定的第一校正用控制電壓Vctl被輸入到圖8的NMOS晶體管N21的柵極端子(步驟S01)。計數(shù)器41對環(huán)形振蕩器I的輸出OSC的頻率進(jìn)行計數(shù)，將該計數(shù)值foscl保持于寄存器421 (步驟S02)。

接著，事先設(shè)定的第二校正用控制電壓Vct2被輸入到圖8的NMOS晶體管N21的柵極端子(步驟S03)。計數(shù)器41對環(huán)形振蕩器I的輸出OSC的頻率進(jìn)行計數(shù)，將該計數(shù)值fosc2保持于寄存器422 (步驟S04)。接著，減法器23根據(jù)保存于寄存器421以及寄存器422的值來算出差值(fosc2-foscl)(步驟 S05)。進(jìn)而，通過比較器424、425、426分別將計數(shù)值foscl、fosc2以及差值(fosc2-foscl)與期待值fl、f2以及Λ f進(jìn)行比較(步驟S06)?；谠摫容^器424、425、426的比較結(jié)果，切換控制部43確定從圖8的恒定電流生成部3A輸出的恒定電流Ia的大小、以及控制電流生成部2A的連接于NMOS晶體管N21的源極端子的電阻R的電阻值(步驟S07)。對于此時的切換控制部43的處理，使用圖11來說明。在圖11中，例示出對于所述校正用控制電壓Vctl、Vct2 (Vctl < Vct2)的5種振蕩特性Ic 5c。振蕩特性Ic 為 foscl > fl、fosc2 > f2、( fosc2- foscl ) N Af的例子。該情況下，變換靈敏度Kv與規(guī)格大致一樣，但是振蕩頻率偏高。因此，切換控制部43設(shè)定控制信號SI S3、S4、S5，使得恒定電流Ia與當(dāng)前的設(shè)定相比減低，使得電阻R保持當(dāng)前的設(shè)定值。振蕩特性2c 為 foscl > fl、fosc2 > f2、(fosc2_foscl) > Δ f 的例子。該情況下，變換靈敏度Kv也偏高，切換控制部43設(shè)定控制信號SI S3、S4、S5，使得恒定電流Ia與當(dāng)前的設(shè)定相比減低，使得電阻R與當(dāng)前的設(shè)定值相比升高。振蕩特性3c 為 foscl < fl、fosc2 < f2、( fosc2- foscl ) h Af的例子。該情況下，切換控制部43設(shè)定控制信號SI S3、S4、S5，使得恒定電流Ia與當(dāng)前的設(shè)定相比升高，使得電阻R保持當(dāng)前的設(shè)定值。振蕩特性4c,為 foscl < f l、fosc2 < f2、(fosc2_foscl) < Af 的例子。該情況下，切換控制部43設(shè)定控制信號SI S3、S4、S5，使得恒定電流Ia與當(dāng)前的設(shè)定相比升高，使得電阻R與當(dāng)前的設(shè)定值相比降低。振蕩特性5c,為 foscl > fl、fosc2 < f2、(fosc2_foscl) < Δ f 的例子。該情況下，僅靠提高變換靈敏度就能夠使振蕩特性接近目標(biāo)特性，所以，切換控制部43設(shè)定控制信號SI S3、S4、S5，使得恒定電流Ia保持當(dāng)前的設(shè)定，使得電阻R與當(dāng)前的設(shè)定值相比降低。切換控制部43，將控制信號SI S5發(fā)送到開關(guān)SWl SW5，進(jìn)行開關(guān)SWl SW5的設(shè)定(步驟S08)，完成一連串的校正處理。根據(jù)這樣的第四實施方式，能夠在所述VCO電路的工作中，由振蕩特性校正部4進(jìn)行振蕩特性的校正，所以即使由于電源電壓的變動、周圍溫度的變動等導(dǎo)致振蕩特性發(fā)生偏差，也能夠自動地補(bǔ)正該偏差。根據(jù)以上所說明的實施方式(多種方式)的VCO電路(多種方式)，能夠使相位噪聲的發(fā)生、振蕩頻率的偏差減低。以上說明了本發(fā)明的幾個實施方式，但是這些實施方式是作為例子而提示的，并不試圖限定發(fā)明的范圍。這些新的實施方式，能夠以其他的各種方式來實施，能夠在不脫離發(fā)明的主旨的范圍內(nèi)進(jìn)行各種省略、置換、變更。這些實施方式及其變形，包含于發(fā)明的范 圍和要旨，并且包含于權(quán)利要求所記載的發(fā)明及其等同的范圍。
權(quán)利要求
1.一種電壓控制振蕩電路,具備 將奇數(shù)個變換器連接成環(huán)狀而成的環(huán)形振蕩器； 控制電流生成部，其生成對輸入的控制電壓進(jìn)行電壓電流變換后的控制電流，將該控制電流作為第一電源電流向所述環(huán)形振蕩器供給；和 恒定電流生成部，其生成恒定電流，將該恒定電流作為疊加于所述控制電流的第二電源電流向所述環(huán)形振蕩器供給。
2.根據(jù)權(quán)利要求I所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有電源電流供給端子和接地端子，而且所述恒定電流生成部具有第一 MOS晶體管以及第ニ MOS晶體管，第一 MOS晶體管以及第ニ MOS晶體管的源極連接于電壓源，第一MOS晶體管以及第ニMOS晶體管的柵極相互連接，第一MOS晶體管的漏極連接于電流源，第一MOS晶體管的漏極連接于柵極，第二MOS晶體管的漏極連接于所述電源電流供給端子。
3.根據(jù)權(quán)利要求I所述的電壓控制振蕩電路，其中， 所述恒定電流生成部還具有切換向所述環(huán)形振蕩器輸出的所述恒定電流的電流值的大小的第一切換部。
4.根據(jù)權(quán)利要求3所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有電源電流供給端子和接地端子，而且， 所述恒定電流生成部具備第一 MOS晶體管以及第ニ MOS晶體管；以及構(gòu)成所述第一切換部的至少ー個第三MOS晶體管以及至少ー個第一開關(guān)， 第一 MOS晶體管以及第ニ MOS晶體管的源極連接于電壓源，第一 MOS晶體管以及第ニMOS晶體管的柵極相互連接，第一 MOS晶體管的漏極連接于電流源，第一 MOS晶體管的漏極連接于柵極，第二 MOS晶體管的漏極連接于所述電源電流供給端子， 至少ー個所述第三MOS晶體管的源極連接于所述電壓源，所述第三MOS晶體管的柵極連接于所述第一 MOS晶體管的源極，至少一個所述第一開關(guān)控制從所述第三MOS晶體管的漏極向所述電源電流供給端子的電流的供給。
5.根據(jù)權(quán)利要求2所述的電壓控制振蕩電路，其中， 所述控制電流生成部具有第四MOS晶體管至第六MOS晶體管以及第ー電阻，第四MOS晶體管以及第五MOS晶體管的源極連接于所述電壓源，第四以及第五MOS晶體管的柵極相互連接，第四MOS晶體管的漏極連接于第五MOS晶體管的柵極以及第六MOS晶體管的漏扱，第六MOS晶體管的源極經(jīng)由所述第一電阻而接地，對所述第六MOS晶體管的柵極輸入控制電壓。
6.根據(jù)權(quán)利要求3所述的電壓控制振蕩電路，其中， 所述控制電流生成部還具有切換對所述控制電壓的輸出電流值的大小的第二切換部。
7.根據(jù)權(quán)利要求6所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有電源電流供給端子和接地端子， 所述控制電流生成部具有第四MOS晶體管至第六MOS晶體管和第一電阻；以及構(gòu)成所述第一切換部的至少ー個第二電阻以及至少ー個第二開關(guān)； 第四MOS晶體管以及第五MOS晶體管的源極連接于所述電壓源，第四MOS晶體管以及第五MOS晶體管的柵極相互連接，第四MOS晶體管的漏極連接于第五MOS晶體管的柵極以及第六MOS晶體管的漏極，第六晶體管的源極經(jīng)由所述第一電阻而接地，對所述第六MOS晶體管的柵極輸入控制電壓，而且 所述第二電阻與所述第一電阻串聯(lián)地連接，所述第二開關(guān)連接于串聯(lián)連接端。
8.根據(jù)權(quán)利要求6所述的電壓控制振蕩電路，其中， 還具有控制所述第一切換部以及所述第二切換部，校正相對于所述控制電壓的振蕩特性的振蕩特性校正部。
9.根據(jù)權(quán)利要求8所述的電壓控制振蕩電路，其中，所述振蕩特性校正部具備 對所述環(huán)形振蕩器的振蕩頻率進(jìn)行計數(shù)的計數(shù)器； 將輸入不同值的兩個控制電壓時所述計數(shù)器的各個計數(shù)值以及它們的差值分別與期待值進(jìn)行比較的比較部；和 基于所述比較部的比較結(jié)果，控制所述第一切換部以及所述第二切換部的切換的切換控制部。
10.根據(jù)權(quán)利要求7所述的電壓控制振蕩電路，其中， 還具有校正相對于所述控制電壓的振蕩特性的振蕩特性校正部， 所述振蕩特性校正部具備 對所述環(huán)形振蕩器的振蕩頻率進(jìn)行計數(shù)的計數(shù)器； 將輸入不同值的兩個控制電壓時的所述計數(shù)器的各個計數(shù)值以及它們的差值分別與期待值進(jìn)行比較的比較部；和 基于所述比較部的比較結(jié)果，控制所述第一開關(guān)以及所述第二開關(guān)的設(shè)定的切換控制部。
11.根據(jù)權(quán)利要求2所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有奇數(shù)個CMOS變換器，CMOS變換器分別連接于所述電源電流供給端子和所述接地端子。
12.根據(jù)權(quán)利要求4所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有奇數(shù)個CMOS變換器，CMOS變換器分別連接于所述電源電流供給端子和所述接地端子。
13.根據(jù)權(quán)利要求5所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有奇數(shù)個CMOS變換器，CMOS變換器分別連接于所述電源電流供給端子和所述接地端子。
14.根據(jù)權(quán)利要求7所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有奇數(shù)個CMOS變換器，CMOS變換器分別連接于所述電源電流供給端子和所述接地端子。
15.根據(jù)權(quán)利要求9所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有奇數(shù)個CMOS變換器，CMOS變換器分別連接于所述電源電流供給端子和所述接地端子。
16.根據(jù)權(quán)利要求10所述的電壓控制振蕩電路，其中， 所述環(huán)形振蕩器具有奇數(shù)個CMOS變換器，CMOS變換器分別連接于所述電源電流供給端子和所述接地端子。
全文摘要
本發(fā)明提供一種電壓控制振蕩電路。該電壓控制振蕩電路具備環(huán)形振蕩器、控制電流生成部以及恒定電流生成部。環(huán)形振蕩器中，將奇數(shù)個變換器連接成環(huán)狀?？刂齐娏魃a(chǎn)部，生成對輸入的控制電壓進(jìn)行電壓電流變換后的控制電流，將該控制電流作為第一電源電流向所述環(huán)形振蕩器供給。恒定電流生成部，生成恒定電流，將該恒定電流作為疊加于所述控制電流的第二電源電流向所述環(huán)形振蕩器供給。
文檔編號H03L7/099GK102684688SQ20111027599
公開日2012年9月19日 申請日期2011年9月16日 優(yōu)先權(quán)日2011年3月9日
發(fā)明者浦川剛 申請人:株式會社 東芝