專利名稱：放大器的制作方法
技術領域：
本發(fā)明涉及放大器，具體地，當然并非專有地涉及適用于與單個集成電路上的復雜的其他數(shù)字或模擬電路結合使用的音頻放大器，用于驅動接地的揚聲器或耳機。
背景技術：
許多集成音頻放大器使用單電源(電源電壓Vdd，典型地為5v)，并產(chǎn)生一靜態(tài)電壓大約為Vdd/2的輸出信號。由此，需要交流耦合來提供一參考地的輸出信號，如到其他接地設備或揚聲器或耳機的連接所要求的那樣。對于如揚聲器或耳機那樣的低阻抗負載， 這些交流耦合電容需要大到維持良好的低音響應(用于驅動16歐姆的負載，在20Hz對于_3dB點需要470微法的耦合電容)。對于手提系統(tǒng)來說，這些耦合電容的物理尺寸尤為重要，但對于低成本的系統(tǒng)來說，則其成本具有重大意義。而且，該耦合電容需要在加電時充電(至Vdd/2)，并需要在斷電時或甚至在暫時的省電空閑運行模式下放電。如果不采用特殊的預防措施來制止，則會造成來自揚聲器或耳機的惱人的卡噠聲和砰砰聲。這通常需要額外的芯片外的開關晶體管和阻抗(由于它們需連接至遠離該芯片的電容器的端子)。即使輸出負載具有較高的阻抗且耦合電容器較小，例如對于驅動IOk歐姆負載的線性輸出， 也能觀測到該這些效應，且需要額外的元件來消除這些影響。相應地，要求使用一放大器提供對零電位(OV)平衡的驅動輸出信號，以避免對空間的要求和額外元件的費用。換句話說，將要求使用一放大器，其靜態(tài)輸出電壓為零電位， 使得在驅動接地負載時不需要耦合電容器。一種嘗試解決該問題的辦法公開于US2003/0138112A1中。該文件公開了一種耳機驅動器系統(tǒng)，其包括DC電壓至電壓轉換器，設置來從正電源電壓產(chǎn)生負電源電壓。該系統(tǒng)包括耳機驅動放大器，其被提供有正電源電壓和所產(chǎn)生的負電源電壓，并被設置用于產(chǎn)生偏移地電位(OV)的輸出信號。因此盡管該系統(tǒng)在單電壓源的作用下操作，但不需要在放大器和耳機輸入之間設置大的耦合電容。在所述的實施例中，該電壓-電壓轉換器包括一電荷泵，以及相對較小(即I-IOuF)的外部電容器。然而，盡管避免了使用大的耦合電容， 引用該電壓-電壓轉換器明顯地增加了所述放大器系統(tǒng)的復雜度，由此增加了成本。為降低系統(tǒng)成本，期望使用一低成本的負電源發(fā)生器，例如形式簡單的不可調節(jié)的電容器電荷泵。對于某些應用，期望在同一芯片上引入至少部分負電源發(fā)生電路以及其他的放大元件。然而，低成本、簡單的負電源發(fā)生器所具有的問題是它們往往會具有噪聲 (良好的輸出電壓調節(jié)，例如使用線性后調節(jié)器，通常要求具有大的其自身的去耦罩，必然會提高復雜度和成本)。大多數(shù)調節(jié)器，尤其是低信息遺失的調節(jié)器，其所具有的帶寬低于音頻，因此，如果不在輸入和輸出上使用大的去耦合電容器，其難以抑制電源波動的音頻成份，或難以在音頻處提供好的負載調節(jié)。例如，工作于一干凈的正電源和一帶噪聲的負電源的耳機放大器的操作可能導致在產(chǎn)生的輸出信號上出現(xiàn)無法接受的高電平的噪聲，除非采取特殊的預防措施在音頻或以上頻率處給予該放大器高的電源抑制。不管該負電源是否是從該正電源產(chǎn)生的，或者是否是由一獨立源提供的，一放大器與一單個芯片上其他電路的集成帶來了進一步的問題，其中所述放大器在雙(即正和負)電源的作用下操作。人們意欲與放大器集成使用的(用于處理數(shù)字和模擬信號)的電路通常被設計為在一單個正電源和接地之間操作。顯然，必須為兼容性，即為雙電源操作修改已存在的電路結構并不是所期望的。逐漸地，且尤其是作為數(shù)字音頻系統(tǒng)發(fā)展的結果，正變得期望將放大器與其他數(shù)字和音頻信號處理電路嵌入在同一硅基底上。使用比過去典型的應用更小的幾何工藝來最劃算地實現(xiàn)此集成電路。期望的是使用所提供的特征尺寸通常為0. 35um,0. 25um或甚至更小的技術來實現(xiàn)這些電路。在這些技術中，電源電壓典型地被限制為3. 3V或2. 5V。互補 MOS(CMOS)在一單個硅晶片上聯(lián)合使用PMOS和NMOS技術，與例如BiCMOS或引入附加裝置結構用于高電壓輸出的任何專門處理相比，其或許是當前技術中最劃算的。期望提供一種放大器，其與其他電路在一 CMOS芯片上集成，或至少在具有少量附加制造步驟的CMOS工藝中制造。然而，CMOS芯片傳統(tǒng)上被按排用于單電源操作。該P型基底被連接至地，因此，沒有N型區(qū)域(例如，NMOS源極或漏極)可被偏置為大于低于接地的二極管的壓降。此外，該CMOS裝置的電源電壓限制與用于模擬音頻信號接口的現(xiàn)用標準沖突。例如，傳統(tǒng)的，要求音頻“線路電平”信號為2V rms (峰峰值大約5.6V，其大于均值3.3V)。由于要不斷地提高性能的壓力和為上述固定或增加的外部干擾提供凈空的需要，這些要求看來不會降低。由此，需要音頻輸出級與現(xiàn)有的單電源單元庫集成以使用0.25um左右的標準工藝CMOS實現(xiàn)音頻SoCs (其代表“系統(tǒng)級芯片”，即具有約IM門的大芯片，例如在一個或少數(shù)芯片上實現(xiàn)DVD播放機或移動電話)，使得輸出在芯片上呈負值擺動，如果不實現(xiàn)大芯片， 則主要為單電源芯片，且根據(jù)應用，輸出電壓高達2V rms o/ps。本發(fā)明的實施例旨在提供放大器，所述放大器至少部分克服了與現(xiàn)有技術相關的上述問題中的一個或多個。

發(fā)明內容
根據(jù)本發(fā)明的第一實施方式，提供一種放大器，其包括連接至輸出級的輸入級，該輸入級連接在正電源軌和接地端之間，且具有一被設置為接收輸入信號的輸入端，所述輸出級連接在正電源軌和負電源軌之間且具有一輸出端，所述輸出級適于在所述輸出端根據(jù)所接收的輸入信號產(chǎn)生一輸出信號，且進一步適于使得，在使用中，在所述輸出端的靜態(tài)電壓為處于正電源軌上的電壓和負電源軌上的電壓之間的一選擇值。將會理解，術語“電源軌”用于廣義的概念，簡單地表示放大器在使用時，連接到電源電壓的放大器電路的某些部件、組件、節(jié)點、區(qū)域或若干區(qū)域。類似地，“接地軌”是指在使用中處于零電位的電路的某些部件、組件、節(jié)點、區(qū)域或若干區(qū)域。在某些實施例中，輸入級可以被直接連接至輸出級。在另外一些實施例中，例如， 可借助于附加的電路級來間接地連接該輸入和輸出級。本發(fā)明的第一方面提供在負電源上的任何噪聲都不會直接被連接到輸入級的優(yōu)勢，所述輸入級自單個正電源軌供電。即使負電源帶有噪聲，其通常被從輸入級隔離，其相應地不需要被設置為是特別不敏感的。該放大器將典型地采用到輸入級的負反饋，且其通過前向增益有效地削弱任何注入進輸出級(例如從一有噪聲的負電源)的噪聲。對于某些應用，其可能要求將靜態(tài)輸出電壓設定在某一非零電平。然而，對于某些應用，尤其對于驅動接地負載，如揚聲器和耳機，輸出級最好被排列為使得在靜態(tài)條件下， 輸出端處于(或接近于)零電位(即零伏)。在實際的電路中，可將輸出端靜態(tài)電壓設在零電位至+/-幾(<< 10V)毫伏以內。這通常受到晶體管偏置電壓的限制。優(yōu)選的，該放大器還被調整為使得在所述輸入的靜態(tài)電壓基本上為零電位。便利地，該輸入和輸出級被連接至一公共正電源軌。在某些優(yōu)選實施例中，該輸入和輸出極被集成在一公共基底上，該公共基底被連接至接地軌。在某些實施例中，該輸出級優(yōu)選包括至少一個NMOS裝置，NMOS裝置包括在ρ阱排列的多個η+源極和漏極區(qū)域(即，嵌入或擴散)，一 η阱將所述P阱與公共P基底隔離開， 且該隔離的P阱連接至該負電源軌。由此，NMOS輸出被設置成三阱結構。通過以此種方式將P阱(負電源連接于該P阱)與P型基底隔離開來，在雙電源的作用下操作的放大器級可以與輸入級以及實際上其他的電路集成在同一芯片上，而不要求對該輸入級或其他電路的任何改變。它們仍然位于基底接地的芯片上，且使用現(xiàn)有的以及標準的電路設計技術以 CMOS工藝來實現(xiàn)。在優(yōu)選實施例中，所述輸出級可包括彼此串聯(lián)連接的第一和第二輸出晶體管，其位于正和負電源軌之間，該輸出級的輸出端連接到位于該第一和第二輸出晶體管之間的節(jié)
；卜.ο更優(yōu)選的，該放大器進一步包括分別與第一和第二輸出晶體管以共發(fā)共基結構連接的第三和第四輸出晶體管。該共發(fā)共基結構的優(yōu)勢在于，它保護晶體管不受到過度的電壓應力。該放大器進一步包括在第一輸出晶體管的柵極和第二輸出晶體管的柵極之間彼此并行連接的第一和第二驅動晶體管。類似地，該放大器進一步包括分別與第一和第二驅動晶體管以共發(fā)共基結構連接的第三和第四驅動晶體管。在某些實施例中，該輸入級可包括折疊的共發(fā)共基結構的晶體管。這可以直接驅動輸出級，盡管在優(yōu)選實施例中，可使用一中間級來提高環(huán)路增益，降低失真并改進音頻電源抑制。優(yōu)選地，該輸入和輸出級以CMOS工藝在一公共基底上實現(xiàn)。優(yōu)選地，該放大器可進一步包括連接在輸入級和輸出級之間的第三級，該第三級連接在相同的正電源和接地軌上作為輸入級。該第三級(中間級)最好是非反相的，且可包含一驅動PMOS鏡象結構的共源級。 其可進一步包括驅動該共源級的源級跟隨器級。優(yōu)選的，該輸入、輸出和第三級集成在一公共基底上。在一優(yōu)選實施方式中，進一步包括一數(shù)字-模擬轉換器(DAC)，其被設置為接收一數(shù)字信號并輸出一相應的模擬信號至該輸入級的輸入端。該輸入和輸出級以及DAC可集成在一公共基底上。
優(yōu)選的，該放大器進一步包括產(chǎn)生裝置，用于從一正電源電壓產(chǎn)生一負電源電壓， 該產(chǎn)生裝置與輸出級連接至同一正電源軌，且該負電源軌連接至該產(chǎn)生裝置的輸出。由此，從一單個正電源，該放大器可被設置為產(chǎn)生一輸出信號，其中心在0伏，可在正負之間擺動。該信號可被提供至其他接地的設備，且實際上，可被用于驅動接地的負載，如揚聲器和耳機。優(yōu)選的，該產(chǎn)生裝置被設置為產(chǎn)生通用的負電源電壓，大小等于正電源軌上的正電壓。有優(yōu)勢地，該產(chǎn)生裝置可包括一電荷泵，其便利地可以是一不可調的電容電荷泵。 盡管這樣產(chǎn)生出來的負電源帶噪聲，可以使用三阱結構來隔離在CMOS實現(xiàn)中施加該電壓的元件，以降低該輸入級上噪聲的影響。該產(chǎn)生裝置(例如，電荷泵)可以是至少部分地與輸入和輸出級集成在一公共基底上。在使用中，該放大器將進一步包括連接至正電源軌的電源。根據(jù)本發(fā)明的第二個方面，提供一種驅動接地的負載的方法，該方法包括以下步驟將一輸入信號提供給放大器輸入級的輸入端，所述輸入級連接至一輸出級；連接正電源電壓和接地之間的輸入級；連接正電源電壓和負電源電壓之間的輸出級以在該輸出級的輸出端提供一基本上為0伏的靜態(tài)輸出電壓；使用輸出級在所述輸出端產(chǎn)生一輸出信號， 所述輸出信號依賴于輸入信號；且將負載連接到輸出端以使用輸出信號驅動該負載。優(yōu)選地，該方法進一步包括以下步驟在一公共基底上形成放大器輸入級和輸出級，且將該公共基底接地。所述形成輸出級的步驟優(yōu)選包括形成至少一個NMOS裝置的步驟，該NMOS裝置包括設置在ρ阱中的多個η+源極和漏極區(qū)域，一 η阱將所述ρ阱與公共基底隔離，以及將隔離的P阱連接至負電源電壓的步驟。優(yōu)選地，該方法進一步包括從正電源電壓產(chǎn)生負電源電壓的步驟。


以下將結合附圖通過例子來描述本發(fā)明的實施例，僅通過例子來描述并非用于限制的目的。附圖中圖1為實施本發(fā)明的兩級放大器的示意性表示；圖2為實施本發(fā)明的三級放大器的示意圖；圖3為適用于本發(fā)明的實施例的電平轉換器電路的圖；圖4為傳統(tǒng)的CMOS工藝的阱結構的圖；圖5為適用于本發(fā)明的實施例的三阱CMOS結構的示圖；圖6為用于本發(fā)明的實施例的輸出級的示圖；圖7為采用共發(fā)共基晶體管的優(yōu)選輸出級的示圖；圖8為用于本發(fā)明的實施例的輸入級的示圖；圖9為適用于本發(fā)明實施例的第二、中間級放大器級的示圖；圖10為實施本發(fā)明的放大器的示圖，其中包含自圖7、8和9的電路級；圖11是實施本發(fā)明的放大器系統(tǒng)的高度示意性的圖示；以及圖12是適合用于本發(fā)明的實施例的電荷泵的示意圖。
具體實施例方式現(xiàn)在參見圖1，其以高度示意的形式示出了實施本發(fā)明的放大器。所述放大器是一兩級放大器，具有連接到輸出級3的輸入級1。所述輸入級1配置有輸入端11，用于接收要放大的輸入信號Vin。自輸入級放大的信號被提供到輸出級，所述輸出級轉而在其輸出端31產(chǎn)生對應的輸出信號Vout。所述輸入級是一個單電源級，即其電源連接是在正電源軌 4(其在使用中被施加了一個正的供電電位)以及接地軌5之間。與之相反，輸出級接收雙供電-其被連接在正電源軌4和負電源軌6之間。在此例子中，在使用中，施加到正電源軌和負電源軌上的電壓的幅度相等，但是符號相反(分別是+Vs和-Vs)。通過在此雙極性供電下的操作，所述輸出級能夠產(chǎn)生一個在零電壓(即靜態(tài)輸出電壓處于零電壓)的任一側擺動的輸出信號。該輸出31被連接到負載L的一側，所述負載在此情況下是一個耳機揚聲器。該揚聲器的另一側接地。因此，該放大器能夠以該輸出信號來驅動該揚聲器，但是在靜態(tài)的條件下，由于輸出電壓是零電壓，沒有電流被驅動通過該負載。所述情況是在所述輸出端與負載之間沒有任何耦合電容的情況下而獲得的。圖2示出了實施本發(fā)明的另一放大器的簡化的總貌。其為三級運算放大器。有一輸入級1，一第二級2，以及第三級，輸出級3。在此例中所述第三級是AB類輸出級。其包括一對共發(fā)共基的PMOS裝置Pi和PIC，以及一對共發(fā)共基的NMOS裝置m和mc，所述四個裝置在正供電軌和負供電軌4和6之間串聯(lián)連接。所述共發(fā)共基配置允許輸出級提供高電壓擺動，同時不會使單個的裝置承擔過高的電壓應力。換句話說，所述裝置的串聯(lián)共發(fā)共基配置降低了每個晶體管的Vds (漏極-源極)以允許從低電壓MOS技術實現(xiàn)高電壓輸出。 在裝置Pl和m的柵級之間并聯(lián)連接配置的是驅動晶體管N2和P2，其分別通過電流源ISl 和IS2連接到正軌和負軌4和6。電容C23和C12分別連接在輸出級輸出與第二和第三級之間的節(jié)點之間，以及輸出級輸出與第一和第三級之間的節(jié)點之間，提供具有嵌套的密勒補償?shù)娜夁\算放大器。因此，與常規(guī)的運算放大器不同，只有圖2中示出的放大器的輸出級由負電壓驅動。所述輸入級只使用正電壓和地電壓。負電壓可能帶有噪聲，尤其是在一未調節(jié)的電容器電荷泵提供的情況下。此配置將帶有噪聲的負電源遠離敏感的輸入級。另外，該放大器的負反饋通過至該點的前向增益提供而削弱進入到后續(xù)級中的任何噪聲。并且在功率消耗方面也有一個小的節(jié)省。需要注意的是未調節(jié)的電荷泵電源可以有0. 5V的負載調節(jié)如果未被充分削減，結果對負電源的0. 5V的音頻調制可能成為信道間串音(期望為IOOdB)甚至失真的重要來源。由于前兩級的增益，可以對施加到輸出級的電源噪聲進行充分的閉環(huán)抑制；但是如果此有噪聲的負電源用在輸入級中，則此電源噪聲抑制實際上是不可能實現(xiàn)的。這限制了運算放大器輸入電壓(即在圖2中的Rl和R2的連接處的電壓)不能顯著地低于地電壓。但是，圖2中的運算放大器是要被集成的，因此可以指定僅用于反相配置中，例如如圖所示通過R2的電阻反饋，于是輸入共模將接地。圖2中所示的配置，其輸入和輸出電壓接地，也避免了電阻的不匹配對輸出失調電壓造成影響。但是，(在圖中的Cl和 Rl連接處)的所述電阻輸入電壓將會低于地電壓。為了使Vout >0V，需要此電阻輸入電壓<0V。典型地，用戶將使用如所示的片外交流耦合電容器Cl。(Rl和R2將典型地是10 千歐姆-50千歐姆)，于是Cl較小，< IuF以獲得-3dB，即所說的20Hz的頻率〉。Cl也防止了從電路逆流(例如DAC)的失調傳播帶來附加的輸出失調電壓。圖2的電路也可以與偏置到不等于接地的某電壓的非反相運算放大器輸入一起使用，如圖3中的例子所示。這在驅動一個常規(guī)的揚聲器或者耳機時是不期望的，但是對于其他的負載可能是適合的，例如要求非零靜態(tài)偏置電壓的傳感器或者變頻器或者耗盡模式的場效應晶體管(FET)，但是也需要其被調制為低于地電壓。圖2的放大器電路可以使用CMOS技術集成在一公共P基底(硅片)上。常規(guī)地， 整個集成電路的P基底將被偏置到最負的電壓，即負的電源電壓6。但是，經(jīng)由放大器NMOS裝置(m和mc)的基底連接，既通過裝置寄生電容并且直接通過在這些NMOS上調節(jié)體效應，這將直接把負電源噪聲輸入到放大器輸入級中。另外， 其意味著帶噪聲的負電壓電源將分布在整個芯片上，例如分配到敏感的低電平麥克風或者磁的留聲機輸入，途徑還是通過寄生電容或者通過各自的預放大器的匪OS的基底電導。另外，幾乎所有的系統(tǒng)輸入和輸出(I/O)將是介于接地和+Vs之間的邏輯或者模擬信號。由于施加到所有的成員NMOS晶體管上的至少Vs-的體效應，正常的數(shù)字庫單元的性能將會下降，此向后的偏置也將使最大NMOS漏極-體電壓增加到等于+Vs-(-Vs)，其有可能導致裝置可靠性問題。另外，正常的單元庫輸入ESD保護以及防閉鎖預防措施將需要改進以工作。 例如，在輸入墊上通常有N阱(nwell)基底二極管，用于提供接地的防閉鎖二極管以及接地的靜電放電(ESD)路徑如果連接到一負電源，特別是一個不確切的電荷泵電源時，這些將是效率比較低的。所以，將基底偏置到一個更干凈的接地電壓是比較有優(yōu)勢的。 在一個正常的CMOS處理中，將P基底連接到地，而將NMOS源極或漏極連接到負電壓將正向偏壓這些擴散。這可以從圖4中看出。但是某些處理，特別是在0. 25um或者之下的某些處理，按標準包括一個標準的 “三阱”或者深層阱。這些被最早引入以優(yōu)化高性能存儲芯片中不同電路塊的基底偏置，并且后來被用于射頻(r. f.)隔離并且也被用于電荷泵(如US6，359，814中所描述)。此三阱配置也可以用于將一放大器NMOS的P基底從連接到下層的基底的電源隔離開。此配置用于本發(fā)明的特定實施例中，并且被表示在圖5中。所述NMOS漏極和源極位于一 P阱中，所述P阱連接到負電源電壓。此P阱本身被一個深層η阱(連接到正電源軌)從下層的P基底(為地電位)垂直地隔離開。橫向隔離是通過在此深的η阱周圍環(huán)繞一圈正常的η阱來獲得的。因此，盡管NMOS源極和漏極可以被提供負電壓(以允許輸出級的輸出電壓相對于地電壓向負向擺動)，這樣作不會造成任何η-ρ結的正向偏壓，原因是NMOS體連接現(xiàn)在被連接到最大的負電源電壓。將會理解此方案(具有一個接地基底的三阱CMOS實現(xiàn))的一個限制是PMOS η阱必須不被連接到負電壓，否則阱基底接將正向偏壓，箝位在一低于地電壓的二極管電壓并且觸發(fā)寄生的ηρη晶體管，可能會引起閉鎖。運算放大器結構必須被選擇為不使PMOS η阱低于0V。這不是一個主要約束，但是需要專門的電路設計以及需要可能的設計預防措施。利用本發(fā)明所實現(xiàn)的運算放大器的輸出級如圖6中所示。此輸出結構是從D. M Monticelli, "A quad CMOS single-supply op amp with rail-to-rail output swing，，， IEEE J Solid-State Circuits, SC-21 卷，1026-10 頁，1986 年 12 月導出的。當 Iin = Isink時，驅動晶體管NMOS N2以及PMOS P2被偏置以提供基本相等的電流，于是輸出晶體管m和Pl承載小的駐流。作為源流入該電路的Iin增加，節(jié)點GPl (Pl柵級)將上升，將 Pi關掉，并且使更多的電流通過P2，其隨后導致節(jié)點GNi(m柵級)上升，增加對m的驅動。 反之源電流Iin減少將具有相反的效果。但是在此電路中，輸出晶體管m和P1，以及驅動晶體管N2和P2可能會承受跨越其源極-漏極的所有的供電電壓。對于通常所說的3. 3V處理上的+/-3. 3V的輸出電源，這樣會造成擊穿，或者至少是很差的可靠性，原因在于此設計上使用的3. 3V晶體管的熱載波應力。需要注意的是3. 3V 晶體管可用做標準選擇，用于0. 25V處理上的輸出裝置，經(jīng)常被要以能夠提供與系統(tǒng)中其他電路兼容的3. 3V邏輯輸出電平。為了防止這種情況，必須添加串聯(lián)的共發(fā)共基放大器裝置，如圖7的輸出電路中所表示。如果mc的柵級電壓被偏置到大約等于高于零電壓的NMOS開啟電壓Vt的電壓， 這將確保即使在節(jié)點31向+Vs上升時Vds (m) <大約3. 3V并且Vds(mc) <大約3. 3V。 注意mc的基底被連接到NlC源極，以便即使在節(jié)點31向+Vs上升時也能保持漏極-體電壓也小于大約3. 3V。依靠詳細的熱載波降級以及處理的二極管擊穿特性，這些偏置電壓可以被輕微偏置以使應力分布最佳化，例如，使用基于在仿真中預測的基底電流的熱載波降級預測。為了考慮偏置設計，以及好的現(xiàn)有熱載波降級特性化，以及可能的另外的串聯(lián)共發(fā)共基裝置，有可能在即使是+/-3. 3V應用中使用所說的標準的2. 5V裝置，原因是操作的最大電壓典型地由熱載波降級來設定，(即由漏極-源極電壓)而不是由二極管可靠性(柵極-源極或者柵極-漏極電壓)或者結擊穿(源極-體或者漏極-體電壓)來設定。注意，對于mc，NMOS晶體管的基底可以被連接到它們的源極，或者其他適當?shù)碾妷?，這就增加了另一自由度以便甚至是在該電路的“單電源”區(qū)域進行設計，例如用于消除放大器輸入級上的體效應，以提高共模輸入范圍。共發(fā)共基放大器裝置N2C，PIC, P2C被以類似的方式偏置和操作。如上面所提到的，由于基底被接地，如果η阱區(qū)域低于地電壓，該η阱基底二極管將正向偏壓并且通過電流。這將導致再生閉鎖動作，以及其他的附近的η擴散。眾所周知的設計技術包括與電源捆綁的防護環(huán)，能夠降低上述危險，但是占用相當?shù)乃绤^(qū)。在任何情況下，這對于直接連接到輸出節(jié)點，例如PlC的裝置都是必要的。但是這些通常對于如P2C 那樣的裝置則不是必要的。為了防止P2C的阱被正向偏置，即使是在存在基底泄露或者寄生電流的情況下，可以將一低值(例如5uA)電流源(沒有示出)連接到該阱以及P2C的源極。另外，節(jié)點GNI(m的柵極)在m需要降低高電流時可以被拉到接近vdd，例如快速負向回轉時，通常是NMOS的過度的應力電流降低Isink?？梢匀缟纤鲈黾庸舶l(fā)共基的放大器裝置以保護Isink，但是優(yōu)選地此節(jié)點被MOS 二極管堆棧MDS所箝制，使其不會上升到超過-Vs，6之上的例如3. 3V，這具有也提供基本的短路輸出電流限制的優(yōu)點。圖8示出了適合用于本發(fā)明的實施例的輸入級1。所述輸入級是常規(guī)的折疊共發(fā)共基放大器。在特定的實施例中，此輸入級可以用于直接驅動一輸出級。但是，為了獲取足夠的環(huán)路增益以減少失真并且提高音頻電源抑制，優(yōu)選三級拓撲結構。實施本發(fā)明的三級放大器使用了如圖9中所示的第二級2。所述第二級是一個非反相級，以實現(xiàn)簡單嵌套的密勒補償，并且不得不驅動到輸出級的高端。其包括驅動一PMOS鏡23的共源級22。為了優(yōu)化第一級凈空高度，包括了一輸入源極-跟隨器級21。圖10示出了實施本發(fā)明的三級放大器，其包括耦合在一起的圖8，9和7中的級。 所述放大器級被集成在一公共基底上。在所述三級的眾多的MOS裝置中，只有輸出裝置 MN16,NM0S箝位晶體管MN44以及在第三、輸出級中實現(xiàn)Is2的NMOS MN8,MN20被直接提供一個負的電源電壓，而輸出共發(fā)共基放大器裝置MN9，箝位晶體管MN45，MN46,以及驅動晶體管麗7，麗10以及麗四也間接使用此電源。負電源噪聲耦合到輸出的幾率與傳統(tǒng)的結構相比被顯著地減小了。這些NMOS裝置使用三阱結構來實施，所以底層P基底可以被設置在地電壓。另外的共發(fā)共基放大器裝置MP30，MP8，麗四已經(jīng)被加入到輸出級中以便在即使是在瞬間過載條件下也能降低裝置上的電壓應力，如在常規(guī)操作仿真中能夠觀察到的那樣。分壓器電流源MP14確保了 PM0SMP25下面的η阱永遠不會降低到基底地電壓之下。使用標準電路技術將標記了 16P6PU的輸入節(jié)點偏置到一適當?shù)暮愣ǖ钠秒妷?，用來限制其所附加的PMOS的偏置電流。為了簡化，示意性的圖10以及其他圖不包括所有必要的MOS柵偏置電路使用標準的電路技術將沒有示出有d. c路徑到達的MOS柵級偏置到適當?shù)墓潭ㄆ秒妷?。圖10的電路可以象其他電路一樣在同一基底上實現(xiàn)，所述其他電路例如用于提供輸入電壓的一數(shù)字模擬轉換器(DAC)，以及用于提供如數(shù)字濾波那樣的效果的前數(shù)字信號處理(DSP)。需要注意的是此放大器的輸入級也可以使其NMOS隔離在一個三阱結構中， 以提高對任何數(shù)字基底噪聲的隔離。當然，該干擾數(shù)字電路也可以在三阱中被隔離。這將會通過該基底減少從數(shù)字NMOS電路到放大器NMOS電路的直接耦合。但是還是會有一些來自數(shù)字電源電壓(Vdd)的電容性耦合，所述數(shù)字電源電壓(Vdd)用于通過該基底偏置在數(shù)字PMOS電路下的這些深層阱和η講，并且隨后被模擬NMOS下的深阱或者模擬PMOS下的η 阱所拾取，所以對電源阻抗以及去耦合的關注還是必要的。如上面所提到的，所述負電源可以在該系統(tǒng)中的其他地方來提供，特別是如果已經(jīng)被該系統(tǒng)的一些其他的部分所需要的情況下，或者可以由一電容性或者電感性的電荷泵主要在芯片上來產(chǎn)生。即使使用這樣一個有噪聲的負電源，圖10的電路仍能提供好的負電源抑制。因此將會理解，圖10中所示的實施例采用了一個電路拓撲結構，該結構使承受負電壓的晶體管的數(shù)量最小，所述電路拓撲結構使用一個三阱CMOS配置來隔離該負區(qū)域，使用共發(fā)共基的放大器以保護晶體管不受到過度的電壓應力，在一拓撲結構中，其進一步提供高的開環(huán)增益以允許反饋，從而提高負電源上的噪聲抑制。圖11示出了實施本發(fā)明的另一個放大器系統(tǒng)。此系統(tǒng)包括一個輸入級1，其在正電源軌4和地5之間被供電，連接到自一正軌道4和一負軌道6供電的輸出級。該負軌道提供有由電荷泵電路CP產(chǎn)生的負電壓，所述電荷泵自身連接到正電源軌4和地軌5之間。因此，CP電路從一正電源電壓產(chǎn)生一負電源電壓。在該兩級放大器之前是一個數(shù)字信號處理器以及一個DAC。電源連接到正軌道和地的所述DSP接收一個參考地的數(shù)字輸入信號110， 對其進行處理并且向該DAC提供一經(jīng)過處理的數(shù)字信號。所述DAC，在正軌道和接地的作用下進行操作，響應于來自所述DSP的數(shù)字信號，向第一級輸入11傳遞一模擬輸入信號，。該輸出級3的輸出終端31被連接到一個接地的負載。
圖12示出了一適合用于本發(fā)明的實施例的簡單電荷泵CP的簡化圖，從一正電源CPVDD4來操作并且產(chǎn)生一個負的電源VNEG6，同時具有對地的連接CPGND和GND。這里 CPGND是一個芯片內的連接，通過結合片、結合線以及插件引腳(package pin)連接到電路板地GND。在操作中，PMOS PHI和PLO在半個時鐘周期中接通以給Cbucket充電。在所述半個時鐘周期的結尾PHI和PLO截止，Cbucket由其上的電壓V(CPVDD)充電。隨后，NMOS NHI和NLO被接通。由于端子CPCAP+現(xiàn)在被接地，Cbucket的另一端被壓低，通過晶體管 NLO與充電電容器Cres分享電荷。在第二個半時鐘周期結束時，NHI和NLO被關閉，所述循環(huán)被重復。如果沒有從Cres獲取負載電流，則VNEG的電壓將會被抽走而下降，直到電壓 V(VNEG) =-(V(CPVDD)。如果從CPVDD抽取負載電流，那么在每個周期，Cres兩端的電壓都會下降，并且由于Cbucket與Cres之間的電荷共享，Cbucket將只是部分地對其進行重新充電，因此，V(VNEG)將不會完全達到-(V(CPVDD))。在適當?shù)碾妷核降臅r鐘典型地是使用本領域技術人員所知的技術由一如圖所示的本地時鐘發(fā)生器產(chǎn)生的。需要注意的是在特定的實施例中，正和負的電源電壓在幅度上可能是基本相等的。但是在其他的實施例中，所述電源不需要被精確地平衡。例如，在特定的實施例中，可以有+3. 3V和-2. 5V的電源。這就允許電荷泵或者其他的調節(jié)器或者使用的其他方便的電壓源中的損耗。關于輸入和輸出級都實施在一公共基底上的實施例，一個未來的技術可能性是將深的氧化物溝道用于橫向的隔離，但是還是經(jīng)常需要η阱以向下向深阱提供偏置電壓。其他的可能性是技術上采用完整的電介質隔離，其中，深阱和側阱被絕緣體(氧化物)代替， 并且采用例如絕緣體上硅(silicon-on-insulator)技術，其中P阱將成為例如藍寶石或者氧化硅基底頂部上的島嶼。但是所有這些技術本質上都比使用η阱的簡單結絕緣要昂貴， 因此，至少除非技術退步太多使這些隔離結構成為必要的和標準的，所述簡單結絕緣代表了優(yōu)選的實施方式?？傮w上根據(jù)上面的講解，熟悉本專業(yè)的技術人員將會理解各種實施例和相關于它們而描述的特定特征可以與其他的實施例或者特別描述的特征自由組合。熟悉本專業(yè)的技術人員也將認識到在不脫離附加的權利要求的范圍的情況下可以進行各種改變和修改。
權利要求
1.一種放大器裝置，包括連接在正電源軌和負電源軌之間的放大器，且適于使得，在使用中，所述放大器的輸出處的靜態(tài)電壓為所述正電源軌上的電壓和所述負電源軌上的電壓之間的值，且所述放大器與其它電路集成在公共基底上，所述公共基底連接至接地軌，其中，所述放大器包括至少一個NMOS裝置，所述NMOS裝置包括設置在ρ阱中的多個η+ 源極和漏極區(qū)域，一 η阱將所述ρ阱與公共基底隔離開，且所述被隔離的ρ阱連接至該負電源軌。
2.根據(jù)權利要求1的放大器裝置，被設置為使得所述輸出處的靜態(tài)電壓基本為地電位。
3.根據(jù)前面任一權利要求的放大器裝置，被設置為使得所述放大器的輸入處的靜態(tài)電壓基本為地電位。
4.根據(jù)前面任一權利要求的放大器裝置，其中，所述正電源軌用于為所述公共基底上的所述其它電路供電。
5.根據(jù)前面任一權利要求的放大器裝置，包括彼此串聯(lián)連接的第一和第二輸出晶體管，其位于所述正電源軌和所述負電源軌之間，由所述第一和第二輸出晶體管之間的節(jié)點來提供所述輸出。
6.根據(jù)權利要求5的放大器裝置，進一步包括分別與所述第一和第二輸出晶體管以共發(fā)共基結構連接的第三和第四輸出晶體管。
7.根據(jù)權利要求5或6的放大器裝置，進一步包括在第一輸出晶體管的柵極和第二輸出晶體管的柵極之間并聯(lián)連接的第一和第二驅動晶體管。
8.根據(jù)權利要求7的放大器裝置，進一步包括分別與第一和第二驅動晶體管以共發(fā)共基結構連接的第三和第四驅動晶體管。
9.根據(jù)前面任一權利要求的放大器裝置，其中，所述輸入級包括折疊的共發(fā)共基結構的晶體管。
10.根據(jù)前面任一權利要求的放大器裝置，其中，所述放大器以CMOS工藝實現(xiàn)。
11.根據(jù)前面任一權利要求的放大器裝置，其中，所述放大器包括連接在所述正電源軌和所述負電源軌之間的輸入級，以及連接在所述正電源軌和所述負電源軌之間的輸出級。
12.根據(jù)權利要求11的放大器裝置，其中，所述放大器進一步包括連接在所述輸入級和所述輸出級之間的第三級，且所述第三級連接在正電源軌和接地軌之間，其間連接有輸入級。
13.根據(jù)權利要求12的放大器裝置，其中，所述第三級是非反相的。
14.根據(jù)權利要求12或13的放大器裝置，其中，所述第三級包含一驅動PMOS鏡象結構的共源級。
15.根據(jù)權利要求14的放大器裝置，其中，所述第三級包括驅動該共源級的源級跟隨器級。
16.根據(jù)權利要求12至15中任一個的放大器裝置，其中，所述第三級與所述輸入級和輸出級集成在一公共基底上。
17.根據(jù)前面任一權利要求的放大器裝置，進一步包括一數(shù)字至模擬轉換器(DAC)，其被設置為接收一數(shù)字信號并輸出一相應的模擬信號至所述放大器。
18.根據(jù)權利要求17的放大器裝置，其中，所述DAC與所述放大器集成在一公共基底上。
19.根據(jù)前面任一權利要求的放大器裝置，進一步包括產(chǎn)生裝置，用于自一正電源電壓產(chǎn)生一負電源電壓，所述產(chǎn)生裝置連接至所述正電源軌，且所述負電源軌被連接至該產(chǎn)生裝置的輸出。
20.根據(jù)權利要求19的放大器裝置，其中，所述產(chǎn)生裝置被設置為產(chǎn)生一負電源電壓， 其大小等于正電源軌上的正電壓。
21.根據(jù)權利要求19或20的放大器裝置，其中，所述產(chǎn)生裝置包括一電荷泵。
22.根據(jù)權利要求19至21中任一個的放大器裝置，其中，所述產(chǎn)生裝置與所述放大器集成在一公共基底上。
23.根據(jù)前面任一權利要求的放大器裝置，進一步包括連接至正電源軌的電源。
24.一種集成電路，其包含權利要求1-23中任一項所述的放大器裝置。
25.—種DVD播放機，其包含權利要求1-23中任一項所述的放大器裝置。
26.—種移動電話，其包含權利要求1-23中任一項所述的放大器裝置。
27.一種揚聲器系統(tǒng)，其包含權利要求1-23中任一項所述的放大器裝置。
28.—種耳機驅動器，其包含權利要求1-23中任一項所述的放大器裝置。
29.—種DVD播放機，其包含權利要求M所述的集成電路。
30.一種移動電話，其包含權利要求M所述的集成電路。
31.一種揚聲器系統(tǒng)，其包含權利要求M所述的集成電路。
32.—種耳機驅動器，其包含權利要求M所述的集成電路。
33.一種驅動接地負載的方法，所述方法包括以下步驟將一輸入信號提供給放大器的輸入；將該放大器與其它電路形成在公共基底上；將該公共基底接地；將該其它電路連接在正電源電壓和接地之間；將該放大器連接在正電源電壓和負電源電壓之間以從該放大器輸出提供一基本上為0伏的靜態(tài)輸出電壓；使用該放大器在所述放大器輸出處產(chǎn)生一輸出信號，所述輸出信號取決于輸入信號；以及將負載連接到該放大器輸出以使用輸出信號驅動該負載，其中，所述形成放大器的步驟包括形成至少一個NMOS裝置的步驟，所述NMOS裝置包括設置在P阱中的多個η+源極和漏極區(qū)域，一 η阱將所述ρ阱與公共基底隔離，以及將隔離的P阱連接至負電源電壓的步驟。
34.根據(jù)權利要求33所述的方法，進一步包括自正電源電壓產(chǎn)生負電源電壓的步驟。
全文摘要
公開了一種放大器裝置，包括連接在正電源軌和負電源軌之間的放大器，且適于使得，在使用中，在放大器的輸出的靜態(tài)電壓為正電源軌上的電壓和負電源軌上的電壓之間的值；且放大器與其它電路集成在公共基底上，該公共基底連接至接地軌，其中，放大器包括至少一個NMOS裝置，該NMOS裝置包括設置在p阱中的多個n+源極和漏極區(qū)域，一n阱將p阱與公共基底隔離開，且被隔離的p阱連接至該負電源軌。還公開了包含該放大器裝置的集成電路、DVD播放機、移動電話、揚聲器系統(tǒng)和耳機驅動器，以及一種相應的驅動接地負載的方法。
文檔編號H03F3/30GK102412796SQ201110359348
公開日2012年4月11日 申請日期2004年7月22日 優(yōu)先權日2003年11月26日
發(fā)明者帕特里克·艾蒂安·理查德, 約翰·勞倫斯·彭諾克 申請人:沃福森微電子股份有限公司