專利名稱：電容放大電路的制作方法
技術(shù)領域：
電容放大電路
技術(shù)領域：
本實用新型涉及一種穩(wěn)定性電容補償電路領域，特別涉及一種改進型電容放大電路，其通過把補償電容放大從而產(chǎn)生更低頻的零點。
背景技術(shù)：
圖I為現(xiàn)有技術(shù)中電容放大電路的電路圖。所述電容放大電路包括第一跨導放大器gml、第二跨導放大器gm2、補償電容C、電阻Rl和R2。所述第一跨導放大器gml的同相輸入端接一參考電壓Vr，反相輸入端接一反饋電壓Vf。所述補償電容C、電阻Rl和R2依次串聯(lián)在第一跨導放大器gml的反相輸入端和輸出端之間。所述第二跨導放大器gm2的同相輸入端與補充電容C和電阻R2的中間節(jié)點連接，第二跨導放大器gm2的反相輸入端與其輸出端以及電阻R2和Rl的中間節(jié)點連接。·[0003]圖I示出的電容放大電路可以實現(xiàn)電容放大，其放大倍數(shù)等于(l+gm2.R2)，gm2為第二跨導放大器的跨導，但是這種方法會導致增大跨導放大器的輸入端Ve形成的誤差，假設第一跨導放大器gml的輸入誤差(offset)為Vajl,第二跨導放大器gm2的輸入誤差為να；2，其等效的第一跨導放大器gml的輸出端的總誤差為Va^Vaj2. (gm2/gml)。與無電容放大的結(jié)構(gòu)相比，增加了 VQS2. (gm2/gml),雖然可以通過把gml/gm2設計得很大,而減小增加的誤差。由于為了實現(xiàn)較大的電容放大效應，gm2也需設計得很大，則gml需設計的更大，gml與輸入管的寬長比成正比，也隨其工作電流增加而增加。如果需要增大gml，則需要較大的芯片面積和電流消耗。因此，有必要提出一種改進的技術(shù)方案來解決上述問題。

實用新型內(nèi)容本實用新型的目的在于提供一種改進型電容放大電路，其可以實現(xiàn)電容放大功能，但同時有助于減小跨導放大器的輸入誤差，且無需消耗更大的芯片面積和工作電流。為了實現(xiàn)上述目的，本實用新型提出一種電容放大電路，其包括第一跨導放大器、第二跨導放大器、電容和電阻，每個跨導放大器具有一個同相輸入端、一個反相輸入端和一個輸出端。第一跨導放大器的同相輸入端與第二跨導放大器的反相輸入端連接，第一跨導放大器的反相輸入端與第二跨導放大器的正相輸入端連接，所述電容和電阻依次串聯(lián)在第一跨導放大器的反相輸入端和第一跨導放大器的輸出端之間，第二跨導放大器的輸出端與所述電容和所述電阻的中間節(jié)點相連接。進一步的，所述電容放大電路的最終的輸入誤差等于Vqsi-Vqs2. (gm2/gml)，其中g(shù)ml表不第一跨導放大器的跨導，gm2表不第二跨導放大器的跨導，Vosi為第一跨導放大器的輸入誤差，Vos2為第二跨導放大器的輸入誤差。再進一步的，gm2/gml< I。進一步的，所述跨導放大器包括輸入級電路和輸出級電路。所述輸入級電路包括差分PMOS晶體管MPl和MP2、電流源II、NMOS晶體管麗I、麗2 JNcl和麗c2、電阻Rl和R2，差分晶體管MPl的柵極為跨導放大器的同相輸入端，差分晶體管MP2的柵極為跨導放大器的反相輸入端，所述差分晶體管MPl和MP2的源級相連，所述電流源Il的一端連接電源VDD，另一端接差分晶體管MPl和MP2的源級，所述電阻R2、NMOS晶體管麗c2和NMOS晶體管麗2依次串聯(lián)于所述差分晶體管MP2的漏極和地GND之間，所述電阻Rl、NMOS晶體管麗c2和NMOS晶體管麗I依次串聯(lián)于所述差分晶體管MPl的漏極和地GND之間，所述電阻R2的與差分晶體管MP2連接的一端與所述NMOS晶體管麗c2的柵極相連，所述電阻R2的另一端與所述NMOS晶體管MN2的柵極相連，所述電阻Rl的與差分晶體管MPl連接的一端與所述NMOS晶體管麗Cl的柵極相連，所述電阻Rl的另一端與所述NMOS晶體管麗I的柵極相連。所述輸出級電路包括NMOS晶體管麗3、麗c3、MN4和麗c4、PM0S晶體管MP3、MPc3、MP4和MPc4以及電阻R3，所述PMOS晶體管MP3、MPc3和所述NMOS晶體管MNc3、MN3依次串聯(lián)在電源VDD和地之間，所述PMOS晶體管MP4、MPc4、電阻R3和所述NMOS晶體管MNc4、MN4依次串聯(lián)在電源VDD和地之間，電阻R3的與PMOS晶體管MPc4連接的一端與所述PMOS晶體管MP4的柵極相連，電阻R3的另一端與所述PMOS晶體管MPc4的柵極相連，所述PMOS晶體管MP3和MP4的柵極互聯(lián)，所述PMOS晶體管MPc3和MPc4的柵極互聯(lián)，所述NMOS晶體管·MN4和MN2的柵極互聯(lián)，所述NMOS晶體管MNc4和MNc2的柵極互聯(lián)，所述NMOS晶體管MN3和麗I的柵極互聯(lián)，所述NMOS晶體管麗c3和麗Cl的柵極互聯(lián)，所述PMOS晶體管MPc3和所述NMOS晶體管麗c3的中間節(jié)點為所述跨導放大器的輸出端OUT。根據(jù)本實用新型的另一方面，本實用新型提供了另一種電容放大電路，其包括第一跨導放大器、第二跨導放大器、電容和電阻，每個跨導放大器具有一個同相輸入端、一個反相輸入端和一個輸出端。第一跨導放大器的同相輸入端與第二跨導放大器的反相輸入端連接，第一跨導放大器的反相輸入端與第二跨導放大器的正相輸入端連接，所述電容和電阻依次串聯(lián)在第一跨導放大器的輸出端和地之間，第二跨導放大器的輸出端與所述電容和所述電阻的中間節(jié)點相連接。進一步的，所述電容放大電路的最終的輸入誤差等于Vqsi-Vqs2. (gm2/gml)，其中g(shù)ml表不第一跨導放大器的跨導，gm2表不第二跨導放大器的跨導，Vosi為第一跨導放大器的輸入誤差，Vos2為第二跨導放大器的輸入誤差。更進一步的，gm2/gml< I。進一步的，所述跨導放大器包括輸入級電路和輸出級電路。所述輸入級電路包括差分PMOS晶體管MPl和MP2、電流源II、NMOS晶體管麗I、麗2 JNcl和麗c2、電阻Rl和R2，差分晶體管MPl的柵極為跨導放大器的同相輸入端，差分晶體管MP2的柵極為跨導放大器的反相輸入端，所述差分晶體管MPl和MP2的源級相連，所述電流源Il的一端連接電源VDD，另一端接差分晶體管MPl和MP2的源級，所述電阻R2、NMOS晶體管麗c2和NMOS晶體管麗2依次串聯(lián)于所述差分晶體管MP2的漏極和地GND之間，所述電阻Rl、NMOS晶體管麗c2和NMOS晶體管麗I依次串聯(lián)于所述差分晶體管MPl的漏極和地GND之間，所述電阻R2的與差分晶體管MP2連接的一端與所述NMOS晶體管麗c2的柵極相連，所述電阻R2的另一端與所述NMOS晶體管MN2的柵極相連，所述電阻Rl的與差分晶體管MPl連接的一端與所述NMOS晶體管麗Cl的柵極相連，所述電阻Rl的另一端與所述NMOS晶體管MNl的柵極相連。[0017]所述輸出級電路包括NMOS晶體管麗3、麗c3、MN4和麗c4、PM0S晶體管MP3、MPc3、MP4和MPc4以及電阻R3，所述PMOS晶體管MP3、MPc3和所述NMOS晶體管MNc3、MN3依次串聯(lián)在電源VDD和地之間，所述PMOS晶體管MP4、MPc4、電阻R3和所述NMOS晶體管MNc4、MN4依次串聯(lián)在電源VDD和地之間，電阻R3的與PMOS晶體管MPc4連接的一端與所述PMOS晶體管MP4的柵極相連，電阻R3的另一端與所述PMOS晶體管MPc4的柵極相連，所述PMOS晶體管MP3和MP4的柵極互聯(lián)，所述PMOS晶體管MPc3和MPc4的柵極互聯(lián)，所述NMOS晶體管MN4和MN2的柵極互聯(lián)，所述NMOS晶體管MNc4和MNc2的柵極互聯(lián)，所述NMOS晶體管MN3和麗I的柵極互聯(lián)，所述NMOS晶體管麗c3和麗Cl的柵極互聯(lián)，所述PMOS晶體管MPc3和所述NMOS晶體管麗c3的中間節(jié)點為所述跨導放大器的輸出端OUT。與現(xiàn)有技術(shù)相比，在本實用新型中將第一跨導放大器的兩輸入端與第二跨導放大器的兩個輸入端反接，最終導致兩個跨導放大器的輸入誤差在一定程度上互相抵消，同時也能起到電容放大作用，從而無需消耗更大的芯片面積和工作電流。

·[0019]為了更清楚地說明本實用新型實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中圖I為現(xiàn)有技術(shù)中電容放大電路的電路圖；圖2為本實用新型中的改進型電容放大電路在一個實施例中的電路示意圖；圖3為本實用新型中的改進型電容放大電路在一個實施例中的電路示意圖；和圖4為本實用新型中的型電容放大電路中的跨導放大器在一個實施例中的電路示意圖。
具體實施方式為使本實用新型的上述目的、特征和優(yōu)點能夠更加明顯易懂，
以下結(jié)合附圖和具體實施方式
對本實用新型作進一步詳細的說明。本實用新型提出了一種改進型電容放大電路，其可以實現(xiàn)電容放大功能，同時也可以減小跨導放大器的輸入誤差，并且無需消耗更大的芯片面積和工作電流。圖2為本實用新型中的改進型電容放大電路在一個實施例中的電路示意圖。如圖2所示，所述電容放大電路包括第一跨導放大器gml、第二跨導放大器gm2、電容C和電阻Rlo每個跨導放大器具有一個同相輸入端、一個反相輸入端和一個輸出端。第一跨導放大器gml的同相輸入端與第二跨導放大器gm2的反相輸入端連接，第一跨導放大器gml的反相輸入端與第二跨導放大器gm2的正相輸入端連接。所述電容C和電阻Rl依次串聯(lián)在第一跨導放大器gml的反相輸入端和第一跨導放大器gml的輸出端之間,第二跨導放大器gm2的輸出端與電容C和電阻Rl的中間節(jié)點相連接。圖2所示的改進型電容放大電路可以進一步改善輸入誤差的問題，同時也能起到放大電容的作用。如果第一跨導放大器gml的輸入誤差為Vffil,第二跨導放大器的輸入誤差為Vffi2,由于第一跨導放大器和第二跨導放大器的兩個輸入端正好反接，使得最終的輸入誤差在一定程度上會相互抵消。抵消后的輸入誤差為Vffil-Vos2. (gm2/gml),其中g(shù)ml表不第一跨導放大器的跨導，gm2表示第二跨導放大器的跨導。如果gm2/gml < I且接近于1，且Vre2接近于Vffil,則抵消后的輸入誤差會被大大的減小。可以在設計中采用相同的跨導放大器的結(jié)構(gòu)，而且可以通過各種版圖設計的方法，使Vffil接近于Vre2t5實現(xiàn)更好的輸入誤差的抵消效果。一種具體的實現(xiàn)匹配的設計方法是除了輸入差分對管的尺寸不一樣外，第一跨導放大器gml的其他器件連接和尺寸都和第二跨導放大器gm2的完全相同，而且各支路偏置工作電流也完全相同。在尺寸上，輸入差分對管還可以設計為長度一樣，單位寬度也一樣，只是復數(shù)不一樣，這里的等效總寬度等于單位寬度乘以復數(shù)。這樣可以實現(xiàn)更好的匹配抵消效果。在版圖設計上，可以采用許多常規(guī)的匹配設計方法，如插指或共心的方法取得更好的匹配效果。當然，另一種實現(xiàn)匹配的設計方法是把輸入差分對管的尺寸設計得相同，使其電流成一定比例?；蛘呒娑兄??？傊?，可以盡量使Vffil接近等于Vffi2，且使gm2/gml小于I，但接近于I?！た鐚Х糯笃鞯目鐚m的計算公式如下
IW~ gm = ψ.Ι,μ￡οχ對于圖2中的電容放大電路，其電容放大的理論關系如下根據(jù)基爾霍夫定律KCL有如下方程
ΓI1 Τ,·/· ^Ve ~ ^x)-gm\ Vf = -~———，— Vx^ + gmlVf = (Vx - Vf).s.C ,
7 1其中Vf為第一跨導放大器的反相輸入端所接的反饋電壓，Vr為第一跨導放大器的正相輸入端所接的參考電壓，求解可得
Ve {gm\ - gml) + {gm\ .Rl - l).,y.CΤΓ^-。如果gml. Rl >> 1，簡化上述公式可得
Ve (gml - gm2) + gml ,Rl .s.C υγ-- ζ-。等效的零點頻率為
f =_I_=_I_z 2n.gml.i l.C / (gm\ - gml) 27r.JU.C.(l - gm2 / gml) °因此，圖2示出的電容放大電路將電容C放大了 l/(l-gm2/gml)，如果gm2/gml =7/8，則相當于把電容C放大了 8倍。為了取得更大的放大倍數(shù)，也需要使gm2/gml小于1，但盡可能接近于1，與上述減小輸入誤差的要求一致。圖3為本實用新型中的改進型電容放大電路在另一個實施例中的電路示意圖。如圖3所示，所述電容放大電路同樣包括第一跨導放大器gml、第二跨導放大器gm2、電容C和電阻I。第一跨導放大器gml的同相輸入端與第二跨導放大器gm2的反相輸入端連接,第一跨導放大器gml的反相輸入端與第二跨導放大器gm2的正相輸入端連接。所述電容C和電阻Rl依次串聯(lián)在第一跨導放大器gml的反相輸入端和地之間，第二跨導放大器gm2的輸出端與電容C和電阻Rl的中間節(jié)點相連接。對于圖2中的電容放大電路，其電容放大的理論關系如下根據(jù)基爾霍夫定律KCL有如下方程
權(quán)利要求1.一種電容放大電路，其包括第一跨導放大器、第二跨導放大器、電容和電阻，每個跨導放大器具有一個同相輸入端、一個反相輸入端和一個輸出端，其特征在于，第一跨導放大器的同相輸入端與第二跨導放大器的反相輸入端連接，第一跨導放大器的反相輸入端與第二跨導放大器的正相輸入端連接，所述電容和電阻依次串聯(lián)在第一跨導放大器的反相輸入端和第一跨導放大器的輸出端之間，第二跨導放大器的輸出端與所述電容和所述電阻的中間節(jié)點相連接。
2.根據(jù)權(quán)利要求I所述的電容放大電路，其特征在于，所述電容放大電路的最終的輸入誤差等于Vajl-Vos2. (gm2/gml),其中g(shù)ml表示第一跨導放大器的跨導，gm2表示第二跨導放大器的跨導，Vosi為第一跨導放大器的輸入誤差，Vos2為第二跨導放大器的輸入誤差。
3.根據(jù)權(quán)利要求2所述的電容放大電路,其特征在于，gm2/gml< I。
4.根據(jù)權(quán)利要求1-3任一所述的電容放大電路，其特征在于，所述跨導放大器包括輸入級電路和輸出級電路， 所述輸入級電路包括差分PMOS晶體管MPl和MP2、電流源II、NMOS晶體管麗I、麗2、MNcl和MNc2、電阻Rl和R2，差分晶體管MPl的柵極為跨導放大器的同相輸入端，差分晶體管MP2的柵極為跨導放大器的反相輸入端，所述差分晶體管MPl和MP2的源級相連，所述電流源Il的一端連接電源VDD，另一端接差分晶體管MPl和MP2的源級，所述電阻R2、NM0S晶體管麗c2和NMOS晶體管麗2依次串聯(lián)于所述差分晶體管MP2的漏極和地GND之間，所述電阻RUNMOS晶體管麗c2和NMOS晶體管麗I依次串聯(lián)于所述差分晶體管MPl的漏極和地GND之間，所述電阻R2的與差分晶體管MP2連接的一端與所述NMOS晶體管麗c2的柵極相連，所述電阻R2的另一端與所述NMOS晶體管MN2的柵極相連，所述電阻Rl的與差分晶體管MPl連接的一端與所述NMOS晶體管麗Cl的柵極相連，所述電阻Rl的另一端與所述NMOS晶體管麗I的棚極相連； 所述輸出級電路包括NMOS晶體管MN3、MNc3、MN4和MNc4、PMOS晶體管MP3、MPc3、MP4和MPc4以及電阻R3，所述PMOS晶體管MP3、MPc3和所述NMOS晶體管麗c3、麗3依次串聯(lián)在電源VDD和地之間，所述PMOS晶體管MP4、MPc4、電阻R3和所述NMOS晶體管MNc4、MN4依次串聯(lián)在電源VDD和地之間，電阻R3的與PMOS晶體管MPc4連接的一端與所述PMOS晶體管MP4的柵極相連，電阻R3的另一端與所述PMOS晶體管MPc4的柵極相連，所述PMOS晶體管MP3和MP4的柵極互聯(lián)，所述PMOS晶體管MPc3和MPc4的柵極互聯(lián)，所述NMOS晶體管MN4和MN2的柵極互聯(lián)，所述NMOS晶體管MNc4和MNc2的柵極互聯(lián)，所述NMOS晶體管MN3和麗I的柵極互聯(lián)，所述NMOS晶體管麗c3和麗Cl的柵極互聯(lián)，所述PMOS晶體管MPc3和所述NMOS晶體管麗c3的中間節(jié)點為所述跨導放大器的輸出端OUT。
5.—種電容放大電路,其包括第一跨導放大器、第二跨導放大器、電容和電阻，每個跨導放大器具有一個同相輸入端、一個反相輸入端和一個輸出端，其特征在于，第一跨導放大器的同相輸入端與第二跨導放大器的反相輸入端連接，第一跨導放大器的反相輸入端與第二跨導放大器的正相輸入端連接，所述電容和電阻依次串聯(lián)在第一跨導放大器的輸出端和地之間，第二跨導放大器的輸出端與所述電容和所述電阻的中間節(jié)點相連接。
6.根據(jù)權(quán)利要求I所述的電容放大電路，其特征在于，所述電容放大電路的最終的輸入誤差等于Vajl-Vos2. (gm2/gml),其中g(shù)ml表示第一跨導放大器的跨導，gm2表示第二跨導放大器的跨導，Vosi為第一跨導放大器的輸入誤差，Vos2為第二跨導放大器的輸入誤差。
7.根據(jù)權(quán)利要求6所述的電容放大電路,其特征在于，gm2/gml< I。
8.根據(jù)權(quán)利要求1-3任一所述的電容放大電路，其特征在于，所述跨導放大器包括輸入級電路和輸出級電路， 所述輸入級電路包括差分PMOS晶體管MPl和MP2、電流源II、NMOS晶體管麗I、麗2、MNcl和MNc2、電阻Rl和R2，差分晶體管MPl的柵極為跨導放大器的同相輸入端，差分晶體管MP2的柵極為跨導放大器的反相輸入端，所述差分晶體管MPl和MP2的源級相連，所述電流源Il的一端連接電源VDD，另一端接差分晶體管MPl和MP2的源級，所述電阻R2、NM0S晶體管麗c2和NMOS晶體管麗2依次串聯(lián)于所述差分晶體管MP2的漏極和地GND之間，所述電阻RUNMOS晶體管麗c2和NMOS晶體管麗I依次串聯(lián)于所述差分晶體管MPl的漏極和地GND之間，所述電阻R2的與差分晶體管MP2連接的一端與所述NMOS晶體管麗c2的柵極相連，所述電阻R2的另一端與所述NMOS晶體管MN2的柵極相連，所述電阻Rl的與差分晶體管MPl連接的一端與所述NMOS晶體管麗Cl的柵極相連，所述電阻Rl的另一端與所述NMOS晶體管麗I的棚極相連； 所述輸出級電路包括NMOS晶體管麗3、麗c3、MN4和麗c4、PM0S晶體管MP3、MPc3、MP4和MPc4以及電阻R3，所述PMOS晶體管MP3、MPc3和所述NMOS晶體管麗c3、麗3依次串聯(lián)在電源VDD和地之間，所述PMOS晶體管MP4、MPc4、電阻R3和所述NMOS晶體管MNc4、MN4依次串聯(lián)在電源VDD和地之間，電阻R3的與PMOS晶體管MPc4連接的一端與所述PMOS晶體管MP4的柵極相連，電阻R3的另一端與所述PMOS晶體管MPc4的柵極相連，所述PMOS晶體管MP3和MP4的柵極互聯(lián)，所述PMOS晶體管MPc3和MPc4的柵極互聯(lián)，所述匪OS晶體管MN4和MN2的柵極互聯(lián)，所述NMOS晶體管MNc4和MNc2的柵極互聯(lián)，所述NMOS晶體管MN3和麗I的柵極互聯(lián)，所述NMOS晶體管麗c3和麗Cl的柵極互聯(lián)，所述PMOS晶體管MPc3和所述NMOS晶體管MNc3的中間節(jié)點為所述跨導放大器的輸出端OUT。
專利摘要本實用新型提供一種電容放大電路，其包括第一跨導放大器、第二跨導放大器、電容和電阻，每個跨導放大器具有一個同相輸入端、一個反相輸入端和一個輸出端。第一跨導放大器的同相輸入端與第二跨導放大器的反相輸入端連接，第一跨導放大器的反相輸入端與第二跨導放大器的正相輸入端連接，所述電容和電阻依次串聯(lián)在第一跨導放大器的反相輸入端和第一跨導放大器的輸出端之間，第二跨導放大器的輸出端與所述電容和所述電阻的中間節(jié)點相連接。在本實用新型中將第一跨導放大器的兩輸入端與第二跨導放大器的兩個輸入端反接，最終導致兩個跨導放大器的輸入誤差在一定程度上互相抵消，同時也能起到電容放大作用，從而無需消耗更大的芯片面積和工作電流。
文檔編號H03F3/45GK202713239SQ20112054097
公開日2013年1月30日 申請日期2011年12月15日 優(yōu)先權(quán)日2011年12月15日
發(fā)明者王釗 申請人:無錫中星微電子有限公司