解碼卡片發(fā)送的類型a高速數(shù)據(jù)速率信號(hào)的解碼器的制造方法
【專利摘要】本發(fā)明公開了一種解碼ISO/IEC?14443協(xié)議中卡片發(fā)送的TYPE?A高速數(shù)據(jù)速率信號(hào)的解碼器，包括：一上升沿檢測(cè)電路，一數(shù)據(jù)比特周期計(jì)數(shù)器，一比較判決電路，一解碼邏輯電路；利用副載波的第一個(gè)上升沿來同步比特邊界；利用該比特邊界，以及編碼特點(diǎn)，在解碼器內(nèi)部產(chǎn)生一個(gè)與發(fā)送的副載波信號(hào)同步的副載波信號(hào)；用這個(gè)內(nèi)部產(chǎn)生的副載波信號(hào)與接收的BPSK副載波調(diào)制信號(hào)比較，判決收到的是同相的副載波調(diào)制信號(hào)還是反相的副載波調(diào)制信號(hào)；最后根據(jù)判決結(jié)果以及編碼特點(diǎn)，通過一個(gè)解碼邏輯電路解碼出幀開始，數(shù)據(jù)以及幀結(jié)束信號(hào)。本發(fā)明可以直接對(duì)副載波調(diào)制信號(hào)解碼，在信噪比惡劣的條件下也能很好地工作。
【專利說明】解碼卡片發(fā)送的類型A高速數(shù)據(jù)速率信號(hào)的解碼器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及智能卡領(lǐng)域，特別是涉及一種解碼IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE (類型)A高速數(shù)據(jù)速率信號(hào)的解碼器。
【背景技術(shù)】
[0002]IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A高速數(shù)據(jù)速率信號(hào)編碼方式是非歸零電平編碼(NRZ-L)編碼二相相移鍵控(BPSK)副載波調(diào)制信號(hào)。其中:高速數(shù)據(jù)速率可以是fc/64, fc/32, fc/16,副載波頻率是fc/16，fc是載波頻率，為13.56M。
[0003]IS0/IEC 14443協(xié)議中，卡片發(fā)送的TYPE A基本數(shù)據(jù)速率信號(hào)的編碼規(guī)則如下:
[0004]在每幀數(shù)據(jù)信號(hào)的開始階段，先發(fā)送幀開始標(biāo)志，接著發(fā)送數(shù)據(jù)對(duì)應(yīng)的波形，最后發(fā)送幀結(jié)束標(biāo)志。
[0005]參見圖1，邏輯O的波形是副載波的反相信號(hào)；參見圖2，邏輯I的波形是副載波的同相信號(hào)；參見圖3，幀開始標(biāo)志是32個(gè)同相副載波周期，再跟一個(gè)邏輯O的波形；參見圖4，幀結(jié)束標(biāo)志是整個(gè)數(shù)據(jù)比特周期內(nèi)都無副載波。圖1-4中，T是數(shù)據(jù)比特周期，Ts為副載波周期。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是提供一種解碼IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A高速數(shù)據(jù)速率信號(hào)的解碼器，可以直接對(duì)副載波調(diào)制信號(hào)解碼，且在信噪比惡劣的條件下也能很好地工作。
[0007]為解決上述技術(shù)問題，本發(fā)明的解碼IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A高速數(shù)據(jù)速率信號(hào)的解碼器，包括:
[0008]一上升沿檢測(cè)電路，用于檢測(cè)解碼器使能后輸入的副載波信號(hào)的第一個(gè)上升沿；
[0009]一數(shù)據(jù)比特周期計(jì)數(shù)器，由所述上升沿檢測(cè)電路檢測(cè)到的副載波上升沿標(biāo)志復(fù)位；按射頻RF輸入時(shí)鐘計(jì)數(shù)，同時(shí)按數(shù)據(jù)的比特周期內(nèi)所含的射頻RF時(shí)鐘個(gè)數(shù)值循環(huán)，其中，射頻RF時(shí)鐘頻率同載波頻率，為13.56M ；
[0010]一比較判決電路，由比較電路和判決電路構(gòu)成；
[0011]所述比較電路是一個(gè)異或邏輯，其第一個(gè)輸入為接收到的BPSK副載波調(diào)制信號(hào)，第二個(gè)輸入為內(nèi)部產(chǎn)生的與發(fā)送的副載波信號(hào)同步的副載波信號(hào)；
[0012]所述判決電路為一計(jì)數(shù)器，對(duì)一個(gè)數(shù)據(jù)周期內(nèi)所述比較電路輸出的高電平個(gè)數(shù)進(jìn)行計(jì)數(shù)，其計(jì)數(shù)值分別與第一閾值和第二閾值進(jìn)行比較；比較結(jié)果作為判決結(jié)果輸出；其中，第一閾值大于第二閾值；
[0013]一解碼邏輯電路，當(dāng)所述數(shù)據(jù)比特周期計(jì)數(shù)器計(jì)數(shù)到數(shù)據(jù)的比特周期邊界時(shí)，通過判斷所述比較判決電路的判決結(jié)果來解碼。
[0014]本發(fā)明可以直接對(duì)副載波調(diào)制信號(hào)解碼，無需先把副載波去掉。同時(shí)具有相當(dāng)好的抗毛刺性能，在信噪比惡劣的條件下也能很好地工作?！緦＠綀D】

【附圖說明】
[0015]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0016]圖1是IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A高速數(shù)據(jù)速率信號(hào)對(duì)應(yīng)邏輯O的波形的示意圖；
[0017]圖2是IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A高速數(shù)據(jù)速率信號(hào)對(duì)應(yīng)邏輯I的波形的示意圖；
[0018]圖3是IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A高速數(shù)據(jù)速率信號(hào)對(duì)應(yīng)幀開始波形的示意圖；
[0019]圖4是IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A高速數(shù)據(jù)速率信號(hào)對(duì)應(yīng)幀結(jié)束波形的示意圖；
[0020]圖5是所述解碼卡片發(fā)送的類型A高速數(shù)據(jù)速率信號(hào)的解碼器的邏輯框圖；
[0021]圖6是圖5中比較判決電路的邏輯框圖。
【具體實(shí)施方式】
[0022]結(jié)合圖5所示，所述解碼IS0/IEC 14443協(xié)議中卡片發(fā)送的TYPE A高速數(shù)據(jù)速率信號(hào)的解碼器，包括:一上升沿檢測(cè)電路，一數(shù)據(jù)比特周期計(jì)數(shù)器，一比較判決電路，一解碼邏輯電路。利用副載波的第一個(gè)上升沿來同步比特邊界；利用該比特邊界，以及編碼特點(diǎn)，在解碼器內(nèi)部產(chǎn)生一個(gè)與發(fā)送的副載波信號(hào)同步的副載波信號(hào)；用這個(gè)內(nèi)部產(chǎn)生的副載波信號(hào)與接收的BPSK副載波調(diào)制信號(hào)比較，判決收到的是同相的副載波調(diào)制信號(hào)還是反相的副載波調(diào)制信號(hào)；最后根據(jù)判決結(jié)果以及編碼特點(diǎn)，通過一個(gè)解碼邏輯電路解碼出幀開始，數(shù)據(jù)以及幀結(jié)束信號(hào)。
[0023]再參見圖6所示，所述比較判決電路，由比較電路和判決電路構(gòu)成。
[0024]所述比較電路是一個(gè)異或邏輯，其第一個(gè)輸入為接收到的BPSK副載波調(diào)制信號(hào)，第二個(gè)輸入為內(nèi)部產(chǎn)生的與發(fā)送的副載波信號(hào)同步的副載波信號(hào)。
[0025]所述判決電路為一計(jì)數(shù)器，對(duì)一個(gè)數(shù)據(jù)周期內(nèi)所述比較電路輸出的高電平個(gè)數(shù)進(jìn)行計(jì)數(shù)，其計(jì)數(shù)值分別與第一閾值和第二閾值進(jìn)行比較；比較結(jié)果作為判決結(jié)果輸出；其中，第一閾值大于第二閾值。
[0026]所述解碼器具體工作原理如下:
[0027]首先，用所述上升沿檢測(cè)電路來檢測(cè)解碼使能后的第一個(gè)上升沿，以此作為數(shù)據(jù)比特周期的開始，這樣解碼器就做到了與發(fā)送的編碼信號(hào)同步。
[0028]所述上升沿檢測(cè)電路通過如下方式檢測(cè)上升沿，將副載波信號(hào)連到一個(gè)上升沿觸發(fā)的D觸發(fā)器的時(shí)鐘端來實(shí)現(xiàn)；或者用一個(gè)寄存器記錄前一個(gè)時(shí)鐘的副載波信號(hào)電平，然后通過判斷該寄存器記錄的電平為0，且輸入的副載波信號(hào)為I來實(shí)現(xiàn)。
[0029]所述上升沿檢測(cè)電路的內(nèi)部有一個(gè)狀態(tài)位,該狀態(tài)位有兩個(gè)狀態(tài):狀態(tài)O和狀態(tài)1，當(dāng)解碼器使能信號(hào)有效后，狀態(tài)位為狀態(tài)O;之后當(dāng)檢測(cè)到副載波信號(hào)的上升沿后，狀態(tài)位變?yōu)闋顟B(tài)I;在狀態(tài)O時(shí)檢測(cè)到的副載波上升沿標(biāo)志作為該上升沿檢測(cè)電路的輸出。
[0030]然后，用所述數(shù)據(jù)比特周期計(jì)數(shù)器對(duì)RF (射頻)時(shí)鐘計(jì)數(shù)，其中RF時(shí)鐘與載波頻率fc相同，為13.56M，其計(jì)數(shù)值能標(biāo)出數(shù)據(jù)比特周期的邊界；同時(shí)，由于副載波頻率是載波頻率的1/16，所以這個(gè)數(shù)據(jù)比特周期計(jì)數(shù)器從低到高的第3位就是內(nèi)部產(chǎn)生的與發(fā)送的副載波信號(hào)同步的副載波信號(hào)；計(jì)數(shù)器的位數(shù)從最低位的第O位開始計(jì)算。
[0031]接著，比較內(nèi)部產(chǎn)生的副載波信號(hào)與接收的副載波信號(hào)的相位，根據(jù)編碼規(guī)則，根據(jù)數(shù)據(jù)比特周期計(jì)數(shù)器給出的比特周期邊界信號(hào)，在比特周期邊界處對(duì)接收到的數(shù)據(jù)解碼。
[0032]解碼邏輯如下:
[0033]把內(nèi)部產(chǎn)生的副載波信號(hào)與接收的副載波信號(hào)異或，如果是邏輯O的波形，那么整個(gè)比特周期都應(yīng)該是高電平；如果是邏輯I的波形，那么整個(gè)比特周期都應(yīng)該是低電平；如果是幀結(jié)束信號(hào)，那么整個(gè)比特周期里高低電平大致相同；而幀起始信號(hào)可以通過辨別解碼使能后解出的第一個(gè)O波形來標(biāo)識(shí)。
[0034]具體實(shí)現(xiàn)時(shí)，可以對(duì)比特周期內(nèi)的上述異或邏輯產(chǎn)生的高電平數(shù)計(jì)數(shù)，計(jì)數(shù)值與兩個(gè)閾值比較，從而區(qū)分邏輯0，邏輯I和幀結(jié)束信號(hào)波形。兩個(gè)閾值分別為:第一閾值和第二閾值，其中第一閾值大于第二閾值。在比特周期邊界時(shí)，如果計(jì)數(shù)值大于第一閾值，那么就輸出O ;如果計(jì)數(shù)值小于第二閾值，那么就輸出I ;如果計(jì)數(shù)值大于第二閾值，小于第一閾值，那么就輸出幀結(jié)束信號(hào)；而第一個(gè)解碼輸出的0，就是幀開始信號(hào)。
[0035]以上通過【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種解碼ISO/IEC 14443協(xié)議中卡片發(fā)送的類型A高速數(shù)據(jù)速率信號(hào)的解碼器，其特征在于，包括: 一上升沿檢測(cè)電路，用于檢測(cè)解碼器使能后輸入的副載波信號(hào)的第一個(gè)上升沿； 一數(shù)據(jù)比特周期計(jì)數(shù)器，由所述上升沿檢測(cè)電路檢測(cè)到的副載波上升沿標(biāo)志復(fù)位；按射頻RF輸入時(shí)鐘計(jì)數(shù)，同時(shí)按數(shù)據(jù)的比特周期內(nèi)所含的射頻RF時(shí)鐘個(gè)數(shù)值循環(huán)，其中，射頻RF時(shí)鐘頻率同載波頻率，為13.56M ； 一比較判決電路，由比較電路和判決電路構(gòu)成； 所述比較電路是一個(gè)異或邏輯，其第一個(gè)輸入為接收到的二相相移鍵控BPSK副載波調(diào)制信號(hào)，第二個(gè)輸入為內(nèi)部產(chǎn)生的與發(fā)送的副載波信號(hào)同步的副載波信號(hào)； 所述判決電路為一計(jì)數(shù)器，對(duì)一個(gè)數(shù)據(jù)周期內(nèi)所述比較電路輸出的高電平個(gè)數(shù)進(jìn)行計(jì)數(shù)，其計(jì)數(shù)值分別與第一閾值和第二閾值進(jìn)行比較；比較結(jié)果作為判決結(jié)果輸出；其中，第一閾值大于第二閾值； 一解碼邏輯電路，當(dāng)所述數(shù)據(jù)比特周期計(jì)數(shù)器計(jì)數(shù)到數(shù)據(jù)的比特周期邊界時(shí)，通過判斷所述比較判決電路的判決結(jié)果來解碼。
2.如權(quán)利要求1所述的解碼器，其特征在于:所述上升沿檢測(cè)電路通過如下方式檢測(cè)上升沿，將副載波信號(hào)連到一個(gè)上升沿觸發(fā)的D觸發(fā)器的時(shí)鐘端來實(shí)現(xiàn)；或者用一個(gè)寄存器記錄前一個(gè)時(shí)鐘的副載波信號(hào)電平，然后通過判斷該寄存器記錄的電平為0，且輸入的副載波信號(hào)為I來實(shí)現(xiàn)。
3.如權(quán)利要求1所述的解碼器，其特征在于:所述上升沿檢測(cè)電路的內(nèi)部有一個(gè)狀態(tài)位，該狀態(tài)位有兩個(gè)狀態(tài):狀態(tài)O和狀態(tài)I,當(dāng)解碼器使能信號(hào)有效后,狀態(tài)位為狀態(tài)O ;之后當(dāng)檢測(cè)到副載波信號(hào)的上升沿后，狀態(tài)位變?yōu)闋顟B(tài)I;在狀態(tài)O時(shí)檢測(cè)到的副載波上升沿標(biāo)志作為該上升沿檢測(cè)電路的輸出。
4.如權(quán)利要求1所述的解碼器，其特征在于:所述數(shù)據(jù)比特周期計(jì)數(shù)器，從低到高的第3位就是內(nèi)部產(chǎn)生的與發(fā)送的副載波信號(hào)同步的副載波信號(hào)；計(jì)數(shù)器的位數(shù)從最低位的第O位開始起算。
5.如權(quán)利要求1所述的解碼器，其特征在于:所述解碼邏輯電路的解碼邏輯如下:在比特周期邊界時(shí)，如果判決結(jié)果是計(jì)數(shù)值大于第一閾值，那么輸出O ;如果判決結(jié)果是計(jì)數(shù)值小于第二閾值，那么輸出I ;如果判決結(jié)果是計(jì)數(shù)值大于第二閾值，小于第一閾值，那么就輸出幀結(jié)束信號(hào)；第一個(gè)解碼輸出的0，作為幀開始信號(hào)。
【文檔編號(hào)】H03M13/15GK103595422SQ201210287246
【公開日】2014年2月19日 申請(qǐng)日期:2012年8月13日 優(yōu)先權(quán)日:2012年8月13日
【發(fā)明者】王吉健 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司