解碼讀卡器發(fā)送的type a 847k數(shù)據(jù)速率信號的解碼器的制造方法
【專利摘要】本發(fā)明公開了一種解碼ISO/IEC?14443協(xié)議中讀卡器發(fā)送的TYPE?A?847k數(shù)據(jù)速率信號的解碼器，包括：下降沿檢測電路，數(shù)據(jù)比特周期計數(shù)器，采樣電路，解碼邏輯電路；利用第一個接收到的凹槽下降沿作為數(shù)據(jù)比特周期的同步信號，利用讀卡器發(fā)送的TYPE?A?847k數(shù)據(jù)速率信號在凹槽期間也能解出時鐘的特點，在數(shù)據(jù)比特周期的1/4處和3/4處分別對接收信號采樣，根據(jù)采樣值以及ISO/IEC?14443協(xié)議中讀卡器發(fā)送的TYPE?A?847k數(shù)據(jù)速率信號的編碼特點，進(jìn)行解碼。本發(fā)明能解碼凹槽寬度大于1/4個數(shù)據(jù)周期但小于3/4個數(shù)據(jù)周期的讀卡器發(fā)送的TYPE?A信號，邏輯控制簡單，能簡化解碼器的邏輯設(shè)計。
【專利說明】解碼讀卡器發(fā)送的TYPE A 847K數(shù)據(jù)速率信號的解碼器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及智能卡領(lǐng)域，特別是涉及一種解碼IS0/IEC 14443協(xié)議中讀卡器發(fā)送的TYPE (類型)A 847K數(shù)據(jù)速率信號的解碼器。
【背景技術(shù)】
[0002]IS0/IEC 14443協(xié)議中讀卡器發(fā)送的TYPE A 847K數(shù)據(jù)速率信號所用的是幅度調(diào)制的修正密勒信號(ASK Modified Miller)，但調(diào)制度不到100%，所以在凹槽期間可以從載波中提取出RF (射頻)時鐘。讀卡器發(fā)送的TYPEA信號的數(shù)據(jù)編碼有3種波形，分別稱為X、Y和Z波形，其波形圖參見圖1?3所示。X波形在數(shù)據(jù)周期的前半周期為邏輯1，在數(shù)據(jù)周期的后半周期先有持續(xù)W時間的邏輯0，接著再是邏輯I。Y波形在整個數(shù)據(jù)周期都是邏輯I。Z波形在數(shù)據(jù)周期的開始階段有持續(xù)W時間的邏輯0，接著再是邏輯I。這3種波形中的邏輯O部分就是所謂的“凹槽”。
[0003]IS0/IEC 14443協(xié)議中，讀卡器發(fā)送的TYPE A信號的編碼規(guī)則如下:
[0004]在每幀數(shù)據(jù)信號的開始階段，先發(fā)送幀開始標(biāo)志，接著發(fā)送與數(shù)據(jù)對應(yīng)的信號波形，最后發(fā)送巾貞結(jié)束標(biāo)志。
[0005]幀開始標(biāo)志是一個Z波形。幀結(jié)束標(biāo)志是根據(jù)最后發(fā)送比特的值不同而不同，如果最后發(fā)送比特的值是1，則幀結(jié)束標(biāo)志是兩個連續(xù)的Y波形；如果最后發(fā)送比特的值是0，則幀結(jié)束標(biāo)志是一個Z波形緊跟一個Y波形。
[0006]其它數(shù)據(jù)對應(yīng)的波形的描述如下:
[0007]如果是第一個發(fā)送數(shù)據(jù)，那么如果發(fā)送數(shù)據(jù)是0，則發(fā)送Z波形；如果發(fā)送數(shù)據(jù)是I，則發(fā)送X波形。
[0008]不是第一個發(fā)送數(shù)據(jù)的時候，如果發(fā)送數(shù)據(jù)是0，那么要看前一比特發(fā)送數(shù)據(jù)。如果前一比特發(fā)送數(shù)據(jù)也是0，則發(fā)送Z波形；如果前一比特發(fā)送數(shù)據(jù)是1，則發(fā)送Z波形。
[0009]不是第一個發(fā)送數(shù)據(jù)的時候，如果發(fā)送數(shù)據(jù)是I。那么發(fā)送X波形。

【發(fā)明內(nèi)容】

[0010]本發(fā)明要解決的技術(shù)問題是提供一種解碼IS0/IEC 14443協(xié)議中讀卡器發(fā)送的TYPE A 847K數(shù)據(jù)速率信號的解碼器，能解碼凹槽寬度大于1/4個數(shù)據(jù)周期但小于3/4個數(shù)據(jù)周期的讀卡器發(fā)送的TYPEA信號，簡化解碼器的控制邏輯設(shè)計。
[0011]為解決上述技術(shù)問題，本發(fā)明的解碼IS0/IEC 14443協(xié)議中讀卡器發(fā)送的TYPE A847K數(shù)據(jù)速率信號的解碼器，包括:
[0012]一下降沿檢測電路，用于檢測解碼器使能后，輸入的TYPEA 847k數(shù)據(jù)速率信號的第一個下降沿；
[0013]一數(shù)據(jù)比特周期計數(shù)器，由所述下降沿檢測電路檢測到的TYPEA 847k數(shù)據(jù)速率信號的下降沿標(biāo)志復(fù)位；用于按射頻RF輸入時鐘計數(shù)，同時按數(shù)據(jù)的比特周期內(nèi)所含的射頻RF時鐘個數(shù)值(典型值為16)循環(huán)，其中，射頻RF時鐘頻率同載波頻率，為13.56M ；[0014]一采樣電路，在一個數(shù)據(jù)比特周期內(nèi)，其對輸入的TYPEA 847k數(shù)據(jù)速率信號采樣兩次，其采樣時刻分別為所述數(shù)據(jù)比特周期計數(shù)器在計數(shù)到1/4數(shù)據(jù)比特周期時刻和計數(shù)到3/4數(shù)據(jù)比特周期時刻；在1/4數(shù)據(jù)比特周期時刻采樣的值稱為S0，在3/4數(shù)據(jù)比特周期時刻采樣的值稱為SI ；
[0015]一解碼邏輯電路，根據(jù)所述采樣電路的采樣值SO和SI以及IS0/IEC14443協(xié)議中讀卡器發(fā)送的TYPEA 847k數(shù)據(jù)速率信號的編碼特點，進(jìn)行解碼，先解出TYPEA信號的數(shù)據(jù)編碼的X，Y，Z三種波形；再從該三種波形中解碼出數(shù)據(jù)0，數(shù)據(jù)1，幀開始信號，幀結(jié)束信號。
[0016]所述下降沿檢測電路按下述方式檢測下降沿，通過把輸入的類型A 847k數(shù)據(jù)速率信號連到一個下降沿觸發(fā)的D觸發(fā)器的時鐘端來實現(xiàn)；或者用一個寄存器記錄前一個時鐘的輸入的類型A 847k數(shù)據(jù)速率信號電平，然后通過判斷該寄存器記錄的電平為1，同時輸入的類型A 847k數(shù)據(jù)速率信號為O來實現(xiàn)。
[0017]所述下降沿檢測電路內(nèi)部有一個狀態(tài)位,該狀態(tài)位有兩個狀態(tài):狀態(tài)O和狀態(tài)I,當(dāng)解碼器使能信號有效后，狀態(tài)位為狀態(tài)0，之后當(dāng)檢測到輸入的類型A 847k數(shù)據(jù)速率信號的下降沿后，狀態(tài)位變?yōu)闋顟B(tài)I ;在狀態(tài)O時檢測到的類型A 847k數(shù)據(jù)速率信號的下降沿標(biāo)志作為該下降沿檢測電路的輸出。
[0018]所述解碼邏輯電路解碼出類型A信號編碼的X，Y，Z三種波形的邏輯如下:如果SO等于I，SI等于0，則解碼出X波形；如果SO等于I，SI等于I，則解碼出Y波形；如果SO等于0，SI等于1，則解碼出Z波形。
[0019]所述解碼邏輯電路根據(jù)X，Y，Z三種波形解碼出數(shù)據(jù)0，數(shù)據(jù)1，幀開始信號，幀結(jié)束信號的邏輯如下:第一個Z波形為幀開始信號，兩個連著的Y波形或兩個依次緊連的Z波形和Y波形則為幀結(jié)束信號，其它時候，X波形認(rèn)為是數(shù)據(jù)1，Y和Z波形認(rèn)為是數(shù)據(jù)O。
[0020]目前的解碼ISO IEC 14443協(xié)議中讀卡器發(fā)送的TYPEA信號的解碼器只能解碼凹槽寬度小于半個數(shù)據(jù)周期的信號。本發(fā)明可以解碼凹槽寬度大于1/4個數(shù)據(jù)周期但小于3/4個數(shù)據(jù)周期的讀卡器發(fā)送的TYPEA信號，邏輯控制簡單，能簡化解碼器的邏輯設(shè)計。但本發(fā)明需要凹槽期間有時鐘信號，所以只適合于847k數(shù)據(jù)速率信號的解碼。
【專利附圖】

【附圖說明】
[0021]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0022]圖1是ISO IEC 14443協(xié)議中讀卡器發(fā)送的TYPEA信號的X波形示意圖；
[0023]圖2是ISO IEC 14443協(xié)議中讀卡器發(fā)送的TYPEA信號的Y波形示意圖；
[0024]圖3是ISO IEC 14443協(xié)議中讀卡器發(fā)送的TYPEA信號的Z波形示意圖；
[0025]圖4是所述解碼讀卡器發(fā)送的TYPE A 847K數(shù)據(jù)速率信號的解碼器的邏輯框圖。
【具體實施方式】
[0026]結(jié)合圖4所示，所述解碼IS0/IEC 14443協(xié)議中讀卡器發(fā)送的TYPE A847K數(shù)據(jù)速率信號的解碼器，包括:一下降沿檢測電路，一數(shù)據(jù)比特周期計數(shù)器，一采樣電路，一解碼邏輯電路。利用第一個接收到的凹槽下降沿作為數(shù)據(jù)比特周期的同步信號，利用讀卡器發(fā)送的TYPEA847k數(shù)據(jù)速率信號在凹槽期間也能解出時鐘的特點，在數(shù)據(jù)比特周期的1/4處和3/4處分別對接收信號采樣，根據(jù)采樣值以及ISO/IEC 14443協(xié)議中讀卡器發(fā)送的TYPE A847k數(shù)據(jù)速率信號的編碼特點，進(jìn)行解碼。其工作原理如下:
[0027]參見圖1?3，假設(shè)數(shù)據(jù)周期是T，接收凹槽寬度是W。當(dāng)W>T/4且W〈3T/4時，可以看出，當(dāng)用一個采用電路在T/4和3T/4處對TYPE A信號采樣(記T/4的采樣值為SO，3T/4的采樣值為SI)，那么X波形的采樣值將是SO等于1，SI等于O ;Y波形的采樣值將是SO等于1，SI等于I ;Ζ波形的采樣值將是SO等于0，SI等于I ;所以根據(jù)SO和SI的值就能解出這三種波形。然后根據(jù)IS0/IEC 14443協(xié)議的編碼規(guī)則，第一個Z波形解為幀開始信號，兩個連著的Y波形或兩個依次緊連的Z波形和Y波形解為幀結(jié)束信號，其它時候，X波形解為數(shù)據(jù)1，Y和Z波形解為數(shù)據(jù)O。
[0028]另外，要在Τ/4和3Τ/4處采樣，就需要解碼模塊與編碼模塊同步，由于IS0/IEC14443協(xié)議規(guī)定發(fā)送幀開始信號是一個Z波形，所以用一個下降沿檢測電路就可以檢測出Z波形的下降沿，從而確定數(shù)據(jù)比特周期的邊界，再用這個檢測到的下降沿復(fù)位一個數(shù)據(jù)比特周期計數(shù)器，那么這個計數(shù)器的計數(shù)值就能標(biāo)出所需的采樣時刻:Τ/4和3Τ/4 了。
[0029]以上通過【具體實施方式】對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種解碼ISO/IEC 14443協(xié)議中讀卡器發(fā)送的類型A 847k數(shù)據(jù)速率信號的解碼器，其特征在于，包括: 一下降沿檢測電路，用于檢測解碼器使能后，輸入的類型A 847k數(shù)據(jù)速率信號的第一個下降沿； 一數(shù)據(jù)比特周期計數(shù)器，由所述下降沿檢測電路檢測到的TYPE A 847k數(shù)據(jù)速率信號的下降沿標(biāo)志復(fù)位；用于按射頻RF輸入時鐘計數(shù)，同時按數(shù)據(jù)的比特周期內(nèi)所含的射頻RF時鐘個數(shù)值循環(huán)，其中，射頻RF時鐘頻率同載波頻率，為13.56M ； 一采樣電路，在一個數(shù)據(jù)比特周期內(nèi)，其對輸入的類型A 847k數(shù)據(jù)速率信號采樣兩次，其采樣時刻分別為所述數(shù)據(jù)比特周期計數(shù)器在計數(shù)到1/4數(shù)據(jù)比特周期時刻和計數(shù)到3/4數(shù)據(jù)比特周期時刻；在1/4數(shù)據(jù)比特周期時刻采樣的值稱為S0，在3/4數(shù)據(jù)比特周期時刻采樣的值稱為SI ； 一解碼邏輯電路，根據(jù)所述采樣電路的采樣值SO和SI以及IS0/IEC14443協(xié)議中讀卡器發(fā)送的類型A 847k數(shù)據(jù)速率信號的編碼特點，進(jìn)行解碼，先解出類型A信號的數(shù)據(jù)編碼的X，Y，Z三種波形；再從該三種波形中解碼出數(shù)據(jù)0，數(shù)據(jù)1，幀開始信號，幀結(jié)束信號。
2.如權(quán)利要求1中所述的解碼器，其特征在于:所述下降沿檢測電路按下述方式檢測下降沿，通過把輸入的類型A 847k數(shù)據(jù)速率信號連到一個下降沿觸發(fā)的D觸發(fā)器的時鐘端來實現(xiàn)；或者用一個寄存器記錄前一個時鐘的輸入的類型A 847k數(shù)據(jù)速率信號電平，然后通過判斷該寄存器記錄的電平為1，同時輸入的類型A 847k數(shù)據(jù)速率信號為O來實現(xiàn)。
3.如權(quán)利要求1或2所述的解碼器，其特征在于:所述下降沿檢測電路內(nèi)部有一個狀態(tài)位，該狀態(tài)位有兩個狀態(tài):狀態(tài)O和狀態(tài)I,當(dāng)解碼器使能信號有效后,狀態(tài)位為狀態(tài)O,之后當(dāng)檢測到輸入的類型A 847k數(shù)據(jù)速率信號的下降沿后，狀態(tài)位變?yōu)闋顟B(tài)I ;在狀態(tài)O時檢測到的類型A 847k數(shù)據(jù)速率信號的下降沿標(biāo)志作為該下降沿檢測電路的輸出。
4.如權(quán)利要求1所述的解碼器，其特征在于，所述解碼邏輯電路解碼出類型A信號編碼的X，Y，Z三種波形的邏輯如下:如果SO等于1，SI等于0，則解碼出X波形；如果SO等于1，SI等于I，則解碼出Y波形；如果SO等于0，SI等于I，則解碼出Z波形。
5.如權(quán)利要求1或4所述的解碼器，其特征在于:所述解碼邏輯電路根據(jù)X，Y，Z三種波形解碼出數(shù)據(jù)0，數(shù)據(jù)1，幀開始信號，幀結(jié)束信號的邏輯如下:第一個Z波形為幀開始信號，兩個連著的Y波形或兩個依次緊連的Z波形和Y波形則為幀結(jié)束信號，其它時候，X波形認(rèn)為是數(shù)據(jù)1，Y和Z波形認(rèn)為是數(shù)據(jù)O。
【文檔編號】H03M13/00GK103595418SQ201210287236
【公開日】2014年2月19日 申請日期:2012年8月13日 優(yōu)先權(quán)日:2012年8月13日
【發(fā)明者】王吉健 申請人:上海華虹集成電路有限責(zé)任公司