專利名稱：一種脈寬可調(diào)的nrz/rz碼轉(zhuǎn)換裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于高速數(shù)據(jù)信號產(chǎn)生技術(shù)領(lǐng)域，更為具體地講，涉及一種脈寬可調(diào)的NRZ(Not Return to Zero,不歸零)/RZ (Return to Zero,歸零)碼轉(zhuǎn)換裝置。
背景技術(shù)：
高速數(shù)據(jù)信號是數(shù)字測試系統(tǒng)的關(guān)鍵因素，對于各種數(shù)字元器件、部件、設(shè)備和系統(tǒng)的測試與研制至關(guān)重要，在數(shù)字通信、雷達(dá)、集成電路測試、計算機總線測試等各個與數(shù)字化相關(guān)的行業(yè)都有著廣泛的應(yīng)用。同時，高速數(shù)據(jù)發(fā)生器、碼型發(fā)生器、誤碼測試儀等通用測試儀器中，高速數(shù)據(jù)信號源都是關(guān)鍵部件。隨著電子技術(shù)的飛速發(fā)展和計算機技術(shù)的廣泛應(yīng)用，電子設(shè)備與系統(tǒng)智能化、數(shù)字化趨勢不斷增強。各類型的數(shù)字化系統(tǒng)與設(shè)備的測試需求不斷增加，多樣化高速數(shù)據(jù)發(fā)生技術(shù)已經(jīng)逐步成為數(shù)字化發(fā)展的支撐技術(shù)之一。其中不歸零碼、歸零碼、歸一碼作為數(shù)據(jù)輸出的三種常用碼型，應(yīng)用最為廣泛。由于數(shù)字化設(shè)備的速率不斷提高，要求數(shù)據(jù)信號源的輸出數(shù)據(jù)率也不斷提高，同時兼顧多種常用碼型的產(chǎn)生。但是，通常不歸零碼的產(chǎn)生相對簡單，而歸零碼的產(chǎn)生則需要再次轉(zhuǎn)換。歸零碼的生成通常有兩種方法，包括軟件編輯法和硬件轉(zhuǎn)換法。其中軟件編輯法以犧牲存儲深度和數(shù)據(jù)率來模擬歸零碼，因此通常歸零碼的最高數(shù)據(jù)率為不歸零碼的一半，而且脈寬控制分辨率受限于系統(tǒng)時鐘周期；而硬件歸零碼轉(zhuǎn)換則多種多樣(通常應(yīng)用與光通信中)，但是通常電路都比較復(fù)雜，且難以實現(xiàn)脈寬可調(diào)，特別是對于較高數(shù)據(jù)速率應(yīng)用情況。因此，傳統(tǒng)方法限制了歸零碼數(shù)據(jù)率的提高且難以實現(xiàn)脈寬可調(diào)，硬件電路復(fù)雜。高速數(shù)據(jù)產(chǎn)生與合成具有深存儲、高速率、編輯方便等優(yōu)點，在數(shù)字化設(shè)備測試中應(yīng)用廣泛。但是，目前還缺乏電路簡單的的具有脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)中，提供一種電路簡單且脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置。為實現(xiàn)上述發(fā)明目的，本發(fā)明脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置，其特征在于，包括一觸發(fā)同步電路，用于接收數(shù)據(jù)產(chǎn)生裝置輸出的系統(tǒng)時鐘以及不歸零碼數(shù)據(jù)信號，將不歸零碼數(shù)據(jù)信號同步到系統(tǒng)時鐘，輸出與系統(tǒng)時鐘同步的不歸零碼數(shù)據(jù)信號；一歸零碼轉(zhuǎn)換電路，用于接收系統(tǒng)時鐘與觸發(fā)同步電路輸出的不歸零碼數(shù)據(jù)信號，并將系統(tǒng)時鐘反相后與觸發(fā)同步電路輸出的不歸零碼數(shù)據(jù)信號進行與運算，得到歸零碼數(shù)據(jù)信號；其中，觸發(fā)同步電路的時延TPD1〈T/2+Tm且TPD1>Tm，Tcd為歸零碼轉(zhuǎn)換電路中對系統(tǒng)時鐘進行反相的時間延遲，T為系統(tǒng)時鐘周期；這樣可以保證不歸零碼數(shù)據(jù)信號較反相后的系統(tǒng)時鐘提前到來，實現(xiàn)不歸零碼數(shù)據(jù)信號到歸零碼數(shù)據(jù)信號的轉(zhuǎn)換；
一脈寬控制電路，脈寬控制電路包括一個D觸發(fā)器和一延遲電路，D觸發(fā)器的D端接高電平，時鐘端接歸零碼轉(zhuǎn)換電路輸出的歸零碼數(shù)據(jù)信號，在歸零碼數(shù)據(jù)信號出現(xiàn)高電平即上升沿時，D觸發(fā)器Q端輸出由低電平變?yōu)楦唠娖?，?jīng)過延遲電路后作為D觸發(fā)器復(fù)位信號，使D觸發(fā)器輸出復(fù)位，由高電平變?yōu)榈碗娖?，D觸發(fā)器Q端的輸出為脈寬控制電路的輸出，改變延遲電路的延遲時間即可調(diào)整歸零碼數(shù)據(jù)信號的脈沖寬度；其中，高電平代表數(shù)據(jù)“ I ”，低電平代表數(shù)據(jù)“ O ”。本發(fā)明的發(fā)明目的是這樣實現(xiàn)的 本發(fā)明脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置，包括觸發(fā)同步電路、歸零碼轉(zhuǎn)換電路以及脈寬控制電路，在觸發(fā)同步電路中不歸零碼數(shù)據(jù)信號同步到系統(tǒng)時鐘，然后送入歸零碼轉(zhuǎn)換電路中同反相的系統(tǒng)時鐘進行與運算得到歸零碼數(shù)據(jù)信號，最后將歸零碼數(shù)據(jù)信號送入脈寬控制電路中進行脈寬調(diào)整，得到脈寬可調(diào)的歸零碼數(shù)據(jù)信號。本發(fā)明脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置通過三個簡單的電路實現(xiàn)了非歸零碼數(shù)據(jù)信號到歸零碼數(shù)據(jù)信號的轉(zhuǎn)換以及脈寬的調(diào)整，電路簡單。


圖I是本發(fā)明脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置的一種具體實施方時原理框圖；圖2是圖I中虛線框部分即脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置的電路圖；圖3是圖2所示脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置的時序波形圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的具體實施方式
進行描述，以便本領(lǐng)域的技術(shù)人員更好地理解本發(fā)明。需要特別提醒注意的是，在以下的描述中，當(dāng)已知功能和設(shè)計的詳細(xì)描述也許會淡化本發(fā)明的主要內(nèi)容時，這些描述在這里將被忽略。圖I是本發(fā)明脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置的一種具體實施方時原理框圖。在本實施例中，如圖I所示，本發(fā)明脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置包括觸發(fā)同步電路I、歸零碼轉(zhuǎn)換電路2以及脈寬控制電路3。數(shù)據(jù)產(chǎn)生裝置4產(chǎn)生系統(tǒng)時鐘CLK以及不歸零碼數(shù)據(jù)信號Din送入到觸發(fā)同步電路I中，在觸發(fā)同步電路I中將不歸零碼數(shù)據(jù)信號Din同步到系統(tǒng)時鐘CLK，輸出與系統(tǒng)時鐘CLK同步的不歸零碼數(shù)據(jù)信號Dnkz，具體時序關(guān)系如圖3所示。歸零碼轉(zhuǎn)換電路2接收系統(tǒng)時鐘CLK與觸發(fā)同步電路I輸出的不歸零碼數(shù)據(jù)信號Dnez,并將系統(tǒng)時鐘CLK反相為/CLK，然后與觸發(fā)同步電路I輸出的不歸零碼數(shù)據(jù)信號Dnkz進行與運算，得到歸零碼數(shù)據(jù)信號Dkz，具體時序關(guān)系如圖3所示。其中，觸發(fā)同步電路I的時延TPD1〈T/2+Tm且Tpi^TapTm為歸零碼轉(zhuǎn)換電路2中對系統(tǒng)時鐘CLK進行反相的時間延遲，T為系統(tǒng)時鐘CLK周期；這樣可以保證不歸零碼數(shù)據(jù)信號Dnkz較反相后的系統(tǒng)時鐘/CLK提前到來，實現(xiàn)不歸零碼數(shù)據(jù)信號Dnkz到歸零碼數(shù)據(jù)信號Dez的轉(zhuǎn)換。脈寬控制電路3包括一個D觸發(fā)器和一延遲電路，D觸發(fā)器的D端接高電平，時鐘端接歸零碼轉(zhuǎn)換電路輸出的歸零碼數(shù)據(jù)信號Dkz，在歸零碼數(shù)據(jù)信號Dkz出現(xiàn)高電平即上升沿時，D觸發(fā)器Q端輸出由低電平變?yōu)楦唠娖?，?jīng)過延遲電路后作為D觸發(fā)器復(fù)位信號，使觸發(fā)器輸出復(fù)位，由高電平變?yōu)榈碗娖?，D觸發(fā)器Q端的輸出為脈寬控制電路3的輸出即脈寬調(diào)整后的歸零碼數(shù)據(jù)信號Dott,改變延遲電路的延遲時間即可調(diào)整歸零碼數(shù)據(jù)信號的脈沖寬度。在本實施例中，數(shù)字產(chǎn)生裝置4、控制總線5和D/A電路6為脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置外部電路。數(shù)字產(chǎn)生裝置4可以是數(shù)據(jù)產(chǎn)生模塊電路也可以是數(shù)據(jù)發(fā)生器或碼型發(fā)生器的成品儀器，為脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置提供系統(tǒng)時鐘與不歸零碼NRZ數(shù)據(jù)信號。控制總線5為脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置中的脈寬控制電路3提供延遲控制數(shù)據(jù)或者為D/A電路6提供控制數(shù)據(jù)，實現(xiàn)歸零碼脈寬的控制。D/A電路6為模擬電平控制的延遲電路提供控制電平，從而實現(xiàn)歸零碼脈寬的精密控制。圖2是圖I中虛線框部分即脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置的電路圖。在本實施例中，如圖2所示，觸發(fā)同步電路I采用D觸發(fā)器來實現(xiàn)，不歸零碼數(shù)據(jù)信號Din接D觸發(fā)器的D端，系統(tǒng)時鐘CLK接D觸發(fā)器的時鐘端，D觸發(fā)器的Q端為觸發(fā)同步電路I的輸出端。在不歸零碼數(shù)據(jù)信號Din為高電平，且系統(tǒng)時鐘CLK上升沿到來時，輸 出高電平，在不歸零碼數(shù)據(jù)信號Din為低電平，且系統(tǒng)時鐘CLK上升沿到來時，輸出低電平，不歸零碼數(shù)據(jù)信號Din同步到系統(tǒng)時鐘CLK上，得到同步后的不歸零碼數(shù)據(jù)信號Dnkz。具體時序關(guān)系如圖3所不。利用不歸零碼數(shù)據(jù)信號Din產(chǎn)生相關(guān)的系統(tǒng)時鐘CLK通過D觸發(fā)器Ul對不歸零碼數(shù)據(jù)信號Din進行重新同步，確保脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置內(nèi)時鐘與不歸零碼數(shù)據(jù)信號Din之間的延遲關(guān)系。利用D觸發(fā)器Ul觸發(fā)時延Tpdi較短的特點，設(shè)計中時延Tpdi選取小于系統(tǒng)時鐘周期T 一半的D觸發(fā)器，從而保證同步后的不歸零碼數(shù)據(jù)信號Dnkz的每一個上升沿總是出現(xiàn)在反相系統(tǒng)時鐘/CLK上升沿之后，且時間間距小于半個系統(tǒng)時鐘周期。在本實施例中，如圖2所示，歸零碼轉(zhuǎn)換電路2包括一個非門U2以及一個與門U3 ；系統(tǒng)時鐘CLK在非門U2進行反相的時間延遲為Tm，考慮到時間延遲Tm，D觸發(fā)器Ul觸發(fā)時延TPD1TPD1〈T/2+Tm且TPD1>Tm，這樣可以保證不歸零碼數(shù)據(jù)信號Dnkz較反相后的系統(tǒng)時鐘/CLK提前到來，不歸零碼數(shù)據(jù)信號Dnkz和反相后的系統(tǒng)時鐘/CLK在與門U3進行與運算，實現(xiàn)不歸零碼數(shù)據(jù)信號Dnkz到歸零碼數(shù)據(jù)信號Dkz的轉(zhuǎn)換，得到的歸零碼數(shù)據(jù)信號Dkz的脈沖寬度為系統(tǒng)時鐘CLK負(fù)脈沖寬度。具體時序關(guān)系如圖3所示。在本實施例中，如圖2所示，脈寬控制電路3利用D觸發(fā)器完成歸零碼數(shù)據(jù)的采集和保持，利用D觸發(fā)器輸出進行可控延遲后反饋進行D觸發(fā)器復(fù)位實現(xiàn)輸出歸零碼數(shù)據(jù)信號脈沖寬度的調(diào)整。脈寬控制電路3包括一個D觸發(fā)器U4和一延遲電路，在本實施例中延遲電路為可編程延時線U5，D觸發(fā)器的D端接高電平，時鐘端CLK接歸零碼轉(zhuǎn)換電路2輸出的歸零碼數(shù)據(jù)信號DKZ，在歸零碼數(shù)據(jù)信號Dkz出現(xiàn)高電平即上升沿時，D觸發(fā)器U4Q端輸出由低電平變?yōu)楦唠娖?，?jīng)過可編程延時線U5后作為D觸發(fā)器U4復(fù)位信號，使D觸發(fā)器U4輸出復(fù)位，由高電平變?yōu)榈碗娖剑珼觸發(fā)器U4Q端的輸出為脈寬控制電路3的輸出，改變可編程延時線U5的延遲時間即可調(diào)整歸零碼數(shù)據(jù)信號Dkz的脈沖寬度，其最小脈寬取決于所選取的D觸發(fā)器U4復(fù)位延遲Trd和延遲線的最小延遲時間Tdd,最小可達(dá)Ins以內(nèi)。具體時序關(guān)系如圖3所
/Jn ο需要說明的是，在本發(fā)明中延遲電路不僅可選取數(shù)控可編程延遲線，也可以選取模擬電平控制的高精度可控延遲線，或疊加開關(guān)選擇等。一切相關(guān)的可控延遲電路來構(gòu)成脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置，均屬于本發(fā)明。這樣，待轉(zhuǎn)換的不歸零碼數(shù)據(jù)信號Din與系統(tǒng)時鐘CLK接入其觸發(fā)同步電路1，同步后的不歸零碼數(shù)據(jù)信號Dnkz與反相系統(tǒng)時鐘/CLK接入歸零碼轉(zhuǎn)換電路2，得到歸零碼數(shù)據(jù)信號DKZ，后經(jīng)過脈寬控制電路3調(diào)整脈沖寬度得到脈寬可調(diào)的歸零碼數(shù)據(jù)信號Dott,該數(shù)據(jù)轉(zhuǎn)換率可以超過IGbps。圖3是圖2所示脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置的時序波形圖。其中Tad為歸零碼轉(zhuǎn)換電路2中與門U3的傳輸延遲，Tpd2為脈寬控制電路3中D觸發(fā)器U4的傳輸延遲。盡管上面對本發(fā)明說明性的具體實施方式
進行了描述，以便于本技術(shù)領(lǐng)域的技術(shù)人員理解本發(fā)明，但應(yīng)該清楚，本發(fā)明不限于具體實施方式
的范圍，對本技術(shù)領(lǐng)域的普通技術(shù)人員來講，只要各種變化在所附的權(quán)利要求限定和確定的本發(fā)明的精神和范圍內(nèi) ，這些變化是顯而易見的，一切利用本發(fā)明構(gòu)思的發(fā)明創(chuàng)造均在保護之列。
權(quán)利要求
1.一種脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置，其特征在于，包括 一觸發(fā)同步電路，用于接收數(shù)據(jù)產(chǎn)生裝置輸出的系統(tǒng)時鐘以及不歸零碼數(shù)據(jù)信號，將不歸零碼數(shù)據(jù)信號同步到系統(tǒng)時鐘，輸出與系統(tǒng)時鐘同步的的不歸零碼數(shù)據(jù)信號； 一歸零碼轉(zhuǎn)換電路，用于接收系統(tǒng)時鐘與觸發(fā)同步電路輸出的不歸零碼數(shù)據(jù)信號，并將系統(tǒng)時鐘反相后與觸發(fā)同步電路輸出的不歸零碼數(shù)據(jù)信號進行與運算，得到歸零碼數(shù)據(jù)信號; 其中，觸發(fā)同步電路的時延TPD1〈T/2+Tm且TPD1>Tm，Tcd為歸零碼轉(zhuǎn)換電路中對系統(tǒng)時鐘進行反相的時間延遲，T為系統(tǒng)時鐘周期；這樣可以保證不歸零碼數(shù)據(jù)信號較反相后的系統(tǒng)時鐘提前到來，實現(xiàn)不歸零碼數(shù)據(jù)信號到歸零碼數(shù)據(jù)信號的轉(zhuǎn)換； 一脈寬控制電路，脈寬控制電路包括一個D觸發(fā)器和一延遲電路，D觸發(fā)器的D端接高電平，時鐘端接歸零碼轉(zhuǎn)換電路輸出的歸零碼數(shù)據(jù)信號，在歸零碼數(shù)據(jù)信號出現(xiàn)高電平即上升沿時，D觸發(fā)器Q端輸出由低電平變?yōu)楦唠娖?，?jīng)過延遲電路后作為D觸發(fā)器復(fù)位信號，使D觸發(fā)器輸出復(fù)位，由高電平變?yōu)榈碗娖?，D觸發(fā)器Q端的輸出為脈寬控制電路的輸出，改變延遲電路的延遲時間即可調(diào)整歸零碼數(shù)據(jù)信號的脈沖寬度； 其中，高電平代表數(shù)據(jù)“1”，低電平代表數(shù)據(jù)“ O ”。
2.根據(jù)權(quán)利要求I所述的NRZ/RZ碼轉(zhuǎn)換裝置，其特征在于，所述的觸發(fā)同步電路采用D觸發(fā)器來實現(xiàn)，不歸零碼數(shù)據(jù)信號接D觸發(fā)器的D端，系統(tǒng)時接D觸發(fā)器的時鐘端，D觸發(fā)器的Q端為觸發(fā)同步電路的輸出端； 在不歸零碼數(shù)據(jù)信號為高電平，且系統(tǒng)時鐘上升沿到來時，輸出高電平，在不歸零碼數(shù)據(jù)信號為低電平，且系統(tǒng)時鐘上升沿到來時，輸出低電平，不歸零碼數(shù)據(jù)信號同步到系統(tǒng)時鐘上，得到同步后的不歸零碼數(shù)據(jù)信號。
3.根據(jù)權(quán)利要求I所述的NRZ/RZ碼轉(zhuǎn)換裝置，其特征在于，所述的歸零碼轉(zhuǎn)換電路包括一個非門以及一個與門，分別實現(xiàn)反相和與運算功能。
4.根據(jù)權(quán)利要求I所述的NRZ/RZ碼轉(zhuǎn)換裝置，其特征在于，所述的延遲電路為可編程延時線。
全文摘要
本發(fā)明公開了一種脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置，包括觸發(fā)同步電路、歸零碼轉(zhuǎn)換電路以及脈寬控制電路，在觸發(fā)同步電路中不歸零碼數(shù)據(jù)信號同步到系統(tǒng)時鐘，然后送入歸零碼轉(zhuǎn)換電路中同反相的系統(tǒng)時鐘進行與運算得到歸零碼數(shù)據(jù)信號，最后將歸零碼數(shù)據(jù)信號送入脈寬控制電路中進行脈寬調(diào)整，得到脈寬可調(diào)的歸零碼數(shù)據(jù)信號。本發(fā)明脈寬可調(diào)的NRZ/RZ碼轉(zhuǎn)換裝置通過三個簡單的電路實現(xiàn)了非歸零碼數(shù)據(jù)信號到歸零碼數(shù)據(jù)信號的轉(zhuǎn)換以及脈寬的調(diào)整，電路簡單。
文檔編號H03K3/017GK102916681SQ201210426300
公開日2013年2月6日 申請日期2012年10月31日 優(yōu)先權(quán)日2012年10月31日
發(fā)明者付在明, 黃建國, 戴志堅, 周文建 申請人:電子科技大學(xué)