專利名稱：用于cmos圖像傳感器的循環(huán)模數(shù)轉(zhuǎn)換器及轉(zhuǎn)換方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子學(xué)的集成電路設(shè)計領(lǐng)域，尤其涉及一種用于CMOS圖像傳感器的循環(huán)模數(shù)轉(zhuǎn)換器及轉(zhuǎn)換方法。
背景技術(shù)：
過去的幾十年中電荷I禹合器件(Charge Coupled Device, CO))圖像傳感器一直主宰著圖像傳感器市場。但CCD圖像傳感器存在驅(qū)動電路和信號處理電路很難與像素陣列單片集成，需要高電壓工作，成品率低成本高等缺點。CMOS圖像傳感器其實并不是最近時代的產(chǎn)物，它與CCD圖像傳感器的研究幾乎是同時起步，但由于受當時工藝水平的限制CMOS圖像傳感器圖像質(zhì)量差、分辨率低、噪聲高和光照靈敏度不夠，因而沒有得到重視和發(fā)展。隨著標準CMOS大規(guī)模集成電路技術(shù)的不斷發(fā)展，過去CMOS圖像傳感器制造工藝中的技術(shù)難關(guān)都找到了相應(yīng)解決的途徑，從而大大促進了 CMOS圖像傳感器發(fā)展。CMOS圖像傳感器本身具有CCD器件所無法比擬的優(yōu)點，例如像索陣列與處理電路單片集成，低電壓、系統(tǒng)復(fù)雜度低和低成本。因此CMOS圖像傳感器正在逐步成為傳統(tǒng)的CCD圖像傳感器的替代品，CMOS圖像傳感器的未來發(fā)展方向是大動態(tài)范圍、高分辨率、高靈敏度、微型化和多功能化，這就給CMOS圖像傳感器系統(tǒng)的設(shè)計提出了更高的要求，特別是隨著工藝水平的不斷提高，尺寸的不斷縮小，模擬電路設(shè)計所面臨的挑戰(zhàn)就越來越大。模數(shù)轉(zhuǎn)換器(Analog toDigitalConvertonADC)是模擬世界和數(shù)字世界的接口，是模擬電路設(shè)計中重要的部分，因此找到適合于CMOS圖像傳感器系統(tǒng)的模數(shù)轉(zhuǎn)換器顯得尤為重要。在現(xiàn)有技術(shù)中，CMOS圖像傳感器可采用列并行ADC進行數(shù)據(jù)轉(zhuǎn)換，而Cyclic ADC是一種常見的列并行ADC，其可以實現(xiàn)較高的數(shù)據(jù)吞吐率和較高的轉(zhuǎn)換精度。但是現(xiàn)有技術(shù)中CyclicADC不可以對前端模擬信號進行預(yù)放大調(diào)節(jié)，在CMOS圖像傳感器中一般在Cyclic ADC前面會增加數(shù)字可編程放大器(Digital Programmable Gain Amplifier, DPGA)對 CyclicADC 的輸入模擬信號進行預(yù)放大調(diào)整，但這勢必會增加芯片功耗和面積的開銷。

發(fā)明內(nèi)容
本發(fā)明旨在克服現(xiàn)有技術(shù)的不足，降低芯片功耗和面積的開銷，為達到上述目的，本發(fā)明采取的技術(shù)方案是，用于CMOS圖像傳感器的循環(huán)模數(shù)轉(zhuǎn)換器，由聯(lián)動開關(guān)1-6、電容Cl、電容C2、DAC、1. 5bADC、運放構(gòu)成，還包括兩組可編程采樣電容Csl和Cs2，聯(lián)動開關(guān)8-11 ;第一組可編程電容Csl和Cs2的正端分別通過聯(lián)動開關(guān)4、5連接到Vrst，第一組可編程電容Csl和Cs2的負端分別通過聯(lián)動開關(guān)4、5連接到Vcom，第一組可編程電容Csl和Cs2的負端分別通過聯(lián)動開關(guān)8、9連接到運放反相輸入端；第二組可編程電容Csl和Cs2的正端分別通過聯(lián)動開關(guān)6、7連接到Vsig，第二組可編程電容Csl和Cs2的負端分別通過聯(lián)動開關(guān)6、7連接到Vcom，第二組可編程電容Csl和Cs2的負端分別通過聯(lián)動開關(guān)8、9連接到運放同相輸入端；電容C3通過開關(guān)11連接到運放反相輸入端，電容C3通過開關(guān)10連接到Vcom,電容C3通過開關(guān)10連接到vrefn,電容C3通過開關(guān)11連接到運放同相輸出端；另一個電容C3通過開關(guān)11連接到運放同相輸入端，另一個電容C3通過開關(guān)10連接到Vcom,另一個電容C3通過開關(guān)10連接到vrefp，另一個電容C3通過開關(guān)11連接到運放反相輸出端，其中，Vcom是ADC的共模電壓,Vrst是前端像素輸出的復(fù)位信號，Vsig是前端像素輸出的曝光信號，vrefp和vrefn分別為ADC的正負參考電壓。用于CMOS圖像傳感器的循環(huán)模數(shù)轉(zhuǎn)換方法，借助于前述轉(zhuǎn)換器實現(xiàn)，包括如下步驟通過控制聯(lián)動開關(guān)1-11，實現(xiàn)兩組可編程采樣電容Csl和Cs2各三種狀態(tài)，依次為Csl電容采樣狀態(tài)1:兩組可編程采樣電容中的Cs2分別接運放同相、反相輸入端，電容C3、另一個電容C3分別為同相、反相反饋電容，運放通過電容Cl輸出，兩組可編程采樣電容中的Csl接在Vcom、Vrst之間；狀態(tài)2 :狀態(tài)I中的Cs2換為Cl，狀態(tài)I中的Cl換為C2，vrefp、vrefn分別連接到運放同相、反相輸入端；狀態(tài)3 :狀態(tài)2中的電容Cl、C2調(diào)換位置；Cs2電容采樣狀態(tài)1:電容采樣狀態(tài)I中的Csl、Cs2調(diào)換位置；狀態(tài)2、狀態(tài)3與Csl電容采樣狀態(tài)2、3相同。本發(fā)明的技術(shù)特點及效果在現(xiàn)有技術(shù)提供的Cyclic ADC的基礎(chǔ)上將采樣電容改變?yōu)閮山M可編程采樣電容同時增加6組開關(guān)，對控制 時序進行調(diào)整，從而實現(xiàn)DPGA與Cyclic ADC的結(jié)合，可以按照流水線式實現(xiàn)CDS、DPGA的信號放大處理和CyclicADC模數(shù)轉(zhuǎn)換，提高了數(shù)據(jù)吞吐率，同時降低了芯片面積。


圖1現(xiàn)有技術(shù)提供的Cyclic ADC電路結(jié)構(gòu)。圖2本發(fā)明描述的CyclicADC電路結(jié)構(gòu)圖。圖3本發(fā)明描述的CyclicADC控制時序圖。圖4本發(fā)明描述的CyclicADC不同狀態(tài)等效電路圖。圖5本發(fā)明描述的CyclicADC工作流程圖。圖6本發(fā)明描述的CyclicADC中可編程采樣電容的一種實現(xiàn)方法。
具體實施例方式本發(fā)明在Cyclic ADC中集成DPGA的增益調(diào)節(jié)功能,通過Cyclic ADC即可流水式完成像素輸出信號的相關(guān)雙采樣(Correlated Double Sample,⑶S)、增益調(diào)節(jié)和模數(shù)轉(zhuǎn)換操作，降低芯片功耗和面積的開銷。現(xiàn)有技術(shù)提供的Cyclic ADC的結(jié)構(gòu)不意圖如附圖1所不，圖中標號相同的開關(guān)為聯(lián)動開關(guān)，其主要由MDAC、寄存器和RSD數(shù)字校正電路構(gòu)成，其中MDAC電路是Cyclic ADC中最關(guān)鍵的電路模塊，其完成對模擬輸入信號的采樣和量化過程。本發(fā)明提出的CyclicADC的MDAC電路結(jié)構(gòu)如附圖2所示，其在現(xiàn)有技術(shù)提供的Cyclic ADC的基礎(chǔ)上，將采樣電容Cs改變?yōu)閮山M可編程采樣電容Csl和Cs2，將開關(guān)5改為聯(lián)動開關(guān)分別接在上半支采樣電容Cs2的左右極板，將開關(guān)4改為聯(lián)動開關(guān)分別接在上半支采樣電容Csl的左右極板，將開關(guān)6改為聯(lián)動開關(guān)分別接在下半支采樣電容Csl的左右極板，增加聯(lián)動開關(guān)7分別接在下半支采樣電容Cs2的左右極板，同時增加聯(lián)動開關(guān)8、開關(guān)9、開關(guān)10和開關(guān)11。本發(fā)明描述的Cyclic ADC的控制時序如附圖3所示，在該時序的控制下該ADC信號采樣與信號量化可流水操作。本發(fā)明描述的Cyclic ADC的分狀態(tài)等效電路圖如附圖4所示，采樣電容Csl和Cs2交替采樣信號，當Csl采樣前端像素輸出的像素復(fù)位信號Vrst和曝光信號Vsig時，該Cyclic ADC在狀態(tài)I時對Cs2中采集的像素信號Vrst-Vsig進行預(yù)放大處理，然后經(jīng)過狀態(tài)2和狀態(tài)3的不斷循環(huán)直到達到需要的轉(zhuǎn)換精度后完成模數(shù)轉(zhuǎn)換，Csl結(jié)束對像素輸出信號采樣時，Cyclic ADC也完成了對Cs2中像素輸出信號放大和模數(shù)轉(zhuǎn)換的操作；然后Cs2采樣下一組像素輸出信號，此時Cyclic ADC對Csl剛采集的像素輸出信號進行放大和模數(shù)轉(zhuǎn)換操作，以此類推，其中兩個電容Cl的連接是通過DAC實現(xiàn)。其流水工作流程如附圖5所示，可見本發(fā)明描述的Cyclic ADC可以流水線式實現(xiàn)對像素輸出信號采集和放大、模數(shù)轉(zhuǎn)換操作。因為該Cyclic ADC同時采集了像素復(fù)位信號Vrst和像素曝光信號Vsig，然后在信號預(yù)放大階段是對Vrst-Vsig進行了放大處理，因此其也完成了 CDS操作。通過編程控制采樣電容Csl和Cs2的大小就可以控制信號放大處理階段的增益，從而實現(xiàn)在Cyclic ADC中集成DPGA功能。Vcom是ADC的共模電壓，Vrst是前端像素輸出的復(fù)位信號，Vsig是前端像素輸出的曝光信號，Vrst-Vsig即為這兩個信號的差，vrefp和vrefn分別為ADC的正負參考電壓將本發(fā)明描述的Cyclic ADC應(yīng)用在列讀出速率為500K的CMOS圖像傳感器中，本CyclicADC在2us內(nèi)流水式完成CDS、信號放大和數(shù)據(jù)量化操作。Cyclic ADC的數(shù)據(jù)采樣率為500K次每秒。其中采樣電容可以采用附圖6中的結(jié)構(gòu)，使用S0-S3和S0_b-S3_b控制信號控制采樣電容的大小，從而實現(xiàn)不同單位電容的并聯(lián)組合，進而實現(xiàn)對采樣電容大小的調(diào)控。其中采樣電容的復(fù)雜度與DPGA中采樣電容相同，但是由于在Cyclic ADC中集成了DPGA功能，相比在Cyclic ADC前端直接加DPGA電路節(jié)省了一個DPGA的運放，因此節(jié)省了芯片面積和功耗。
權(quán)利要求
1.一種用于CMOS圖像傳感器的循環(huán)模數(shù)轉(zhuǎn)換器，其特征是，由聯(lián)動開關(guān)1-6、電容Cl、電容C2、DAC、1. 5bADC、運放構(gòu)成，還包括兩組可編程采樣電容Csl和Cs2，聯(lián)動開關(guān)8_11 ；第一組可編程電容Csl和Cs2的正端分別通過聯(lián)動開關(guān)4、5連接到Vrst，第一組可編程電容Csl和Cs2的負端分別通過聯(lián)動開關(guān)4、5連接到Vcom，第一組可編程電容Csl和Cs2的負端分別通過聯(lián)動開關(guān)8、9連接到運放反相輸入端；第二組可編程電容Csl和Cs2的正端分別通過聯(lián)動開關(guān)6、7連接到Vsig，第二組可編程電容Csl和Cs2的負端分別通過聯(lián)動開關(guān)6、7連接到Vcom，第二組可編程電容Csl和Cs2的負端分別通過聯(lián)動開關(guān)8、9連接到運放同相輸入端；電容C3通過開關(guān)11連接到運放反相輸入端，電容C3通過開關(guān)10連接到Vcom,電容C3通過開關(guān)10連接到vrefn,電容C3通過開關(guān)11連接到運放同相輸出端；另一個電容C3通過開關(guān)11連接到運放同相輸入端，另一個電容C3通過開關(guān)10連接到Vcom，另一個電容C3通過開關(guān)10連接到vrefp，另一個電容C3通過開關(guān)11連接到運放反相輸出端，其中，Vcom是ADC的共模電壓，Vrst是前端像素輸出的復(fù)位信號，Vsig是前端像素輸出的曝光信號，vrefp和vrefn分別為ADC的正負參考電壓。
2.一種用于CMOS圖像傳感器的循環(huán)模數(shù)轉(zhuǎn)換方法，其特征是，借助于前述循環(huán)模數(shù)轉(zhuǎn)換器實現(xiàn)，并包括如下步驟通過控制聯(lián)動開關(guān)1-11，實現(xiàn)兩組可編程采樣電容Csl和Cs2各三種狀態(tài)，依次為 Csl電容采樣 狀態(tài)1:兩組可編程采樣電容中的Cs2分別接運放同相、反相輸入端，電容C3、另一個電容C3分別為同相、反相反饋電容，運放通過電容Cl輸出，兩組可編程采樣電容中的Csl接在 Vcom、Vrst 之間； 狀態(tài)2 :狀態(tài)I中的Cs2換為Cl，狀態(tài)I中的Cl換為C2，vrefp、vrefn分別連接到運放同相、反相輸入端； 狀態(tài)3 :狀態(tài)2中的電容Cl、C2調(diào)換位置； Cs2電容采樣 狀態(tài)1:電容采樣狀態(tài)I中的Csl、Cs2調(diào)換位置； 狀態(tài)2、狀態(tài)3與Csl電容采樣狀態(tài)2、3相同。
全文摘要
本發(fā)明涉及微電子學(xué)的集成電路設(shè)計領(lǐng)域。為降低CMOS圖像傳感器芯片功耗和面積的開銷，本發(fā)明采取的技術(shù)方案是，用于CMOS圖像傳感器的循環(huán)模數(shù)轉(zhuǎn)換器，由聯(lián)動開關(guān)1-6、電容C1、電容C2、DAC、1.5bADC、運放構(gòu)成，還包括兩組可編程采樣電容Cs1和Cs2，聯(lián)動開關(guān)8-11；第一組可編程電容Cs1和Cs2的正端分別通過聯(lián)動開關(guān)4、5連接到Vrst，第一組可編程電容Cs1和Cs2的負端分別通過聯(lián)動開關(guān)4、5連接到Vcom，第一組可編程電容Cs1和Cs2的負端連接到運放反相輸入端；第二組可編程電容Cs1和Cs2的正端連接到Vsig。本發(fā)明主要應(yīng)用于CMOS圖像傳感器設(shè)計。
文檔編號H03M1/12GK103067015SQ201210574050
公開日2013年4月24日 申請日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者姚素英, 聶凱明, 徐江濤, 史再峰, 高靜 申請人:天津大學(xué)