一種逐次逼近型模數(shù)轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種模數(shù)轉(zhuǎn)換器，特別是涉及一種逐次逼近型模數(shù)轉(zhuǎn)換器，屬于模擬或數(shù)?；旌霞呻娐芳夹g(shù)領(lǐng)域。
【背景技術(shù)】
[0002]逐次逼近型模數(shù)轉(zhuǎn)換器(SuccessiveApproximat1n Register Analog toDigital Converter,SAR ADC)是一種中高精度和中等速度的模數(shù)轉(zhuǎn)換器，它的優(yōu)點(diǎn)是低功耗和面積小，常被應(yīng)用于雷達(dá)、通信、圖像傳感和手機(jī)觸摸屏等領(lǐng)域。
[0003]SAR ADC通常采用電荷重分配型結(jié)構(gòu)，由于電容型逐次逼近型模數(shù)轉(zhuǎn)換器的單位電容總量與ADC精度成指數(shù)關(guān)系，對(duì)于較高精度的SAR ADC，電容總量和芯片面積會(huì)急劇增加，開關(guān)電容切換時(shí)消耗的動(dòng)態(tài)功耗也會(huì)隨之增加；以至于電容型逐次逼近型模數(shù)轉(zhuǎn)換器在高分辨率情況下，需要使用大電容，不僅充放電功耗大，而且制作大電容浪費(fèi)芯片面積、經(jīng)濟(jì)效益不高。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的主要目的在于，克服現(xiàn)有技術(shù)中的不足，提供一種逐次逼近型模數(shù)轉(zhuǎn)換器，不僅能有效減小電容陣列面積，還能節(jié)省開關(guān)切換時(shí)引起的動(dòng)態(tài)功耗。
[0005]為了達(dá)到上述目的，本實(shí)用新型所采用的技術(shù)方案是:
[0006]—種逐次逼近型模數(shù)轉(zhuǎn)換器，包括多參考生成電路、電容陣列數(shù)模轉(zhuǎn)換器、比較器和逐次逼近控制邏輯，所述電容陣列數(shù)模轉(zhuǎn)換器包括與比較器的同相輸入端相連的同相端電容陣列和與比較器的反相輸入端相連的反相端電容陣列。
[0007]其中，所述多參考生成電路用于輸入?yún)⒖茧妷篤ref而生成共模電壓Vcm、四分之一參考電壓Vref/4和四分之三參考電壓3Vref/4;所述同相端電容陣列和反相端電容陣列分別包括比逐次逼近型模數(shù)轉(zhuǎn)換器輸出的二進(jìn)制編碼位數(shù)N少3位的N-3位電容，每個(gè)電容的非公共端通過(guò)開關(guān)選擇連接多參考生成電路的輸出端;所述比較器的輸出端與逐次逼近控制邏輯的輸入端連接，所述逐次逼近控制邏輯的輸出端分別與同相端電容陣列和反相端電容陣列的開關(guān)控制端連接。
[0008]本實(shí)用新型進(jìn)一步設(shè)置為:所述多參考生成電路包括第一開關(guān)和八個(gè)等阻值電阻，所述八個(gè)等阻值電阻為依次串聯(lián)的第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻和第八電阻，所述第一電阻通過(guò)第一開關(guān)接地，所述第八電阻直接接地。
[0009]其中，所述第四電阻和第五電阻連接的節(jié)點(diǎn)與參考電壓Vref相連，所述第六電阻和第七電阻連接的節(jié)點(diǎn)生成共模電壓Vcm，所述第一電阻和第二電阻連接的節(jié)點(diǎn)生成四分之一參考電壓Vref/4，所述第三電阻和第四電阻連接的節(jié)點(diǎn)生成四分之三參考電壓3Vref/4。
[0010]本實(shí)用新型進(jìn)一步設(shè)置為:所述同相端電容陣列包括并聯(lián)連接的同相端第一位權(quán)重電容子陣列、同相端第1-3位權(quán)重電容子陣列和同相端終端電容;所述反相端電容陣列包括并聯(lián)連接的反相端第一位權(quán)重電容子陣列、反相端第1-3位權(quán)重電容子陣列和反相端終端電容。
[0011]其中，所述同相端第一位權(quán)重電容子陣列和反相端第一位權(quán)重電容子陣列均包括2N—4個(gè)并聯(lián)的單位電容，其中N為大于4的自然數(shù);所述同相端第1-3位權(quán)重電容子陣列和反相端第1-3位權(quán)重電容子陣列均包括2N—i個(gè)并聯(lián)的單位電容，其中i為5 < i SN的自然數(shù);所述同相端終端電容和反相端終端電容均為一個(gè)單位電容。
[0012]而且，所述同相端第一位權(quán)重電容子陣列、同相端第1-3位權(quán)重電容子陣列和同相端終端電容中每個(gè)電容的公共端耦合在一起與比較器的同相端連接并通過(guò)正相開關(guān)連接輸入信號(hào)Vip;所述反相端第一位權(quán)重電容子陣列、反相端第1-3位權(quán)重電容子陣列和反相端終端電容中每個(gè)電容的公共端耦合在一起與比較器的反相端連接并通過(guò)反相開關(guān)連接輸入信號(hào)Vin;所述同相端第一位權(quán)重電容子陣列、同相端第1-3位權(quán)重電容子陣列、反相端第一位權(quán)重電容子陣列和反相端第1-3位權(quán)重電容子陣列中每個(gè)電容的非公共端通過(guò)開關(guān)選擇連接參考電壓Vref、共模電壓Vcm或接地;所述同相端終端電容和反相端終端電容的非公共端通過(guò)開關(guān)選擇連接參考電壓Vref、共模電壓Vcm、四分之一參考電壓Vref/4或四分之三參考電壓3Vref/4。
[0013]與現(xiàn)有技術(shù)相比，本實(shí)用新型具有的有益效果是:
[0014]1、本實(shí)用新型提供的逐次逼近型模數(shù)轉(zhuǎn)換器通過(guò)多參考生成電路、電容陣列數(shù)模轉(zhuǎn)換器、比較器和逐次逼近控制邏輯的設(shè)置，其中電容陣列數(shù)模轉(zhuǎn)換器比逐次逼近型模數(shù)轉(zhuǎn)換器輸出的二進(jìn)制編碼位數(shù)N少3位的N-3位電容對(duì)即可，實(shí)現(xiàn)N-3位電容對(duì)完成分辨率為N位的優(yōu)良效果，能有效減小電容陣列面積，單位電容總數(shù)量可以被減少87.5%,從而降低電路的復(fù)雜性，節(jié)省制作成本和滿足體積更小的要求。
[0015]2、本實(shí)用新型提供的逐次逼近型模數(shù)轉(zhuǎn)換器，在開關(guān)切換過(guò)程中，其前兩次比較時(shí)不消耗能量，后面的每一次比較消耗的功耗都比傳統(tǒng)結(jié)構(gòu)的小，與傳統(tǒng)結(jié)構(gòu)相比，能節(jié)省開關(guān)切換時(shí)引起的平均動(dòng)態(tài)功耗可達(dá)99.4%，從而降低整體功耗。
[0016]上述內(nèi)容僅是本實(shí)用新型技術(shù)方案的概述，為了更清楚的了解本實(shí)用新型的技術(shù)手段，下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的描述。
【附圖說(shuō)明】
[0017]圖1為本實(shí)用新型實(shí)施例分辨率為N位的逐次逼近型模數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)圖；
[0018]圖2為本實(shí)用新型實(shí)施例逐次逼近型模數(shù)轉(zhuǎn)換器中多參考生成電路的結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0019]下面結(jié)合說(shuō)明書附圖，對(duì)本實(shí)用新型作進(jìn)一步的說(shuō)明。
[0020]如圖1及圖2所示，一種逐次逼近型模數(shù)轉(zhuǎn)換器，包括多參考生成電路1、電容陣列數(shù)模轉(zhuǎn)換器2、比較器3和逐次逼近控制邏輯4，所述電容陣列數(shù)模轉(zhuǎn)換器2包括與比較器3的同相輸入端相連的同相端電容陣列和與比較器3的反相輸入端相連的反相端電容陣列。
[0021]如圖2所示，所述多參考生成電路1用于輸入?yún)⒖茧妷篤ref而生成共模電壓Vcm、四分之一參考電壓Vref/4和四分之三參考電壓3Vref/4，包括第一開關(guān)SW和八個(gè)等阻值電阻；所述八個(gè)等阻值電阻為依次串聯(lián)的第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7和第八電阻R8，所述第一電阻