專利名稱：一種片內(nèi)rc 振蕩器的制作方法
技術(shù)領(lǐng)域：
—種片內(nèi)RC振蕩器技術(shù)領(lǐng)域[0001]本實(shí)用新型涉及CMOS集成電路設(shè)計(jì)，具體涉及一種片內(nèi)超低功耗RC振蕩器。
背景技術(shù)：
[0002]RC振蕩器是目前模擬集成電路中經(jīng)常使用到的模塊，在低功耗應(yīng)用中通常作為低頻低功耗時(shí)鐘源。隨著技術(shù)的進(jìn)步，在消費(fèi)電子領(lǐng)域中對(duì)芯片的性能要求越來越高，對(duì)于RC 振蕩器來說，不僅要降低成本和功耗，同時(shí)對(duì)電壓和溫度的適應(yīng)性上的要求也愈加嚴(yán)格。實(shí)用新型內(nèi)容[0003]本實(shí)用新型所要解決的問題是提供一種結(jié)構(gòu)簡單的超低功耗RC振蕩器，并減小輸出頻率受溫度和電源電壓的影響，進(jìn)而產(chǎn)生較為精準(zhǔn)的振蕩頻率。[0004]本實(shí)用新型是通過下述技術(shù)方案來實(shí)現(xiàn)的。[0005]本實(shí)用新型所涉及的一種片內(nèi)超低功耗RC振蕩器，包括依次相連的偏置電流產(chǎn)生模塊，RC振蕩模塊和波形整形模塊。所述偏置電流產(chǎn)生模塊，通過自舉的方式產(chǎn)生一個(gè)與 NMOS晶體管閾值電壓、電阻R相關(guān)的偏置電流；所述RC振蕩模塊，產(chǎn)生周期鋸齒波和周期性脈沖，且周期性鋸齒波的翻轉(zhuǎn)電壓與偏置電流產(chǎn)生模塊提供的電流呈正比例相關(guān)特性； 所述波形整形模塊對(duì)RC振蕩模塊產(chǎn)生的周期性脈沖進(jìn)行整形,并生成50%占空比的時(shí)鐘信號(hào)。[0006]進(jìn)一步的，所述偏置電流產(chǎn)生模塊包括第一 PMOS晶體管MP1、第二 PMOS晶體管 MP2、第一 NMOS晶體管MNl、第二 NMOS晶體管MN2、第三NMOS晶體管MN3和電阻R。[0007]所述第一 PMOS晶體管MPl，其源級(jí)接電源VDD，柵極接結(jié)點(diǎn)net7，漏級(jí)接第一 NMOS 晶體管麗I的漏級(jí)、第二 NMOS晶體管麗2的源級(jí)和第三NMOS晶體管麗3的柵極；[0008]所述第二 PMOS晶體管MP2的源級(jí)接電源VDD，柵極和漏級(jí)一并接到第七結(jié)點(diǎn) net7 ；[0009]所述第一 NMOS晶體管麗I的源級(jí)接地VSS，柵極接電阻R的A端，漏級(jí)接第三NMOS 晶體管麗3的柵極、第二 NMOS晶體管麗2的源級(jí)和第一 PMOS晶體管MPl的漏級(jí)；[0010]所述第二 NMOS晶體管MN2的漏級(jí)和柵極一并接到第七結(jié)點(diǎn)net7，第二 NMOS晶體管麗2的源級(jí)接到第一 PMOS晶體管MPl的漏級(jí)、第一 NMOS晶體管麗I的漏級(jí)和第三NMOS 晶體管麗3的柵極；[0011 ] 所述第三NMOS晶體管麗3的源級(jí)接電阻R的A端和第一 NMOS晶體管麗I的柵極， 第三NMOS晶體管MN3的漏級(jí)接第七結(jié)點(diǎn)net7，第三NMOS晶體管MN3的柵極接第一 PMOS晶體管MPl的漏級(jí)、第一 NMOS晶體管MNl的漏級(jí)和第二 NMOS晶體管MN2的源級(jí)。[0012] 進(jìn)一步的，所述RC振蕩模塊包括第三PMOS晶體管MP3、第四PMOS晶體管MP4、第五PMOS晶體管MP5、第六PMOS晶體管MP6、第七PMOS晶體管MP7、第四NMOS晶體管MN4、第五NMOS晶體管麗5、第六NMOS晶體管MN6、第七NMOS晶體管麗7、第一電容C1和第二電容[0013]所述第三PMOS晶體管MP3的源級(jí)接電源VDD，柵極接第七結(jié)點(diǎn)net7，漏級(jí)接第五結(jié)點(diǎn)net5 ；[0014]所述第四PMOS晶體管MP4的源級(jí)接電源VDD，柵極接第七結(jié)點(diǎn)net7，漏級(jí)接第六 PMOS晶體管MP6的源級(jí)和第七PMOS晶體管MP7的源級(jí)；[0015]所述第五PMOS晶體管MP5的源級(jí)接電源VDD，柵極接第七結(jié)點(diǎn)net7，漏級(jí)接第六結(jié)點(diǎn)net6 ；[0016]所述第六PMOS晶體管MP6的柵極接第一結(jié)點(diǎn)netl，漏級(jí)接第三結(jié)點(diǎn)net3，第六 PMOS晶體管MP6的源級(jí)接第七PMOS晶體管MP7的源級(jí)和第四PMOS晶體管MP4的漏級(jí)；[0017]所述第七PMOS晶體管MP7的柵極接第二結(jié)點(diǎn)net2，漏級(jí)接第四結(jié)點(diǎn)net4，第七 PMOS晶體管MP7的源級(jí)接第六PMOS晶體管MP6的源級(jí)和第四PMOS晶體管MP4的漏級(jí)；[0018]所述第四NMOS晶體管MN4的源級(jí)接地VSS，柵極接第三結(jié)點(diǎn)net3，漏級(jí)接第五結(jié)點(diǎn) net5 ；[0019]所述第五NMOS晶體管MN5的源級(jí)接地VSS，漏級(jí)接第三結(jié)點(diǎn)net3，柵極接第一結(jié)點(diǎn) netl ；[0020]所述第六NMOS晶體管MN6的源級(jí)接地VSS，漏級(jí)接第四結(jié)點(diǎn)net4，柵極接第二結(jié)點(diǎn) net2 ；[0021]所述第七NMOS晶體管麗7的源級(jí)接地VSS，柵極接結(jié)點(diǎn)net4，漏級(jí)接第六結(jié)點(diǎn) net6 ；[0022]所述第一電容C1的正極板接第三結(jié)點(diǎn)net3，負(fù)極板接地VSS ；[0023]所述第二電容C2的正極板接第四結(jié)點(diǎn)net4，負(fù)極板接地VSS。[0024]進(jìn)一步的，所述波形整形模塊包括第一與非門nandl、第二與非門nand2、第一反相器invl、第二反相器inv2和第三反相器inv3 ；[0025]所述第五結(jié)點(diǎn)net5接第一與非門nandl的A輸入端,所述第六結(jié)點(diǎn)net6接第二與非門nand2的B輸入端；[0026]所述第二與非門nand2的輸出Y接第一與非門nandl的B輸入端和第三反相器 inv3的輸入端,第一與非門的nandl輸出Y接第二與非門的nand2的A輸入端和第一反相器invl的輸入端；[0027]第一反相器invl的輸出端通過第二結(jié)點(diǎn)net2接第二反相器inv2，第二反相器 inv2通過第一結(jié)點(diǎn)netl輸出；[0028]所述第三反相器inv3通過LCK節(jié)點(diǎn)輸出RC振蕩器的輸出VOUT方波信號(hào)。[0029]本實(shí)用新型的有益效果為電路結(jié)構(gòu)簡單、所用器件少、功耗極低、精度高、輸出頻率受電源和溫度影響小、初始頻率易調(diào)節(jié)。


[0030]圖I為片內(nèi)超低功耗RC振蕩器的電路原理圖；[0031]圖2為片內(nèi)超低功耗RC振蕩器內(nèi)部各結(jié)點(diǎn)電壓的波形圖。
具體實(shí)施方式
[0032]如圖I所示，為本發(fā)明電路的具體連接方式，該片內(nèi)RC振蕩器，包括依次相連的偏置電流產(chǎn)生模塊10，RC振蕩模塊20和波形整形模塊30，下面分別描述三個(gè)模塊的結(jié)構(gòu)連接關(guān)系。[0033]偏置電流產(chǎn)生模塊10包括第一 PMOS晶體管MP1、第二 PMOS晶體管MP2、第一 NMOS晶體管MNl、第二 NMOS晶體管MN2、第三NMOS晶體管MN3和電阻R ；[0034]第一 PMOS晶體管MPl的柵極、第二 PMOS晶體管MP2的柵極和漏級(jí)、第二 NMOS晶體管麗2的漏級(jí)和柵極、它們共同定義了第七結(jié)點(diǎn)net7。第一 PMOS晶體管MPl的源級(jí)接電源VDD，第一 PMOS晶體管MPl的柵極接結(jié)點(diǎn)net7，第一 PMOS晶體管MPl的漏級(jí)接第一 NMOS 晶體管MNl的漏級(jí)、第二 NMOS晶體管MN2的源級(jí)和第三NMOS晶體管MN3的柵極；[0035]第二 PMOS晶體管MP2的源級(jí)接電源VDD，第二 PMOS晶體管MP2的柵極和漏級(jí)一并接到第七結(jié)點(diǎn)net7 ；[0036]第一 NMOS晶體管麗I的源級(jí)接地VSS，第一 NMOS晶體管麗I的柵極接電阻R的A 端，第一 NMOS晶體管麗I的漏級(jí)接第三NMOS晶體管麗3的柵極、第二 NMOS晶體管麗2的源級(jí)和第一 PMOS晶體管MPl的漏級(jí)；[0037]第二 NMOS晶體管MN2的漏級(jí)和柵極一并接到第七結(jié)點(diǎn)net7，第二 NMOS晶體管MN2 的源級(jí)接到第一 PMOS晶體管MPl的漏級(jí)、第一 NMOS晶體管MNl的漏級(jí)和第三NMOS晶體管麗3的柵極；[0038]第三NMOS晶體管麗3的源級(jí)接電阻R的A端和第一 NMOS晶體管麗I的柵極，第三NMOS晶體管MN3的漏級(jí)接第七結(jié)點(diǎn)net7，第三NMOS晶體管MN3的柵極接第一 PMOS晶體管MPl的漏級(jí)、第一 NMOS晶體管MNl的漏級(jí)和第二 NMOS晶體管MN2的源級(jí)。[0039]偏置電流產(chǎn)生模塊，通過其中的第一 NMOS晶體管(麗I)的柵源電壓和電阻(R)以自舉的方式產(chǎn)生一個(gè)偏置電流ia。[0040]RC振蕩模塊20包括第三PMOS晶體管MP3、第四PMOS晶體管MP4、第五PMOS晶體管MP5、第六PMOS晶體管MP6、第七PMOS晶體管MP7、第四NMOS晶體管MN4、第五NMOS晶體管麗5、第六NMOS晶體管MN6、第七NMOS晶體管麗7、第一電容C1和第二電容C2 ；[0041]第三PMOS晶體管MP3的漏級(jí)和第四NMOS晶體管MN4的漏級(jí)共同定義了第五結(jié)點(diǎn)net5。第五PMOS晶體管MP5的漏級(jí)和第七NMOS晶體管麗7的漏級(jí)共同定義了第六結(jié)點(diǎn)net6。第六PMOS晶體管MP6的柵極和第五NMOS晶體管麗5的柵極共同定義了第一結(jié)點(diǎn)netl。第七PMOS晶體管MP7的柵極和第六NMOS晶體管MN6的柵極共同定義了第二結(jié)點(diǎn) net2。第六PMOS晶體管MP6的漏級(jí)、第五NMOS晶體管MN5的漏級(jí)、第四NMOS晶體管MN4的柵極、第一電容C1的正極板共同定義了結(jié)點(diǎn)net3。第七PMOS晶體管MP7的漏級(jí)、第六NMOS 晶體管MN6的漏級(jí)、第七NMOS晶體管麗7的柵極、第二電容C2的正極板共同定義了第四結(jié)n θ 4 ο[0042]第三PMOS晶體管MP3的源級(jí)接電源VDD，柵極接第七結(jié)點(diǎn)net7，漏級(jí)接第五結(jié)點(diǎn) net5 ；[0043]第四PMOS晶體管MP4的源級(jí)接電源VDD，第四PMOS晶體管MP4的柵極接第七結(jié)點(diǎn) net7，第四PMOS晶體管MP4的漏級(jí)接第六PMOS晶體管MP6的源級(jí)和第七PMOS晶體管MP7 的源級(jí)；[0044]第五PMOS晶體管MP5的源級(jí)接電源VDD，第五PMOS晶體管MP5的柵極接第七結(jié)點(diǎn) net7，第五PMOS晶體管MP5的漏級(jí)接第六結(jié)點(diǎn)net6 ；[0045]第六PMOS晶體管MP6的柵極接第一結(jié)點(diǎn)netl，第六PMOS晶體管MP6的漏級(jí)接第三結(jié)點(diǎn)net3，第六PMOS晶體管MP6的源級(jí)接第七PMOS晶體管(MP7)的源級(jí)和第四PMOS晶體管MP4的漏級(jí)；[0046]第七PMOS晶體管MP7的柵極接第二結(jié)點(diǎn)net2，第七PMOS晶體管MP7的漏級(jí)接第四結(jié)點(diǎn)net4，第七PMOS晶體管MP7的源級(jí)接第六PMOS晶體管MP6的源級(jí)和第四PMOS晶體管MP4的漏級(jí)；[0047]第四NMOS晶體管MN4的源級(jí)接地VSS，第四NMOS晶體管MN4的柵極接第三結(jié)點(diǎn) net3，第四NMOS晶體管MN4的漏級(jí)接第五結(jié)點(diǎn)net5 ；[0048]第五NMOS晶體管麗5的源級(jí)接地VSS，第五NMOS晶體管麗5的漏級(jí)接第三結(jié)點(diǎn) net3，第五NMOS晶體管麗5的柵極接第一結(jié)點(diǎn)netl ；[0049]第六NMOS晶體管MN6的源級(jí)接地VSS，第六NMOS晶體管MN6的漏級(jí)接第四結(jié)點(diǎn) net4，第六NMOS晶體管MN6的柵極接第二結(jié)點(diǎn)net2 ；[0050]第七NMOS晶體管麗7的源級(jí)接地VSS，第七NMOS晶體管麗7的柵極接結(jié)點(diǎn)net4， 第七NMOS晶體管麗7的漏級(jí)接第六結(jié)點(diǎn)net6 ；[0051]第一電容C1的正極板接第三結(jié)點(diǎn)net3，負(fù)極板接地VSS ;所述第二電容C2的正極板接第四結(jié)點(diǎn)net4,負(fù)極板接地VSS。[0052]RC振蕩模塊在第三結(jié)點(diǎn)net3和第四結(jié)點(diǎn)net4處產(chǎn)生周期性鋸齒波，在第五結(jié)點(diǎn) net5和第六net6處產(chǎn)生周期性脈沖。[0053]波形整形模塊30包括第一與非門nandl、第二與非門nand2、第一反相器invl、 第二反相器inv2和第三反相器inv3 ；[0054]第五結(jié)點(diǎn)net5接第一與非門nandl的A輸入端,所述第六結(jié)點(diǎn)net6接第二與非門nand2的B輸入端；[0055]第二與非門nand2的輸出Y接第一與非門nandl的B輸入端和第三反相器inv3的輸入端,第一與非門的nandl輸出Y接第二與非門的nand2的A輸入端和第一反相器invl 的輸入端；[0056]第一反相器invl的輸出端通過第二結(jié)點(diǎn)net2接第二反相器inv2，第二反相器 inv2通過第一結(jié)點(diǎn)netl輸出；[0057]第三反相器inv3通過LCK節(jié)點(diǎn)輸出RC振蕩器的輸出VOUT方波信號(hào)。[0058]第三反相器inv3的輸出定義了 RC振蕩器的輸出V0UT。波形整形模塊，將第五結(jié)點(diǎn)net5和第六結(jié)點(diǎn)net6處產(chǎn)生周期性脈沖，轉(zhuǎn)換為展空比為50%的方波信號(hào)。[0059]以下將具體描述電路的工作原理。[0060]偏置電流產(chǎn)生模塊10的第一 NMOS晶體管麗I和電阻R通過自舉的方式產(chǎn)生一個(gè)偏置電流ia，這種結(jié)構(gòu)又被稱為自舉電流基準(zhǔn)。ia的大小與第一 NMOS晶體管MNl的閾值電壓Vthmi和電阻R有關(guān)，ia的電流表達(dá)式為[0061]4 = VgSiINl ‘， R[0062]因?yàn)榈谝?NMOS晶體管麗I流過的電流極小，所以可以認(rèn)為第一 NMOS晶體管麗I 的柵源電壓Vgswi近似等于其閾值電壓Vthmi，則[0063]Vgsimi Vthimi[0064]ia的電流表達(dá)式可修正為
權(quán)利要求1.一種片內(nèi)RC振蕩器,其特征在于包括依次相連的偏置電流產(chǎn)生模塊(10),RC振蕩模塊(20 )和波形整形模塊(30 )。
2.根據(jù)權(quán)利要求I所述的一種片內(nèi)RC振蕩器，其特征在于所述偏置電流產(chǎn)生模塊 (10)包括第一 PMOS晶體管(MPl)、第二 PMOS晶體管(MP2)、第一 NMOS晶體管(MNl)、第二 NMOS晶體管(MN2)、第三NMOS晶體管(MN3)和電阻(R)；所述第一 PMOS晶體管(MPl )，其源級(jí)接電源(VDD)，柵極接結(jié)點(diǎn)net7，漏級(jí)接第一 NMOS 晶體管(麗I)的漏級(jí)、第二 NMOS晶體管(麗2)的源級(jí)和第三NMOS晶體管(麗3)的柵極；所述第二 PMOS晶體管(MP2)的源級(jí)接電源(VDD)，柵極和漏級(jí)一并接到第七結(jié)點(diǎn) net7 ；所述第一 NMOS晶體管(麗I)的源級(jí)接地(VSS)，柵極接電阻(R)的A端，漏級(jí)接第三 NMOS晶體管(麗3)的柵極、第二 NMOS晶體管(麗2)的源級(jí)和第一 PMOS晶體管(MPl)的漏級(jí)；所述第二 NMOS晶體管(MN2)的漏級(jí)和柵極一并接到第七結(jié)點(diǎn)net7，第二 NMOS晶體管 (麗2)的源級(jí)接到第一 PMOS晶體管(MPl)的漏級(jí)、第一 NMOS晶體管(麗I)的漏級(jí)和第三 NMOS晶體管(MN3)的柵極；所述第三NMOS晶體管(麗3)的源級(jí)接電阻(R)的A端和第一 NMOS晶體管(麗I)的柵極，第三NMOS晶體管(MN3)的漏級(jí)接第七結(jié)點(diǎn)net7，第三NMOS晶體管(MN3)的柵極接第一 PMOS晶體管(MPl)的漏級(jí)、第一 NMOS晶體管(麗I)的漏級(jí)和第二 NMOS晶體管(麗2)的源級(jí)。
3.根據(jù)權(quán)利要求I所述的一種片內(nèi)RC振蕩器，其特征在于所述RC振蕩模塊(20)包括第三PMOS晶體管(MP3)、第四PMOS晶體管(MP4)、第五PMOS晶體管(MP5)、第六PMOS晶體管(MP6)、第七PMOS晶體管(MP7)、第四NMOS晶體管(MN4)、第五NMOS晶體管(MN5)、第六 NMOS晶體管(MN6)、第七NMOS晶體管(MN7)、第一電容(C1)和第二電容(C2)；所述第三PMOS晶體管(MP3)的源級(jí)接電源(VDD)，柵極接第七結(jié)點(diǎn)net7，漏級(jí)接第五結(jié)點(diǎn) net5 ；所述第四PMOS晶體管(MP4)的源級(jí)接電源(VDD)，柵極接第七結(jié)點(diǎn)net7，漏級(jí)接第六 PMOS晶體管(MP6)的源級(jí)和第七PMOS晶體管(MP7)的源級(jí)；所述第五PMOS晶體管(MP5)的源級(jí)接電源(VDD)，柵極接第七結(jié)點(diǎn)net7，漏級(jí)接第六結(jié)點(diǎn) net6 ；所述第六PMOS晶體管(MP6)的柵極接第一結(jié)點(diǎn)netl，漏級(jí)接第三結(jié)點(diǎn)net3，第六PMOS 晶體管(MP6)的源級(jí)接第七PMOS晶體管(MP7)的源級(jí)和第四PMOS晶體管(MP4)的漏級(jí)；所述第七PMOS晶體管(MP7)的柵極接第二結(jié)點(diǎn)net2，漏級(jí)接第四結(jié)點(diǎn)net4，第七PMOS 晶體管(MP7)的源級(jí)接第六PMOS晶體管(MP6)的源級(jí)和第四PMOS晶體管(MP4)的漏級(jí)；所述第四NMOS晶體管(MN4)的源級(jí)接地(VSS)，柵極接第三結(jié)點(diǎn)net3，漏級(jí)接第五結(jié)點(diǎn) net5 ；所述第五NMOS晶體管(麗5)的源級(jí)接地(VSS)，漏級(jí)接第三結(jié)點(diǎn)net3，柵極接第一結(jié)點(diǎn) netl ；所述第六NMOS晶體管(MN6 )的源級(jí)接地(VSS )，漏級(jí)接第四結(jié)點(diǎn)net4，柵極接第二結(jié)點(diǎn) net2 ；所述第七NMOS晶體管(麗7)的源級(jí)接地(VSS)，柵極接結(jié)點(diǎn)net4，漏級(jí)接第六結(jié)點(diǎn) net6 ；所述第一電容(C1)的正極板接第三結(jié)點(diǎn)net3，負(fù)極板接地(VSS)；所述第二電容(C2)的正極板接第四結(jié)點(diǎn)net4，負(fù)極板接地(VSS)。
4.根據(jù)權(quán)利要求I所述的一種片內(nèi)RC振蕩器，其特征在于所述波形整形模塊(30)包括第一與非門(nandl)、第二與非門(]^11(12)、第一反相器(;[1^1)、第二反相器(;[1^2)和第三反相器(inv3)；所述第五結(jié)點(diǎn)net5接第一與非門(nandl)的A輸入端,所述第六結(jié)點(diǎn)net6接第二與非門(nand2)的B輸入端；所述第二與非門(nand2)的輸出Y接第一與非門(nandl)的B輸入端和第三反相器 (inv3)的輸入端,第一與非門的(nandl)輸出Y接第二與非門的(nand2)的A輸入端和第一反相器(invl)的輸入端；第一反相器(invl)的輸出端通過第二結(jié)點(diǎn)net2接第二反相器(inv2)，第二反相器 (inv2)通過第一結(jié)點(diǎn)netl輸出；所述第三反相器(inv3)通過LCK節(jié)點(diǎn)輸出RC振蕩器的輸出VOUT方波信號(hào)。
專利摘要本實(shí)用新型公開了一種片內(nèi)超低功耗RC振蕩器，包括偏置電流產(chǎn)生模塊，RC振蕩模塊，波形整形模塊。RC振蕩模塊中的翻轉(zhuǎn)電壓與偏置電流呈正比例相關(guān)特性，這使得RC振蕩器頻率僅與電阻R和電容C有關(guān)，通過選取合適類型的電阻R，可獲得較好的溫度系數(shù)。由工藝造成的初始頻率偏差，對(duì)電阻R進(jìn)行修調(diào)即可校準(zhǔn)至設(shè)計(jì)值。對(duì)于500k以下的輸出頻率而言，振蕩器功耗可以控制在2uA以內(nèi)，如若使用適當(dāng)類型的電阻R，電源電壓和溫度造成的頻率偏移可控制在±2%以內(nèi)。本實(shí)用新型所涉及的RC振蕩器結(jié)構(gòu)簡單、精度高、功耗極低、且初始頻率易于調(diào)節(jié)。
文檔編號(hào)H03K3/011GK202750055SQ201220284000
公開日2013年2月20日 申請(qǐng)日期2012年6月15日 優(yōu)先權(quán)日2012年6月15日
發(fā)明者孫黎斌, 李宗雨, 周文益, 趙國良, 羅陽, 呂海鳳 申請(qǐng)人:西安華迅微電子有限公司