專利名稱：打火防抖動數(shù)字電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及防抖動電路領(lǐng)域，尤其涉及一種打火防抖動數(shù)字電路。
背景技術(shù)：
在集成電路設(shè)計的過程中，為了降低測試的難度和成本，在芯片中加入可測性設(shè)計，比如 DFT (Design for Test,可測性設(shè)計)和 BIST (Built-1n Self-Test,內(nèi)建式自測)。這樣，設(shè)計中不可避免的會使用到一些用于進入某種測試模式關(guān)鍵信號(例如DFT的測試使能信號，RAM BIST的測試使能信號，等等)。在芯片的實際使用過程中，常常會有這樣的錯誤操作，芯片上電(車輛打火時)，芯片會錯誤的進入DFT(Design for Test，可測性設(shè)計)模式，或者BIST (Built-1n Self-Test，內(nèi)建式自測)模式。產(chǎn)生這種現(xiàn)象的原因是，芯片上電時，電源域和地域都會有一段不穩(wěn)定的時間，會導致一些器件的錯誤翻轉(zhuǎn)，從而導致芯片進入錯誤的模式。為了防止上述現(xiàn)象的發(fā)生，現(xiàn)有技術(shù)對于此類信號的防抖動電路，如圖一所示，由編碼器8-1編碼器Ul和D觸發(fā)器U2構(gòu)成。編碼器8-1編碼器Ul的輸出與D觸發(fā)器U2的輸入相連，D觸發(fā)器U2的輸出作為測試使能信號。data信號一般是由通信(例如SP1、IIC等通信)配置產(chǎn)生，8-1編碼器可以有效的防止通信傳輸過程中，配置的信號data發(fā)生抖動導致的測試信號test_en配置錯誤，D觸發(fā)器主要是濾除毛刺的作用。

實用新型內(nèi)容本實用新型為解決芯片上電時，由于器件的抖動導致測試信號輸出錯誤的技術(shù)問題，提供一種打火防抖動數(shù)字電路。本實用新型提供一種打火防抖動數(shù)字電路，第一鏡像模塊和第二鏡像模塊，用于產(chǎn)生第一鏡像模塊信號和第二鏡像模塊信號；比較模塊，其分別與第一鏡像模塊和第二鏡像模塊連接，用于當?shù)谝荤R像模塊信號和第二鏡像模塊信號不同時，得到第一比較信號；第一鏡像模塊信號和第二鏡像模塊信號相同時，得到第二比較信號；復位模塊，其分別與所述比較模塊、所述第一鏡像模塊的復位端和第二鏡像模塊的復位端連接，用于根據(jù)比較模塊的第一比較信號，得到復位信號；邏輯輸出模塊，其分別與第一鏡像模塊和比較模塊連接，用于根據(jù)第一鏡像模塊信號和第一比較信號或者根據(jù)第一鏡像模塊信號和第二比較信號，得到測試信號。優(yōu)選地，所述第一鏡像模塊包括第一編碼器和第一觸發(fā)器，第一編碼器的輸出端與第一觸發(fā)器的輸入端連接，所述第二鏡像模塊包括第二編碼器和第二觸發(fā)器，第二編碼器的輸出端與第二觸發(fā)器的輸入端連接，所述第一觸發(fā)器的時鐘信號輸入端與所述第二觸發(fā)器的時鐘信號輸入端分別連接同一時鐘信號，所述第一觸發(fā)器的復位端與所述第二觸發(fā)器的復位端分別連接同一復位信號。優(yōu)選地，所述第一編碼器和第二編碼器均為為8位、16位、32位的編碼器，所述第一觸發(fā)器和第二觸發(fā)器為D觸發(fā)器。[0008]優(yōu)選地，所述比較模塊包括一異或門，所述異或門的輸入端分別與所述第一和第二觸發(fā)器的輸出端連接，所述異或門的輸出端與所述邏輯輸出模塊的第二輸入端連接。優(yōu)選地，所述復位模塊包括一或門，所述或門的第一和第二輸入端分別接reset信號和所述異或門的輸出端，所述或門的輸出端與所述第一觸發(fā)器和第二觸發(fā)器的復位端連接。優(yōu)選地，所述邏輯輸出模塊包括一非門和一與門，所述與門的第一輸入端與第一觸發(fā)器的輸出端連接，第二輸入端與所述非門的輸出端連接，所述與門的輸出端為測試信號輸出；所述非門的輸入端與所述異或門的輸出端連接。本實用新型提供的打火防抖動數(shù)字電路，通過設(shè)置第一鏡像模塊和第二鏡像模塊，當兩鏡像模塊產(chǎn)生不同的信號時，得到復位信號，該復位信號能使兩鏡像模塊復位，從而能夠防止在芯片上電過程中，由于電源域和地域的不穩(wěn)定而導致一些器件發(fā)生抖動，導致芯片進入錯誤的工作模式，從而有效的增加了芯片的穩(wěn)定性。
圖1是本實用新型現(xiàn)有的打火防抖動電路圖。圖2是本實用新型的實施例的電路圖。圖3是本實用新型的實施例中Ul發(fā)生抖動的電路時序圖。圖4是本實用新型的實施例中U3發(fā)生抖動的電路時序圖。圖5是本實用新型的實施例中U2發(fā)生抖動的電路時序圖。圖6是本實用新型的實施例中U4發(fā)生抖動的電路時序圖。
具體實施方式
為了使本實用新型所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。參照圖2，示出本實用新型打火防抖動數(shù)字電路第一實施例的電路圖。包括第一鏡像模塊11和第二鏡像模塊12，用于產(chǎn)生第一鏡像模塊信號n3和第二鏡像模塊信號n4 匕較模塊2，其分別與第一鏡像模塊11和第二鏡像模塊12連接，用于當?shù)谝荤R像模塊信號n3和第二鏡像模塊信號n4不同時，得到第一比較信號η5 ;第一鏡像模塊信號η3和第二鏡像模塊信號η4相同時，得到第二比較信號η5’ ；復位模塊3，其分別與所述比較模塊2、所述第一鏡像模塊11的復位端和第二鏡像模塊12的復位端連接，用于根據(jù)比較模塊2的第一比較信號η5，得到復位信號η8 ;邏輯輸出模塊4，其分別與第一鏡像模塊11和比較模塊2連接，用于根據(jù)第一鏡像模塊信號η3和第一比較信號η5或者根據(jù)第一鏡像模塊信號η4和第二比較信號π5’，得到測試信號test_en，該測試信號為整個電路的輸出。芯片上電過程中，第一鏡像模塊11和第二鏡像模塊12分別產(chǎn)生第一鏡像模塊信號n3和第二鏡像模塊n4,由于第一鏡像模塊11和第二鏡像模塊12產(chǎn)生第一鏡像模塊信號n3和第二鏡像模塊n4必然是相同的，當?shù)谝荤R像模塊11和第二鏡像模塊12輸出信號的電平不同時，即器件發(fā)生抖動，得到第一比較信號n5，信號n5經(jīng)復位模塊3產(chǎn)生復位信號n8給第一鏡像模塊11和第二鏡像模塊12復位，邏輯輸出模塊4輸出的測試信號test_en為無效信號，即低電平信號；當?shù)谝荤R像模塊11和第二鏡像模塊12輸出信號的電平相同且為高電平時，邏輯輸出模塊4輸出的測試信號test_en才可以為有效信號。該有效的測試信號可作為DFT的測試使能信號，也可以作為RAM BIST的測試使能信號。在本實施例中第一鏡像模塊11包括第一編碼器Ul和第一觸發(fā)器U3，第一編碼器Ul的輸出端與第一觸發(fā)器U3的輸入端連接,第一觸發(fā)器U3輸出第一鏡像模塊信號n3 ;第二鏡像模塊12包括第二編碼器U2和第二觸發(fā)器U4，第二編碼器U2的輸出端與第二觸發(fā)器U4的輸入端連接，第二觸發(fā)器U4輸出第二鏡像模塊信號n4 ;第一觸發(fā)器的時鐘信號輸入端與第二觸發(fā)器的時鐘信號輸入端分別連接同一時鐘信號clk，第一觸發(fā)器的復位端與所述第二觸發(fā)器的復位端分別連接同一復位信號reset。具體的，第一編碼器Ul和第二編碼器U2可以為8位、16位、32位的編碼器，位寬越大，防抖動能力越強，占用的資源也比較多。本實施例中的第一編碼器Ul和第二編碼器U2均采用8位的編碼器。具體的，第一觸發(fā)器U3和第二觸發(fā)器U4均為D觸發(fā)器。在具體實施中，所述比較模塊2包括一異或門U5，異或門U5的輸入端分別與第一觸發(fā)器U3和第二觸發(fā)器U4的輸出端連接，異或門U5的輸出端與邏輯輸出模塊4的第二輸入端連接。從第一觸發(fā)器U3和第二觸發(fā)器U4輸出的信號n3和n4經(jīng)異或門U5輸出比較信號。在具體實施中，所述復位模塊3包括一或門U8，或門U8的第一和第二輸入端分別接reset信號和異或門U5的輸出端，或門U8的輸出端與第一觸發(fā)器U3和第二觸發(fā)器U4的復位端連接。當信號n3、n4不相同時，比較信號n5經(jīng)或門U8產(chǎn)生復位信號n8，該復位信號n8為第一觸發(fā)器U3和第二觸發(fā)器U4提供復位信號復位。邏輯輸出模塊4包括一非門U6和一與門U7，與門U7的第一輸入端與第一觸發(fā)器U3的輸出端連接，與門U7的第二輸入端與非門U6的輸出端連接，與門U7的輸出信號即為測試信號test_en,非門U6的輸入端與異或門U5的輸出端連接。在具體實施中，在芯片上電的過程中，編碼器U1、U2和觸發(fā)器U3、U4任一器件出現(xiàn)抖動時，即輸出信號n3和n4的電平不相同時，復位模塊3對觸發(fā)器U3、U4進行復位，使得輸出信號n3和n4為低電平，測試信號test_en輸出也為低電平。本實用新型提供的打火防抖動數(shù)字電路能保證在芯片上電過程中，由于電源域和地域的不穩(wěn)定而導致編碼器U1、U2和觸發(fā)器U3、U4任一器件出現(xiàn)抖動時，測試信號test_en不會發(fā)生錯誤翻轉(zhuǎn)。同時，也能防止通信傳輸過程中，輸入信號data發(fā)生抖動導致測試信號test_en發(fā)生錯誤翻轉(zhuǎn)。從而能有效的防止芯片進入錯誤的工作模式，增加了芯片的穩(wěn)定性、抗干擾能力。下面結(jié)合圖3、圖4、圖5、圖6說明本實用新型第一實施例的電路工作原理。本實用新型第一實施例的電路中，輸入信號data為8位的數(shù)字信號，一般是由通信配置得到，也可以由CPU總線配置得到。只有當輸入信號data為某一特定編碼(例如data=55)時，編碼器Ul、U2的輸出才有效，即為高電平。輸出信號即測試信號test_en以及觸發(fā)器U3、U4的復位信號即n8高電平有效，低電平無效。觸發(fā)器U3和U4采用時鐘信號的上升沿觸發(fā)。在上電過程初始狀態(tài)，各輸出信號均為低電平。上電過程中，當編碼器U1、U2和觸發(fā)器U3、U4其中任一器件發(fā)生抖動時，觸發(fā)器U3和U4的輸出信號n3和n4的電平不同，也就是說一個為高電平，一個位低電平，此時信號π3和η4經(jīng)過異或門U5后輸出的信號η5仍為高電平。信號π5經(jīng)過或門U8后輸出的信號η8，即復位信號也為高電平，使得觸發(fā)器U3和觸發(fā)器U4復位，觸發(fā)器U3和U4的輸出信號η3和η4相同，都為低電平。測試信號test_en輸出也為低電平，低電平為無效信號，因此不會發(fā)生錯誤的翻轉(zhuǎn)，防止芯片進入錯誤的工作模式。上電結(jié)束后，電路開始正常工作，此時若輸入信號data沒有發(fā)生抖動，則觸發(fā)器U3和U4的輸出信號n3和n4的電平相同，同時為高電平，測試信號test_en輸出為高電平，即有效信號；若輸入信號data發(fā)生抖動,則觸發(fā)器U3和U4的輸出信號n3和n4同時為低電平，測試信號test_en輸出為低電平，即無效信號，因此也不會發(fā)生錯誤的翻轉(zhuǎn)，防止芯片進入錯誤的工作模式。圖3是本實用新型第一實施例中Ul發(fā)生抖動的電路時序圖。上電過程中，當編碼器Ul發(fā)生抖動時，編碼器Ul輸出信號nl出現(xiàn)高電平，隨著時鐘信號Clk上升沿的到來，觸發(fā)器U3輸出高電平。同時觸發(fā)器U4輸出信號n4保持低電平，異或門U5輸出信號n5跳變?yōu)楦唠娖?。?jīng)過短暫的延時，復位信號U8出現(xiàn)高電平，觸發(fā)器U3和觸發(fā)器U4復位，輸出信號n3和n4變?yōu)榈碗娖?，測試信號test_en —直輸出低電平，沒有發(fā)生錯誤的翻轉(zhuǎn)。圖4是本實用新型第一實施例中U3發(fā)生抖動的電路時序圖。上電過程中，當觸發(fā)器U3發(fā)生抖動時，觸發(fā)器U3輸出信號n3出現(xiàn)高電平。同時觸發(fā)器U4輸出信號n4保持低電平，異或門U5輸出信號n5跳變?yōu)楦唠娖?。?jīng)過短暫的延時，復位信號U8出現(xiàn)高電平，觸發(fā)器U3和觸發(fā)器U4復位,輸出信號n3和n4變?yōu)榈碗娖?測試信號test_en —直輸出低電平，沒有發(fā)生錯誤的翻轉(zhuǎn)。圖5是本實用新型第一實施例中U2發(fā)生抖動的電路時序圖。上電過程中，當編碼器U2發(fā)生抖動時，編碼器U2輸出信號n2出現(xiàn)高電平，隨著時鐘信號elk上升沿的到來，觸發(fā)器U4輸出高電平。同時觸發(fā)器U3輸出信號n3保持低電平，異或門U5輸出信號n5跳變?yōu)楦唠娖健＝?jīng)過短暫的延時，復位信號U8出現(xiàn)高電平，觸發(fā)器U3和觸發(fā)器U4復位，輸出信號n3和n4變?yōu)榈碗娖剑瑴y試信號test_en —直輸出低電平，沒有發(fā)生錯誤的翻轉(zhuǎn)。圖6是本實用新型第一實施例中U4發(fā)生抖動的電路時序圖。上電過程中，當觸發(fā)器U4發(fā)生抖動時,觸發(fā)器U4輸出信號n4出現(xiàn)高電平。同時觸發(fā)器U3輸出信號n3保持低電平，異或門U5輸出信號n5跳變?yōu)楦唠娖?。?jīng)過短暫的延時，復位信號U8出現(xiàn)高電平，觸發(fā)器U3和觸發(fā)器U4復位,輸出信號n3和n4變?yōu)榈碗娖?測試信號test_en —直輸出低電平，沒有發(fā)生錯誤的翻轉(zhuǎn)。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種打火防抖動數(shù)字電路，其特征在于:包括 第一鏡像模塊和第二鏡像模塊，用于產(chǎn)生第一鏡像模塊信號和第二鏡像模塊信號； 比較模塊，其分別與第一鏡像模塊和第二鏡像模塊連接，用于當?shù)谝荤R像模塊信號和第二鏡像模塊信號不同時，得到第一比較信號；第一鏡像模塊信號和第二鏡像模塊信號相同時，得到第二比較信號； 復位模塊，其分別與所述比較模塊、所述第一鏡像模塊的復位端和第二鏡像模塊的復位端連接，用于根據(jù)比較模塊的第一比較信號，得到復位信號； 邏輯輸出模塊，其分別與第一鏡像模塊和比較模塊連接，用于根據(jù)第一鏡像模塊信號和第一比較信號或者根據(jù)第一鏡像模塊信號和第二比較信號，得到測試信號。
2.按權(quán)利要求1所述的打火防抖動數(shù)字電路，其特征在于，所述第一鏡像模塊包括第一編碼器和第一觸發(fā)器，第一編碼器的輸出端與第一觸發(fā)器的輸入端連接，所述第二鏡像模塊包括第二編碼器和第二觸發(fā)器，第二編碼器的輸出端與第二觸發(fā)器的輸入端連接，所述第一觸發(fā)器的時鐘信號輸入端與所述第二觸發(fā)器的時鐘信號輸入端分別連接時鐘信號，所述第一觸發(fā)器的復位端與所述第二觸發(fā)器的復位端分別連接復位信號。
3.按權(quán)利要求2所述的打火防抖動數(shù)字電路，其特征在于，所述第一編碼器和第二編碼器均可以為8位、16位、32位的編碼器，所述第一觸發(fā)器和第二觸發(fā)器均為D觸發(fā)器。
4.按權(quán)利要求1所述的打火防抖動數(shù)字電路，其特征在于，所述比較模塊包括一異或門，所述異或門的輸入端分別與所述第一和第二觸發(fā)器的輸出端連接，所述異或門的輸出端與所述邏輯輸出模塊的第二輸入端連接。
5.按權(quán)利要求4所述的打火防抖動數(shù)字電路，其特征在于，所述復位模塊包括一或門，所述或門的第一和第二輸入端分別接reset信號和所述異或門的輸出端，所述或門的輸出端與所述第一觸發(fā)器和第二觸發(fā)器的復位端連接。
6.按權(quán)利要求4所述的打火防抖動數(shù)字電路，其特征在于，所述邏輯輸出模塊包括一非門和一與門，所述與門的第一輸入端與第一觸發(fā)器的輸出端連接，第二輸入端與所述非門的輸出端連接，所述與門的輸出端為測試信號輸出；所述非門的輸入端與所述異或門的輸出端連接。
專利摘要本實用新型提供一種打火防抖動數(shù)字電路，包括第一鏡像模塊和第二鏡像模塊，用于產(chǎn)生第一鏡像模塊信號和第二鏡像模塊信號；比較模塊，其分別與第一鏡像模塊和第二鏡像模塊連接；復位模塊，其分別與所述比較模塊、所述第一鏡像模塊的復位端和第二鏡像模塊的復位端連接；邏輯輸出模塊，其分別與第一鏡像模塊和比較模塊連接。當兩鏡像模塊產(chǎn)生不同的信號時，得到復位信號，該復位信號能使兩鏡像模塊復位，從而能夠防止在芯片上電過程中，由于電源域和地域的不穩(wěn)定而導致一些器件發(fā)生抖動，導致芯片進入錯誤的工作模式，有效的增加了芯片的穩(wěn)定性。
文檔編號H03K17/22GK202931267SQ20122036742
公開日2013年5月8日 申請日期2012年7月27日 優(yōu)先權(quán)日2012年7月27日
發(fā)明者王秀艷, 李黎, 楊云 申請人:比亞迪股份有限公司