軌到軌輸入電壓范圍的電壓控制振蕩器的制造方法
【專利摘要】本發(fā)明公開了一種可實現(xiàn)軌到軌輸入電壓范圍的電壓控制振蕩器，包括電流控制振蕩器和由電壓-電流轉(zhuǎn)換控制電路、第一偏置電壓電路、電流源和同步電阻構(gòu)成的電壓-電流轉(zhuǎn)換器，電壓-電流轉(zhuǎn)換控制電路包括：可實現(xiàn)軌到軌電壓輸入的運算放大器和轉(zhuǎn)換控制輸出電路，運算放大器的反向輸入端與轉(zhuǎn)換控制輸出電路的控制端相連，運算放大器的輸出端與轉(zhuǎn)換控制輸出電路的輸入端相連，轉(zhuǎn)換控制輸出電路的輸出端與第一偏置電壓電路的輸入端相連，所述的第一偏置電壓電路的輸出端與電流源的輸入端相連，電流源的輸出端與電流控制振蕩器的電源端相連。該電壓控制振蕩器主要用于鎖相環(huán)的電路中。
【專利說明】軌到軌輸入電壓范圍的電壓控制振蕩器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及到一種鎖相環(huán)中的電壓控制振蕩器(VC0)，特別涉及一種軌到 軌(Rai 1-to-Rai I)輸入電壓范圍的電壓控制振蕩器的電路。
技術(shù)背景
[0002]鎖相環(huán)(Phase-Locked Loop)是一種利用反饋控制原理實現(xiàn)頻率及相位同步的技術(shù)，其作用是將鎖相環(huán)輸出的時鐘與外部的參考時鐘保持同步。當(dāng)參考時鐘的頻率或相位發(fā)生改變時,鎖相環(huán)會檢測到這種變化,并通過其內(nèi)部的反饋系統(tǒng)來調(diào)節(jié)輸出頻率和相位，直到重新同步，這種同步就稱為“鎖相”。利用鎖相環(huán)的倍頻、分頻等頻率合成、調(diào)制和解調(diào)、時鐘恢復(fù)技術(shù)，可以獲得多頻率、高穩(wěn)定、低噪音的時鐘輸出信號。鎖相環(huán)廣泛應(yīng)用于無線通信系統(tǒng)收發(fā)模塊、數(shù)字電視接收機(jī)、數(shù)據(jù)及時鐘恢復(fù)電路、頻率綜合電路等集成電路之中。
[0003]如圖1所示，鎖相環(huán)由五個基本單元組成，這五個基本單元分別是頻率相位檢測器(FPD)、電荷泵(Charge Pump)、低頻環(huán)路濾波器(LPF)、電壓控制振蕩器(VCO)和反饋分頻器(Feedback Divider)。
[0004]鎖相環(huán)的工作過程是:頻率相位檢測器(FPD)通過對CKref和CKfb的頻率和相位比較，得到兩者的相位差，相位差的大小反應(yīng)在FPD的輸出信號脈沖的寬度上；其輸出脈沖通過電荷泵(Charge Pump)后,產(chǎn)生與相位差大小成正比的電流脈沖；該電流脈沖通過低頻濾波器(LPF)后，濾除高頻分量，并轉(zhuǎn)化電壓信號Vctrl ；Vctrl控制電壓控制振蕩器(VCO)的輸出時鐘信號CKout的頻率；CKout通過反饋分頻器(Feedback Divider)反饋到PFD，構(gòu)成一個負(fù)反饋環(huán)路。當(dāng)鎖相環(huán)處于鎖定狀態(tài)時，CKref和CKfb在頻率和相位上同步，即CKref和CKfb頻率相同、相位差為零。
[0005]在鎖相環(huán)中，電壓控制振蕩器(VCO)的性能好壞對整個鎖相環(huán)的表現(xiàn)有著決定性的影響，直接決定相位噪音(Phase noise)、抖動(Jitter)等最關(guān)鍵的性能,理想的VCO需具有以下特點:a)輸出時鐘信號相位穩(wěn)定、噪音低；b)電壓調(diào)整范圍寬而增益?。籧)在滿足工作頻率范圍的前提下，鎖定范圍(Lock-1n range)、調(diào)諧范圍(Tuning range)、跟蹤范圍(Tracking range)寬；d)輸出頻率應(yīng)該與控制電壓成線性關(guān)系。
[0006]然而，上述要求之中有些是相互沖突的，比如設(shè)計的VCO有高增益，可實現(xiàn)較寬的調(diào)諧范圍，就得以產(chǎn)生高噪音為代價；當(dāng)狀態(tài)發(fā)生改變時，為了實現(xiàn)快速鎖定，必需有高的增益，但達(dá)到鎖定狀態(tài)時，高的增益會對鎖相環(huán)的其它單元以及VCO自身產(chǎn)生大的干擾，從而增加相位噪音和抖動。而一個較低增益的VCO能改善相位的穩(wěn)定性，使通過濾波器的參考時鐘引起的任何噪音得以減少，但調(diào)諧范圍變窄。已知的VCO沒能很好地解決這些要求。
[0007]目前，對于3.3V的工作電壓，已知VCO的輸入電壓Vctrl的工作范圍一般在
1.5V?3.3V之間，線性工作范圍在1.5V?3.0V之間或者更小，VCO的增益較大。由于工作范圍在1.5V?3.3V之間，如果Vctrl某些原因沒能進(jìn)入這個工作范圍內(nèi)，比如PLL在上電(Start-up)時,Vctrl可能會很低,在這種情況下VCO將失去跟蹤參考時鐘CKref變化的能力，使得PLL不能正常工作。

【發(fā)明內(nèi)容】
[0008]本發(fā)明所要解決的技術(shù)問題是:提供一種可實現(xiàn)軌到軌輸入電壓范圍的電壓控制振蕩器。
[0009]為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為:軌到軌輸入電壓范圍的電壓控制振蕩器，包括:電壓-電流轉(zhuǎn)換器和電流控制振蕩器，電壓-電流轉(zhuǎn)換器包括:電壓-電流轉(zhuǎn)換控制電路、第一偏置電壓電路、電流源和同步電阻，電壓-電流轉(zhuǎn)換控制電路包括:運算放大器和轉(zhuǎn)換控制輸出電路，運算放大器的輸出端與轉(zhuǎn)換控制輸出電路的輸入端相連，運算放大器的反向輸入端與轉(zhuǎn)換控制輸出電路的控制端相連后通過所述的同步電阻接地，轉(zhuǎn)換控制輸出電路的輸出端與第一偏置電壓電路的輸入端相連，第一偏置電壓電路的輸出端與所述電流源的輸入端相連，電流源的輸出端與所述的電流控制振蕩器的電源端相連；所述的運算放大器可實現(xiàn)軌到軌的電壓輸入。
[0010]所述的運算放大器包括:由第一 NMOS管和第一PMOS管構(gòu)成的電壓輸入電路、由第二 NMOS管、第二 PMOS管、第三NMOS管和第三PMOS管構(gòu)成的電壓輸出電路以及第四PMOS管、第四NMOS管、為第四PMOS管提供偏置電壓的第五PMOS管、為第四NMOS管提供偏置電壓的第五NMOS管、為第三PMOS管提供偏置電壓的第六PMOS管、為第三NMOS管提供偏置電壓的第六NMOS管，第一 NMOS管和第一 PMOS管的柵極均與運算放大器的正向輸入端相連，第一 PMOS管和第二 PMOS管的漏極相連后、與第四PMOS管的源極相連，第一 NMOS管和第二NMOS管的源極相連后、與第四NMOS管的漏極相連，第二 PMOS管的源極、第二 NMOS管的漏極、第三PMOS管的源極、第三NMOS管的漏極均與運算放大器的輸出端相連，第二 NMOS管和第二 PMOS管的柵極均與運算放大器的反向輸入端相連，第二 PMOS管的源極、第三PMOS管的源極、第二 NMOS管的漏極、第三NMOS管的漏極均與運算放大器的電壓輸出端相連。
[0011]本發(fā)明所要解決的進(jìn)一步的技術(shù)問題是:提供一種具有更好的電源抑制功能、從而降低電源噪音對其影響的軌到軌輸入電壓范圍電壓控制的振蕩器。
[0012]為解決上述進(jìn)一步的技術(shù)問題，本發(fā)明采用的技術(shù)方案為:所述的電流源包括至少兩個串接在一起的PMOS管，與此相對應(yīng)，所述的第一偏置電壓電路包括有數(shù)量與構(gòu)成所述電流源的PMOS管的數(shù)量相對應(yīng)的偏置電壓分電路，所述的轉(zhuǎn)換控制輸出電路包括有數(shù)量與偏置電壓分電相對應(yīng)的轉(zhuǎn)換控制輸出分電路。
[0013]所述的電流源包括:作為上管的第七PMOS管和作為下管的第八PMOS管，所述的第一偏置電壓電路包括有:一對分別與第七PMOS管和第八PMOS管提供偏置電壓的偏置電壓分電路，所述的轉(zhuǎn)換控制輸出電路包括有:一對轉(zhuǎn)換控制輸出分電路，這一轉(zhuǎn)換控制輸出分電路分別與所述的一對偏置電壓分電路相配合。
[0014]所述的第一偏置電壓電路的具體結(jié)構(gòu)包括:第九PMOS管、第十PMOS管和第^^一PMOS管，所述的轉(zhuǎn)換控制輸出電路包括:第七NMOS管和第八NMOS管，第七NMOS管和第八NMOS管的柵極與所述的運算放大器的輸出端相連，第七NMOS管和第八NMOS管的源極為轉(zhuǎn)換控制輸出電路的控制端，第七NMOS管的漏極與第九PMOS管的源極和柵極、第十PMOS管的柵極和第八PMOS管的柵極相連，第八NMOS管的漏極與第十PMOS管的源極、第十一 PMOS管和第七PMOS管的柵極相連。[0015]所述的電流控制振蕩器由所述的電流控制振蕩器由不小于3的奇數(shù)個非門首尾相連、形成環(huán)路構(gòu)成。
[0016]所述的非門為饑餓式非門。
[0017]本發(fā)明的有益技術(shù)效果是:本發(fā)明的運算放大器的第一 NMOS管的源極與第一PMOS管的漏極采用了交叉連接，實現(xiàn)了軌到軌的超寬輸入電壓，從而大大提高了 VCO的電壓調(diào)整范圍，降低了增益、相位噪音、抖動，增加了鎖定、調(diào)諧的范圍，使得跟蹤范圍實現(xiàn)了軌到軌，避免了 PLL失去鎖定能力。此外，由于采用了克思拷德電流源結(jié)構(gòu)，使得VCO具有更好的電源抑制(Power Supply Rejection)功能，降低了電源噪音對VCO的影響。
【專利附圖】

【附圖說明】
[0018]圖1是【背景技術(shù)】所述的鎖相環(huán)(PLL)電原理結(jié)構(gòu)示意圖。
[0019]圖2是本發(fā)明的電原理結(jié)構(gòu)示意圖。
[0020]圖3是圖2中運算放大器的電原理結(jié)構(gòu)示意圖。
[0021]圖2和圖3中的附圖標(biāo)記:201、電源，290、電壓-電流轉(zhuǎn)換器，240、電壓-電流轉(zhuǎn)換控制電路，310、運算放大器，380、電壓輸入電路，356、第一 NMOS管，351、第一 PMOS管，390、電壓輸出電路，354、第二 NMOS管，353、第二 PMOS管，334、第三NMOS管，333、第三PMOS管，326、第五 NMOS 管，336、第六 NMOS 管，324、第四 NMOS 管，321、第五 PMOS 管，331、第六 PMOS管，323、第四PMOS管，217、第七NMOS管，214、第八NMOS管，250、第一偏置電壓電路，211、第九 PMOS 管，212、第^^一 PMOS 管，213、第十 PMOS 管，260、電流源，242、第七 PMOS 管，244、第八PMOS管，215、同步電阻，280、電流控制振蕩器；
圖4是本發(fā)明的輸入電壓Vctrl與輸出頻率的關(guān)系曲線圖。
【具體實施方式】
[0022]下面結(jié)合附圖，詳細(xì)描述本發(fā)明的具體實施方案。
[0023]如圖2所示，本發(fā)明所述的軌到軌輸入電壓范圍的電壓控制振蕩器，由一個電壓-電流轉(zhuǎn)換器(V-1) 290和一個電流控制振蕩器(CCO) 280構(gòu)成；電流控制振蕩器280由三個饑餓式非門首尾相連、形成環(huán)路構(gòu)成，所述的電壓-電流轉(zhuǎn)換器290包括:電壓-電流轉(zhuǎn)換控制電路240、第一偏置電壓電路250和同步電阻215，所述的電壓-電流轉(zhuǎn)換控制電路240包括:運算放大器310以及由分別作為轉(zhuǎn)換控制輸出分電路的第七NMOS管217和第八NMOS管214構(gòu)成的轉(zhuǎn)換控制輸出電路，所述的電流源包括:串接在一起的第七PMOS管242和第八PMOS管244，即第七PMOS管242的源極與第八PMOS管244的漏極相連，所述的第一偏置電壓電路250包括第九PMOS管211、第十PMOS管213、第十一 PMOS管212 ;運算放大器310的輸出端218與轉(zhuǎn)換控制輸出電路的輸入端即第七NMOS管217和第八NMOS管214的柵極相連，運算放大器310的反向輸入端與轉(zhuǎn)換控制輸出電路的控制端即第七NMOS管217和第八NMOS管214的源極相連后、通過所述的同步電阻215接地，所述的第十PMOS管213的漏極與第十一 PMOS管212的源極相連，第九PMOS管211、第^^一 PMOS管212和第七PMOS管242的漏極與電源201相連，第七NMOS管217的漏極與第九PMOS管211的源極和柵極、第十PMOS管213的柵極和第八PMOS管244的柵極相連，第八NMOS管214的漏極與第十PMOS管213的源極、第十一 PMOS管212和第七PMOS管242的柵極相連；所述電流源260的輸出端即第八PMOS管244的源極與所述饑餓式非門的電源端相連，饑餓式非門的接地端接地；如圖3所示，所述的運算放大器310包括:由第一 NMOS管356和第一 PMOS管351構(gòu)成的電壓輸入電路380、由第二 NMOS管354、第二 PMOS管353、第三NMOS管334和第三PMOS管333構(gòu)成的電壓輸出電路390、第四PMOS管323、第四NMOS管321、為第四PMOS管323提供偏置電壓的第五PMOS管321、為第四NMOS管324提供偏置電壓的第五NMOS管326、為第三PMOS管333提供偏置電壓的第六PMOS管331、為第三NMOS管334提供偏置電壓的第六NMOS管336，所述的第一 NMOS管356和第一 PMOS管351的柵極均與運算放大器310的正向輸入端Vp相連，第一 PMOS管351和第二 PMOS管353的漏極相連后、與第四PMOS管323的源極相連，第一匪OS管356和第二 NMOS管354的源極相連后、與第四NMOS管324的漏極相連，第二 PMOS管353的源極、第二 NMOS管354的漏極、第三PMOS管333的源極、第三NMOS管334的漏極均與運算放大器310的輸出端相連，第二 NMOS管354和第二 PMOS管353的柵極均與運算放大器310的反向輸入端Vn相連，第五PMOS管321、第六PMOS管331、第四PMOS管323和第三PMOS管333的漏極均與電源201相連，第五NMOS管326、第六NMOS管336、第四NMOS管324和第三PMOS管334的源極均接地，第五PMOS管321的源極和柵極、第五NMOS管326的源極和柵極、第四PMOS管323的柵極、第四NMOS管324的柵極相連，第一 PMOS管351的源極、第六NMOS管336的漏極和柵極、第三NMOS管334的柵極相連，第一 NMOS管356的漏極、第六PMOS管331的源極和柵極、第三PMOS管333的柵極相連。
[0024]實際應(yīng)用時，上述的電流控制振蕩器280還可由5、7、9等奇數(shù)個饑餓式非門(Inverter)首尾相連、形成環(huán)路構(gòu)成。該電流控制振蕩器280的輸出還連接到一個輸出緩沖器(Buffer)上(圖中未標(biāo)出)，以實現(xiàn)電平的轉(zhuǎn)換。
[0025]本發(fā)明的工作原理為:運算放大器(0PA)310通過在節(jié)點(node)218上的輸出電壓控制第七NMOS管217和第八NMOS管214的柵極(Gate)，實現(xiàn)第七NMOS管217和第八NMOS管214的漏極(Drain)電壓，即節(jié)點216上電壓跟隨VCO輸入電壓Vctrl的變化而變化。第九PMOS管211、第^^一 PMOS管212和第十PMOS管213產(chǎn)生克思拷德(Cascade)偏置電壓于節(jié)點241和243上，分別控制第七PMOS管242和第八PMOS管244的柵極，第七PMOS管242和第八PMOS管244連接構(gòu)成Cascade結(jié)構(gòu)的電流源具有更好的電源抑制(Power SupplyRejection)功能,能降低電源噪音對VCO的影響。最后,輸入電壓Vctrl通過電壓-電流轉(zhuǎn)換器290 V-1單元的轉(zhuǎn)換，變成輸出電流Ictrl，實現(xiàn)電壓至電流的轉(zhuǎn)換；同步電阻215起到分離節(jié)點216與地的硬連接的作用，使得節(jié)點216的電壓可以動態(tài)地跟隨VCO輸入電壓Vctrl的變化而變化。
[0026]如圖3所示，第五PMOS管321連成二極管(diode)結(jié)構(gòu)，在節(jié)點(node)322上生產(chǎn)偏置電壓，應(yīng)用于第四PMOS管323柵極上，使第四PMOS管323成為電流源。同樣地，第五NMOS管326連成二極管結(jié)構(gòu)，在節(jié)點325上生產(chǎn)偏置電壓，應(yīng)用于第四NMOS管324柵極上，使第四NMOS管324成為電流源。第六PMOS管331的二極管連接為第三PMOS管333柵極332提供偏置電壓。第六NMOS管336的二極管連接為第三NMOS管334柵極335提供偏置電壓。第三PMOS管333和第二 PMOS管353的漏極連接到輸出端Vout上，第三NOMS管334和第二 NMOS管354的源極也連接到輸出端Vout上。第一 PMOS管351漏極和第一NMOS管356源極的交叉連接，使得該運算放大器310的輸入電壓得以實現(xiàn)軌到軌的超寬輸入電壓。
[0027]從圖4可以看出，本發(fā)明的VCO輸入電壓Vctrl (3.3V電源)實現(xiàn)了軌到軌的工作范圍，輸出頻率與Vctrl在局部范圍內(nèi)成線性關(guān)系。由于輸入電壓有軌到軌的工作范圍，在給定最高頻率的條件下，VCO有最小的增益，高頻端增益比低頻端小，降低了相位噪音、抖動，增加了鎖定、調(diào)諧的范圍，使得跟蹤范圍實現(xiàn)了軌到軌。與已知的VCO相比，本發(fā)明的輸入電壓有軌到軌的范圍，避免了 PLL失去鎖定能力。
【權(quán)利要求】
1.一種軌到軌輸入電壓范圍的電壓控制振蕩器，包括:電壓-電流轉(zhuǎn)換器和電流控制振蕩器，其特征在于，所述的電壓-電流轉(zhuǎn)換器包括:電壓-電流轉(zhuǎn)換控制電路、第一偏置電壓電路、電流源和同步電阻，電壓-電流轉(zhuǎn)換控制電路包括:運算放大器和轉(zhuǎn)換控制輸出電路，運算放大器的輸出端與轉(zhuǎn)換控制輸出電路的輸入端相連，運算放大器的反向輸入端與轉(zhuǎn)換控制輸出電路的控制端相連后通過所述的同步電阻接地，轉(zhuǎn)換控制輸出電路的輸出端與第一偏置電壓電路的輸入端相連，第一偏置電壓電路的輸出端與所述電流源的輸入端相連，電流源的輸出端與所述的電流控制振蕩器的電源端相連；所述的運算放大器可實現(xiàn)軌到軌的電壓輸入。
2.根據(jù)權(quán)利要求1所述的軌到軌輸入電壓范圍的電壓控制振蕩器，其特征在于，所述的運算放大器包括:由第一 NMOS管和第一 PMOS管構(gòu)成的電壓輸入電路、由第二 NMOS管、第二 PMOS管、第三NMOS管和第三PMOS管構(gòu)成的電壓輸出電路以及第四PMOS管、第四NMOS管、為第四PMOS管提供偏置電壓的第五PMOS管、為第四NMOS管提供偏置電壓的第五NMOS管、為第三PMOS管提供偏置電壓的第六PMOS管、為第三NMOS管提供偏置電壓的第六NMOS管，第一 NMOS管和第一 PMOS管的柵極均與運算放大器的正向輸入端相連，第一 PMOS管和第二 PMOS管的漏極相連后、與第四PMOS管的源極相連，第一 NMOS管和第二 NMOS管的源極相連后、與第四NMOS管的漏極相連，第二 PMOS管的源極、第二 NMOS管的漏極、第三PMOS管的源極、第三NMOS管的漏極均與運算放大器的輸出端相連，第二 NMOS管和第二 PMOS管的柵極均與運算放大器的反向輸入端相連，第二 PMOS管的源極、第三PMOS管的源極、第二NMOS管的漏極、第三NMOS管的漏極均與運算放大器的電壓輸出端相連。
3.根據(jù)權(quán)利要求1所述的軌到軌輸入電壓范圍的電壓控制振蕩器，其特征在于，所述的電流源包括至少兩個串接在一起的PMOS管，與此相對應(yīng)，所述的第一偏置電壓電路包括有數(shù)量與構(gòu)成所述電流源的PMOS管的數(shù)量相對應(yīng)的偏置電壓分電路，所述的轉(zhuǎn)換控制輸出電路包括有數(shù)量與偏置電壓分電相對應(yīng)的轉(zhuǎn)換控制輸出分電路。
4.根據(jù)權(quán)利要求3所述的軌到軌輸入電壓范圍的電壓控制振蕩器，其特征在于，所述的電流源包括:作為上管的第七PMOS管和作為下管的第八PMOS管,所述的第一偏置電壓電路包括有:一對分別與第七PMOS管和第八PMOS管提供偏置電壓的偏置電壓分電路，所述的轉(zhuǎn)換控制輸出電路包括有:一對轉(zhuǎn)換控制輸出分電路，這一轉(zhuǎn)換控制輸出分電路分別與所述的一對偏置電壓分電路相配合。
5.根據(jù)權(quán)利要求4所述的電壓控制振蕩器，其特征在于，所述的第一偏置電壓電路的具體結(jié)構(gòu)包括:第九PMOS管、第十PMOS管和第十一 PMOS管，所述的轉(zhuǎn)換控制輸出電路包括:第七NMOS管和第八NMOS管，第七NMOS管和第八NMOS管的柵極與所述的運算放大器的輸出端相連，第七NMOS管和第八NMOS管的源極為轉(zhuǎn)換控制輸出電路的控制端，第七NMOS管的漏極與第九PMOS管的源極和柵極、第十PMOS管的柵極和第八PMOS管的柵極相連，第八NMOS管的漏極與第十PMOS管的源極、第十一 PMOS管和第七PMOS管的柵極相連。
6.根據(jù)權(quán)利要求1至5中任一項所述的軌到軌輸入電壓范圍的電壓控制振蕩器，其特征在于，所述的電流控制振蕩器由不小于3的奇數(shù)個非門首尾相連、形成環(huán)路構(gòu)成。
7.根據(jù)權(quán)利要求6所述的軌到軌輸入電壓范圍的電壓控制振蕩器，其特征在于，所述的非門為饑餓式非門。
【文檔編號】H03L7/099GK103516357SQ201310463144
【公開日】2014年1月15日 申請日期:2013年10月8日 優(yōu)先權(quán)日:2013年10月8日
【發(fā)明者】吳曉江, 劉東升, 古振剛 申請人:張家港長遠(yuǎn)半導(dǎo)體科技有限公司