一種實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器的制造方法
【專利摘要】本發(fā)明公開了一種實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器，包括輸入輸出匹配電路、共源共柵放大電路和旁路電容；所述放大電路采用典型的源極電感負(fù)反饋的共源共柵結(jié)構(gòu)，采用Chrt0.18μm?RF?CMOS工藝實(shí)現(xiàn)了片上的輸入輸出50歐姆匹配的電路設(shè)計(jì)。本發(fā)明同時(shí)實(shí)現(xiàn)了最優(yōu)噪聲匹配和輸入阻抗匹配，不僅可以使電路具有最佳的噪聲性能，而且可以使電路實(shí)現(xiàn)較好功率傳輸。同時(shí)本發(fā)明可以獲得比較好的功率增益，使得電路結(jié)構(gòu)具有非常高的實(shí)用價(jià)值。經(jīng)過(guò)嚴(yán)格的仿真驗(yàn)證該電路的輸入輸出匹配良好，具有20dB以上的增益以及1.6dB的噪聲。
【專利說(shuō)明】—種實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種射頻低噪聲放大器，特別是涉及一種實(shí)現(xiàn)片上輸入輸出50歐姆匹配的2.4GHz低噪聲放大器。
【背景技術(shù)】
[0002]隨著大規(guī)模以及差大規(guī)?；旌闲盘?hào)集成電路技術(shù)的快速發(fā)展，集成了各種功能的便攜式設(shè)備給我們的生活帶來(lái)了極大的方便，如手機(jī)，藍(lán)牙，無(wú)限網(wǎng)絡(luò)等。低噪聲放大器是這些射頻設(shè)備接收器中最重要而且是必不可少的模塊。低噪聲放大器用來(lái)放大從天線接收到的微弱信號(hào)(-HOdBm — 40dBm即0.03mV到3mV數(shù)量級(jí)的電壓)并且引入盡可能小的自身噪聲。由于受到復(fù)雜通信環(huán)境的影響，射頻信號(hào)在被天線接手之前往往會(huì)被多徑衰減。所以一個(gè)性能良好的低噪聲放大器對(duì)于射頻接收機(jī)來(lái)講是至關(guān)重要的。射頻接收機(jī)的性能要求十分嚴(yán)格，不僅需要好的靈敏度而且需要優(yōu)秀的噪聲系數(shù)。圖1為典型的射頻接收機(jī)鏈路的框圖，如圖所示低噪聲放大器處在射頻接收機(jī)的前端，其噪聲性能決定了整個(gè)接收機(jī)的噪聲性能。對(duì)于一個(gè)性能良好的低噪聲放大器的基本設(shè)計(jì)要求為足夠低的噪聲系數(shù)，較高的功率增益以降低后級(jí)電路噪聲性能對(duì)整個(gè)射頻接收機(jī)的影響，具有良好的穩(wěn)定性和大的動(dòng)態(tài)范圍，以及較低的功耗。上面提到的各項(xiàng)指標(biāo)是相互制約相互關(guān)聯(lián)的，所以在設(shè)計(jì)的過(guò)程中需要對(duì)上述參量進(jìn)行折衷，才能設(shè)計(jì)出性能良好的低噪聲放大器。
[0003]通過(guò)對(duì)國(guó)內(nèi)外近些年對(duì)低噪聲放大器的研究發(fā)現(xiàn)，經(jīng)典的共源共柵結(jié)構(gòu)依然是被廣為采用的低噪聲放大器的電路結(jié)構(gòu)如圖2所示。但是由于大多數(shù)的芯片設(shè)計(jì)都會(huì)采用片外無(wú)源器件實(shí)現(xiàn)的輸入輸出匹配電路來(lái)實(shí)現(xiàn)好的噪聲匹配和功率傳輸。另外隨著集成電路產(chǎn)業(yè)的飛速發(fā)展，單一芯片中集成的功能越來(lái)越多，晶體管數(shù)量也不斷增加，隨之而來(lái)的是芯片的功耗在不斷增加。盡管我們不斷降低芯片的工作電壓，不斷改進(jìn)工藝，不斷使用各種方法降低芯片的功耗，但功耗仍然是當(dāng)今集成電路設(shè)計(jì)中最令工程師頭痛的問(wèn)題之一。在低噪聲放大器中同樣存在低功耗問(wèn)題，如何實(shí)現(xiàn)低功耗設(shè)計(jì)是目前的研究熱點(diǎn)，特別是在功耗約束條件下實(shí)現(xiàn)最小噪聲系數(shù)和最大功率傳輸?shù)耐瑫r(shí)匹配。

【發(fā)明內(nèi)容】

[0004]針對(duì)上述現(xiàn)有技術(shù)，本發(fā)明提供一種實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器，目的是為了解決以上集成電路需要外掛器件實(shí)現(xiàn)輸入輸出匹配的問(wèn)題以及電路低增益的問(wèn)題。本發(fā)明采用共源共柵放大結(jié)構(gòu)在提供較低的噪聲系數(shù)的同時(shí)，實(shí)現(xiàn)了較高的增益及較大的輸出電壓擺幅。本發(fā)明基于Chrt0.18 μ m RF CMOS工藝，將所有電子元器件均集成在同一半導(dǎo)體襯底上，通過(guò)不斷的設(shè)計(jì)優(yōu)化，不僅實(shí)現(xiàn)了完全在片的50Ω輸入輸出匹配，而且同時(shí)實(shí)現(xiàn)了良好的噪聲匹配和功率傳輸。本發(fā)明低噪聲放大器的電路結(jié)構(gòu)具有較低的噪聲較高的增益，因此可以在射頻接收系統(tǒng)中得到良好的應(yīng)用，可直接應(yīng)用于GPS，藍(lán)牙，無(wú)線網(wǎng)絡(luò)等領(lǐng)域。
[0005]為了解決上述技術(shù)問(wèn)題，本發(fā)明一種實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器，包括輸入匹配電路、共源共柵結(jié)構(gòu)放大電路和輸出匹配電路；所述輸入匹配電路由輸入端電感LI ,MOS管Ml、并聯(lián)電容Cl以及與MOS管Ml相連的源極電感L2組成；輸入端RFin的射頻信號(hào)通過(guò)輸入端電感LI輸入到MOS管Ml的柵極，MOS管Ml的源極通過(guò)源極電感L2接地，同時(shí)并聯(lián)電容Cl并聯(lián)在MOS管Ml的柵極和源極兩端；所述共源共柵結(jié)構(gòu)放大電路包括由MOS管Ml和M2組成的共源共柵放大電路、電感L1、以及由電阻R1、電阻R2和MOS管M3組成的直流偏置電路；其中，MOS管M3和MOS管Ml組成電流鏡結(jié)構(gòu)用于實(shí)現(xiàn)所述MOS管Ml的電流偏置；M0S管M2的源極連接到MOS管Ml的漏極，MOS管M3的柵極接到電源VDD上，MOS管M3的漏極通過(guò)電感L3連接到電源VDD上；電阻Rl —端連接到電源VDD上，另一端與柵漏相接的MOS管M3的漏極相連，MOS管M3的源極接地；所述電阻R2的兩端分別與MOS管M3的柵極和電感LI的輸入端相接，從而為MOS管Ml提供直流偏置；所述輸出匹配電路包括電感L3、電容C2和電容C3組成；所述電容C2和電容C3的一端共同接在MOS管M5的漏極，所述電容C2的另一端接地，所述電容C3的另一端接在電路的輸出端RFout ;在電源VDD與接地之間設(shè)有旁路電容C4，以減小電源噪聲對(duì)電路噪聲性能的影響；通過(guò)所述輸入匹配電路同時(shí)實(shí)現(xiàn)噪聲匹配和功率匹配。
[0006]本發(fā)明實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器中，所有的有源和無(wú)源器件均用Chrt0.18um CMOS集成電路工藝集成在同一半導(dǎo)體襯底上。所有的MOS管均采用1.8V深N阱器件，以減小MOS管的襯底偏置效應(yīng)對(duì)電路造成的影響。
[0007]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:
[0008]( I)本發(fā)明實(shí)現(xiàn)了包括輸入輸出匹配網(wǎng)絡(luò)在內(nèi)的所有有源器件和無(wú)源器件在內(nèi)的單片集成，不需要任何外部的無(wú)源器件進(jìn)行匹配和優(yōu)化且達(dá)到了良好的性能。
[0009](2)本發(fā)明在輸入端的MOS管的柵源極兩端并聯(lián)了電容Cl來(lái)調(diào)節(jié)柵源電容(:、的大小。合理選取兩個(gè)電感LI和L2的值，可以使電路諧振于工作頻率Oci,同時(shí)獲得50Ω的輸入阻抗Zin(s)，為了使輸入端口阻抗匹配，需要滿足:
【權(quán)利要求】
1.一種實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器，包括輸入匹配電路、共源共柵結(jié)構(gòu)放大電路和輸出匹配電路； 所述輸入匹配電路由輸入端電感Ll、MOS管Ml、并聯(lián)電容Cl以及與MOS管Ml相連的源極電感L2組成；輸入端RFin的射頻信號(hào)通過(guò)輸入端電感LI輸入到MOS管Ml的柵極，MOS管Ml的源極通過(guò)源極電感L2接地，同時(shí)并聯(lián)電容Cl并聯(lián)在MOS管Ml的柵極和源極兩端； 所述共源共柵結(jié)構(gòu)放大電路包括由MOS管Ml和M2組成的共源共柵放大電路、電感L1、以及由電阻Rl、電阻R2和MOS管M3組成的直流偏置電路；其中，MOS管M3和MOS管Ml組成電流鏡結(jié)構(gòu)用于實(shí)現(xiàn)所述MOS管Ml的電流偏置；M0S管M2的源極連接到MOS管Ml的漏極，MOS管M3的柵極接到電源VDD上，MOS管M3的漏極通過(guò)電感L3連接到電源VDD上；電阻Rl —端連接到電源VDD上，另一端與柵漏相接的MOS管M3的漏極相連，MOS管M3的源極接地；所述電阻R2的兩端分別與MOS管M3的柵極和電感LI的輸入端相接，從而為MOS管Ml提供直流偏置； 所述輸出匹配電路包括電感L3、電容C2和電容C3組成；所述電容C2和電容C3的一端共同接在MOS管M5的漏極，所述電容C2的另一端接地，所述電容C3的另一端接在電路的輸出端RFout ； 在電源VDD與接地之間設(shè)有一旁路電容C4，以減小電源噪聲對(duì)電路噪聲性能的影響； 通過(guò)所述輸入匹配電路同時(shí)實(shí)現(xiàn)噪聲匹配和功率匹配。
2.根據(jù)權(quán)利要求1所述實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器，其中，所有的有源和無(wú)源器件均用chrt0.18um CMOS集成電路工藝集成在同一半導(dǎo)體襯底上。
3.根據(jù)權(quán)利要求1所述實(shí)現(xiàn)片上輸入輸出50歐姆匹配的低噪聲放大器，其中，所有的MOS管均采用1.8V深N阱器件，以減小MOS管的襯底偏置效應(yīng)對(duì)電路造成的影響。
【文檔編號(hào)】H03F1/26GK103633946SQ201310648430
【公開日】2014年3月12日 申請(qǐng)日期:2013年12月3日 優(yōu)先權(quán)日:2013年12月3日
【發(fā)明者】秦國(guó)軒, 楊來(lái)春, 閆月星 申請(qǐng)人:天津大學(xué)