用于時(shí)鐘轉(zhuǎn)換器電路的系統(tǒng)的制作方法
【專利摘要】一種時(shí)鐘轉(zhuǎn)換器電路可接收第一電壓域的輸入時(shí)鐘，并且可產(chǎn)生第二電壓域的電平轉(zhuǎn)換后的輸出時(shí)鐘。電路可包括交叉耦接的一對(duì)晶體管開關(guān)和一對(duì)電容器。每個(gè)開關(guān)的漏極可耦接至一個(gè)電容器，源極耦接至電路電源電壓，而且柵極耦接至另一電容器。一個(gè)電容器可接收真實(shí)輸入時(shí)鐘版本，而另一電容器可接收互補(bǔ)版本。按照交替方式，每個(gè)電容器可激活相對(duì)的晶體管開關(guān)以便在其相應(yīng)輸入時(shí)鐘的激活階段期間對(duì)其電容器進(jìn)行充電。電路可從連接在晶體管開關(guān)之一及其電容器之間的輸出節(jié)點(diǎn)產(chǎn)生輸出時(shí)鐘。輸出時(shí)鐘可驅(qū)動(dòng)直接連接至輸出節(jié)點(diǎn)的負(fù)載。
【專利說明】用于時(shí)鐘轉(zhuǎn)換器電路的系統(tǒng)

【背景技術(shù)】
[0001]時(shí)鐘轉(zhuǎn)換器是將來自第一電壓域的輸入時(shí)鐘信號(hào)電平轉(zhuǎn)換至更高(或更低)的第二電壓域的輸出時(shí)鐘信號(hào)的電子電路。已經(jīng)采用一對(duì)交叉耦接的晶體管開關(guān)制成了時(shí)鐘轉(zhuǎn)換器，其中相應(yīng)的一對(duì)耦合電容器連接在每個(gè)晶體管的源極和真實(shí)的或互補(bǔ)的輸入時(shí)鐘信號(hào)之間。轉(zhuǎn)換器電路的輸出節(jié)點(diǎn)連接至一串開關(guān)，其控制了產(chǎn)生第二電壓域輸出時(shí)鐘的電路電壓升聞。
[0002]轉(zhuǎn)讓給作為本發(fā)明的受讓人的Analog Devices公司的美國(guó)專利N0.6118326中描述了傳統(tǒng)時(shí)鐘轉(zhuǎn)換器電路。該時(shí)鐘轉(zhuǎn)換器電路接收高電流電源電壓由此對(duì)輸入時(shí)鐘信號(hào)進(jìn)行電平轉(zhuǎn)換。高電流電源電壓將轉(zhuǎn)換器電路的輸出節(jié)點(diǎn)的電壓電平提高至電源電壓電平以上以激活晶體管開關(guān)。該電路采用串行耦接的輸出開關(guān)，從而將輸出節(jié)點(diǎn)電壓電平提升至大于電壓電壓，由此激活晶體管開關(guān)。
[0003]在本領(lǐng)域中，希望能夠互補(bǔ)上述轉(zhuǎn)換器電路以改進(jìn)時(shí)鐘轉(zhuǎn)換性能。

【專利附圖】

【附圖說明】
[0004]圖1圖示出根據(jù)本發(fā)明實(shí)施例的時(shí)鐘轉(zhuǎn)換器電路。
[0005]圖2是對(duì)圖1的時(shí)鐘轉(zhuǎn)換器電路的啟動(dòng)操作進(jìn)行仿真的示圖。
[0006]圖3是對(duì)圖1的時(shí)鐘轉(zhuǎn)換器電路的穩(wěn)定穩(wěn)態(tài)操作進(jìn)行仿真的示圖。
[0007]圖4是對(duì)圖1的時(shí)鐘轉(zhuǎn)換器電路的操作進(jìn)行仿真的示圖。
[0008]圖5圖示出根據(jù)本發(fā)明實(shí)施例的另一時(shí)鐘轉(zhuǎn)換器電路。
[0009]圖6圖示出根據(jù)本發(fā)明實(shí)施例的另一時(shí)鐘轉(zhuǎn)換器電路。
[0010]圖7圖示出根據(jù)本發(fā)明實(shí)施例的另一時(shí)鐘轉(zhuǎn)換器電路。
[0011]圖8圖示出用于本發(fā)明實(shí)施例的采樣系統(tǒng)。

【具體實(shí)施方式】
[0012]本發(fā)明實(shí)施例提供了一種時(shí)鐘轉(zhuǎn)換器電路，其可接收第一電壓域的輸入時(shí)鐘信號(hào)并且可產(chǎn)生第二電壓域的電平轉(zhuǎn)換后的輸出時(shí)鐘信號(hào)。轉(zhuǎn)換器電路可包括一對(duì)交叉耦接的晶體管開關(guān)和一對(duì)電容器。每個(gè)開關(guān)的漏極可耦接至一個(gè)電容器，源極耦接至電路電源電壓。開關(guān)的柵極可耦接至另一電容器。一個(gè)電容器可接收真實(shí)輸入時(shí)鐘版本，而另一電容器可接收互補(bǔ)版本。按照交替方式，每個(gè)電容器可激活相對(duì)的晶體管開關(guān)以便在其相應(yīng)輸入時(shí)鐘的激活階段期間對(duì)其電容器進(jìn)行充電。電路可從連接在晶體管開關(guān)之一及其電容器之間的輸出節(jié)點(diǎn)產(chǎn)生第二域的輸出時(shí)鐘。輸出時(shí)鐘可驅(qū)動(dòng)直接連接至輸出節(jié)點(diǎn)的負(fù)載。
[0013]本實(shí)施例的時(shí)鐘轉(zhuǎn)換器電路可通過消除將晶體管柵極電壓提升至高于電源電壓電平來使得每個(gè)晶體管開關(guān)導(dǎo)通的需求而改進(jìn)性能。這一改進(jìn)可減小對(duì)轉(zhuǎn)換器電路中的晶體管開關(guān)和電容器的尺寸要求并且降低轉(zhuǎn)換器電路的功耗。電容器可具有相對(duì)于輸入時(shí)鐘的時(shí)鐘周期的較長(zhǎng)的充電時(shí)間常數(shù)，因此實(shí)現(xiàn)最小尺寸的晶體管開關(guān)。晶體管開關(guān)尺寸的減小可允許更小的電流電源電壓(與前述轉(zhuǎn)換器電路相比)，這將進(jìn)一步降低本發(fā)明實(shí)施例的時(shí)鐘轉(zhuǎn)換器電路的功耗。晶體管開關(guān)和電容器的尺寸的減小還可減小時(shí)鐘轉(zhuǎn)換器電路的硅片面積。
[0014]通過從電路中去除串行耦接的輸出開關(guān)，實(shí)現(xiàn)了根據(jù)本發(fā)明實(shí)施例的時(shí)鐘轉(zhuǎn)換器電路結(jié)構(gòu)的其它改進(jìn)。去除串行耦接的輸出開關(guān)可使得通過時(shí)鐘轉(zhuǎn)換器電路的傳播延遲最小化，其相對(duì)于輸入時(shí)鐘信號(hào)可改進(jìn)輸出時(shí)鐘信號(hào)的相位對(duì)齊。而且，去除串行耦接的輸出開關(guān)及其相關(guān)控制電路進(jìn)一步降低了轉(zhuǎn)換器電路的硅片面積。進(jìn)而，進(jìn)一步降低了本實(shí)施例的轉(zhuǎn)換器電路的功耗。
[0015]圖1圖示出根據(jù)本發(fā)明實(shí)施例的時(shí)鐘轉(zhuǎn)換器電路100。如圖1所示，時(shí)鐘轉(zhuǎn)換器電路100可包括一對(duì)交叉耦接的晶體管開關(guān)110.1，110.2、一對(duì)耦合電容器C1，C2以及一對(duì)級(jí)聯(lián)反相器120.1,120.20每個(gè)晶體管開關(guān)110.1，110.2可具有耦接至電源電壓Vhi的源極。輸出時(shí)鐘CLKtm可直接來自節(jié)點(diǎn)N2，電容器C2在節(jié)點(diǎn)N2處被耦接至晶體管開關(guān)110.2的漏極。
[0016]在第一公共節(jié)點(diǎn)NI處，晶體管開關(guān)110.2的柵極可被耦接至晶體管開關(guān)110.1的漏極。第一耦合電容器Cl可具有在第一公共節(jié)點(diǎn)NI處耦接至晶體管開關(guān)110.1的漏極的第一端以及耦接至第一反相器120.1的輸出的第二端。第一反相器120.1可在其輸入處接收第一域輸入時(shí)鐘信號(hào)CLKin。第一反相器120.1可在輸出處產(chǎn)生互補(bǔ)輸入時(shí)鐘版本,其被標(biāo)記為“CLK#”。第一電容器Cl的第二端還可耦接至第二反相器120.2的輸入。
[0017]在第二公共節(jié)點(diǎn)N2處，晶體管開關(guān)110.1的柵極可被耦接至晶體管開關(guān)110.2的漏極。第二耦合電容器C2可具有在第二節(jié)點(diǎn)N2處耦接至晶體管開關(guān)110.2的漏極的第一端以及耦接至第二反相器120.2的輸出的第二端。第二反相器120.2可在其輸入處接收互補(bǔ)時(shí)鐘CLK#，而且可可在輸出處產(chǎn)生真實(shí)輸入時(shí)鐘版本，其被標(biāo)記為“CLK”。第二節(jié)點(diǎn)N2可被稱為轉(zhuǎn)換器電路100的輸出節(jié)點(diǎn)。負(fù)載電路(在此表示為“Cum/)可直接耦接至用于接收輸出時(shí)鐘CLKotit的輸出節(jié)點(diǎn)N2。
[0018]輸入時(shí)鐘CLKin可以是在兩個(gè)第一域電壓電平(低電平和高電平)之間轉(zhuǎn)換的二進(jìn)制信號(hào)。電路可產(chǎn)生電平轉(zhuǎn)換后的輸出時(shí)鐘CLKot,其在穩(wěn)定狀態(tài)下可在第二電壓域中的低電平和高電平之間交替。電源電壓Vhi可確定輸出CLKotjt的高電壓電平。電源電壓Vhi可產(chǎn)生自在阻抗Rl兩端驅(qū)動(dòng)的電壓源極VKEF。電路設(shè)計(jì)人員可通過改變Vkef以設(shè)置輸出時(shí)鐘CLKout的高電壓電平以適應(yīng)各個(gè)應(yīng)用要求來設(shè)計(jì)電源電壓VHI。
[0019]在操作期間，每個(gè)開關(guān)晶體管110.1，110.2可基于輸入時(shí)鐘CLKin的電壓電平交替方式激活，并且將相應(yīng)稱合電容器Cl, C2朝著第一域高電壓電平充電。第一域高電壓電平可與每個(gè)反相器120.1,120.2的電源電壓Vinv相關(guān)。對(duì)耦合電容器Cl，C2充電所需的時(shí)間可基于每個(gè)電容器的各自的尺寸、每個(gè)晶體管110.1，110.2的”導(dǎo)通”電阻、電阻Rl和輸入時(shí)鐘信號(hào)CLKin的周期。耦合電容器的充電時(shí)間常數(shù)可相對(duì)于輸入時(shí)鐘CLKin的時(shí)鐘周期較長(zhǎng)。電路人員可根據(jù)轉(zhuǎn)換器電路100的操作要求(即，期望的第二域電壓電平和/或輸入時(shí)鐘CLKin的時(shí)鐘周期)來調(diào)節(jié)電容器尺寸。按照這樣的方式，第一域高電壓電平可被用于設(shè)置用于電平轉(zhuǎn)換后的輸出時(shí)鐘CLKotjt的第二域低電壓電平。因此，輸出時(shí)鐘CLKotjt可具有在針對(duì)高電壓電平的大致Vhi以及針對(duì)低電壓電平的大致(Vh1-Vinv)之間交替的電壓。
[0020]如所述，輸出時(shí)鐘CLKotit可驅(qū)動(dòng)容性負(fù)載C_。容性負(fù)載(:_可包括輸出時(shí)鐘CLKtjuJg電壓電平上的衰減。CLKtm低電壓電平可由下面的式子表示:Vh1-Vinv*(C2/C2+Cload)。電路設(shè)計(jì)人員可基于將被驅(qū)動(dòng)的負(fù)載的電容將調(diào)節(jié)電容器C2的尺寸以便為輸出時(shí)鐘信號(hào)CLKott設(shè)置期望的低電壓電平。圖1所示的電阻器Rl圖示出較高的阻抗源極接收電壓Vkef可在轉(zhuǎn)換器電路100的較低的電流水平下被用來產(chǎn)生源極電勢(shì)VHI。更高的阻抗參考電壓可比具有低輸出阻抗的基準(zhǔn)消耗較少能量。
[0021]雖然圖1所示的晶體管開關(guān)110.1，110.2被示出為PMOS晶體管開關(guān)，但是時(shí)鐘轉(zhuǎn)換器電路還可配置為NMOS晶體管開關(guān)。以NMOS晶體管開關(guān)配置的時(shí)鐘轉(zhuǎn)換器電路的輸出時(shí)鐘可電平轉(zhuǎn)移至比第一域輸入時(shí)鐘更低的第二域電壓電平(即，產(chǎn)生下移輸出時(shí)鐘)。
[0022]圖2是仿真出圖1的時(shí)鐘轉(zhuǎn)換器電路的啟動(dòng)操作的示圖200。對(duì)于圖2所示的仿真操作，電源電壓Vhi可被設(shè)置為2.5V,反相器電源電壓Vinv可被設(shè)置為1.25V。因此,輸入時(shí)鐘CLKin可在大致0V-1.25V之間振蕩。類似地，真實(shí)時(shí)鐘版本CLK和互補(bǔ)版本時(shí)鐘CLK#還可在大致0V-1.25V之間振蕩。如所示，在OnS至大致0.2nS之間，真實(shí)時(shí)鐘CLK可被設(shè)置在1.25V，這可開始將電容器C2充電至1.25V。輸出時(shí)鐘CLKqut可在該期間處于0V。在
0.2nS和0.4nS之間，真實(shí)時(shí)鐘CLK可轉(zhuǎn)換至0V，從而將輸出時(shí)鐘CLKqut轉(zhuǎn)換至-1.25V。時(shí)鐘轉(zhuǎn)換器電路可按照這樣的方式操作，直到電容器C2兩端的電壓被充電至1.25V。
[0023]對(duì)C2充電所需的時(shí)間取決于電容器的尺寸、晶體管110.2的”導(dǎo)通”電阻、Rl的電阻以及輸入時(shí)鐘CLKin的周期。如所述，電容器Cl，C2的充電時(shí)間常數(shù)可相對(duì)于輸入時(shí)鐘CLKin的周期較大，這可實(shí)現(xiàn)尺寸最小的晶體管開關(guān)110.1，110.2，因此減小了轉(zhuǎn)換器電路100的娃片面積。
[0024]在對(duì)電容器C2充電時(shí)，電路100可進(jìn)入穩(wěn)態(tài)操作。圖3是仿真出圖1的時(shí)鐘轉(zhuǎn)換器電路的穩(wěn)態(tài)操作的示圖300。在穩(wěn)態(tài)操作期間，輸出時(shí)鐘CLKqut可在大致1.25V-2.5V之間振蕩。如所示，輸出時(shí)鐘CLKot可大致與總體輸入時(shí)鐘CLKin相位對(duì)齊。
[0025]圖4是仿真出圖1的時(shí)鐘轉(zhuǎn)換器電路的操作的示圖400。在圖4的時(shí)間跨度中，輸入時(shí)鐘CLKin和輸出時(shí)鐘CLKqut的轉(zhuǎn)換未單獨(dú)不出。對(duì)于圖4所不的仿真操作,輸入時(shí)鐘CLKin可在0-1.25V之間振蕩，同時(shí)輸出時(shí)鐘CLKqut可在穩(wěn)態(tài)操作期間在大致1.25V-2.5V之間交替。
[0026]如所示，時(shí)鐘轉(zhuǎn)換器電路的啟動(dòng)可發(fā)生在大致0-1.15 μ S之間，在這期間電容器C2可充電至大致1.25V。當(dāng)電容器C2被充電(大致1.MliS之后)時(shí)，時(shí)鐘轉(zhuǎn)換器電路可進(jìn)入穩(wěn)態(tài)操作，而且輸出時(shí)鐘CLKtot可在大致1.25V-2.5V之間振蕩。圖2_4所示的仿真的充電時(shí)間和電壓出于示例目的而被提供，其并不將轉(zhuǎn)換器電路100的應(yīng)用限制至仿真中描述的時(shí)間和電壓。
[0027]圖5圖示出根據(jù)本發(fā)明實(shí)施例的利用NMOS晶體管開關(guān)配置的時(shí)鐘轉(zhuǎn)換器電路500。如圖5所示，轉(zhuǎn)換器電路可包括一對(duì)交叉耦接的晶體管開關(guān)510.1,510.2、一對(duì)耦合電容器Cl，C2、以及一對(duì)級(jí)聯(lián)反相器520.1,520.20每個(gè)晶體管開關(guān)510.1，510.2可具有耦接至電源電壓Vuj的源極。輸出時(shí)鐘CLKotit可來自公共節(jié)點(diǎn)Ν2，電容器C2可在公共節(jié)點(diǎn)Ν2被耦接至晶體管開關(guān)510.2的漏極。
[0028]在第一公共節(jié)點(diǎn)NI處，晶體管開關(guān)510.2的柵極可被耦接至晶體管開關(guān)510.1的漏極。第一耦合電容器Cl可具有在第一公共節(jié)點(diǎn)NI處耦接至晶體管開關(guān)510.1的漏極的第一端以及耦接至第一反相器520.1的輸出的第二端。第一反相器520.1可在其輸入處接收輸入時(shí)鐘CLKin。第一反相器520.1可在其輸出處產(chǎn)生互補(bǔ)輸入時(shí)鐘版本,其被標(biāo)記為“CLK#”。第一電容器Cl的第二端和第一反相器520.1的輸出還可耦接至第二反相器520.2的輸入。
[0029]在第二公共節(jié)點(diǎn)N2處，晶體管開關(guān)510.1的柵極可被耦接至晶體管開關(guān)510.2的漏極。第二耦合電容器C2可具有在第二節(jié)點(diǎn)N2處耦接至晶體管開關(guān)510.2漏極的第一端以及耦接至第二反相器520.2的輸出的第二端。第二反相器520.2可在其輸入處接收互補(bǔ)時(shí)鐘CLK#，而且可在其輸出處產(chǎn)生真實(shí)輸入時(shí)鐘版本，其被標(biāo)記為“CLK”。第二節(jié)點(diǎn)N2可被稱為轉(zhuǎn)換器電路100的輸出節(jié)點(diǎn)。在此被表示為“Cum”的負(fù)載電路可直接耦接至輸出節(jié)點(diǎn)N2，用于接收輸出時(shí)鐘CLKqut。
[0030]轉(zhuǎn)換器電路500可以按照與圖1的轉(zhuǎn)換器電路100類似的方式操作，但是，基于針對(duì)反相器520.1,520.2的Vinv的電源電壓，輸出時(shí)鐘CLKot可相對(duì)于輸入時(shí)鐘CLKin的電壓電平向下轉(zhuǎn)移。在實(shí)施例中，時(shí)鐘轉(zhuǎn)換器電路500可被高阻抗源極驅(qū)動(dòng)，在此被表示為通過電阻器Rl驅(qū)動(dòng)以產(chǎn)生晶體管電源電壓Vm的源極電勢(shì)VKEF。
[0031]通過去除時(shí)鐘轉(zhuǎn)換器電路內(nèi)的一個(gè)反相器并且利用輸入時(shí)鐘CLKin直接驅(qū)動(dòng)輸出節(jié)點(diǎn)電容器，輸入時(shí)鐘CLKin和輸出時(shí)鐘CLKot之間的轉(zhuǎn)換延遲可被最小化。圖6圖示出根據(jù)本發(fā)明實(shí)施例的單個(gè)反相器時(shí)鐘轉(zhuǎn)換器電路600。如圖6所示，時(shí)鐘轉(zhuǎn)換器電路600可包括一對(duì)交叉稱接的晶體管開關(guān)610.1,610.2、一對(duì)稱合電容器Cl, C2和反相器620。每個(gè)晶體管開關(guān)610.1，610.2可具有耦接至電源電壓Vhi的源極。輸出時(shí)鐘CLKtot可來自公共節(jié)點(diǎn)N2，電容器C2可在公共節(jié)點(diǎn)N2被耦接至晶體管開關(guān)610.2的漏極。
[0032]在第一公共節(jié)點(diǎn)NI處，晶體管開關(guān)610.2的柵極可被耦接至晶體管開關(guān)610.1的漏極。第一耦合電容器Cl可具有耦接至第一公共節(jié)點(diǎn)NI的第一端以及耦接至反相器620輸出的第二端。在第二公共節(jié)點(diǎn)N2處，晶體管開關(guān)610.1的柵極可被耦接至晶體管開關(guān)610.2的漏極。第二耦合電容器C2可具有耦接至第二公共節(jié)點(diǎn)N2的第一端以及耦接至反相器620輸入的第二端，其還可接收第一域輸入時(shí)鐘CLKin。在一個(gè)實(shí)施例中，時(shí)鐘轉(zhuǎn)換器電路600可被高阻抗源極(在此被示出為通過電阻器Rl驅(qū)動(dòng)的源極電勢(shì)Vkef)驅(qū)動(dòng)。反相器620可接收電源電壓VINV。
[0033]時(shí)鐘轉(zhuǎn)換器電路600可按照與圖1的電路100類似的方式進(jìn)行操作。但是，通過將輸入時(shí)鐘CLKIN直接耦接至輸出節(jié)點(diǎn)電容器C2，時(shí)鐘轉(zhuǎn)換器電路600可相對(duì)于圖1的時(shí)鐘轉(zhuǎn)換器電路100使得輸入時(shí)鐘CLKin和輸出時(shí)鐘CLKtot之間的轉(zhuǎn)換延遲最小化。
[0034]圖7圖示出根據(jù)本發(fā)明實(shí)施例的利用NMOS晶體管開關(guān)配置的單個(gè)反相器時(shí)鐘轉(zhuǎn)換器電路700。如圖7所示，時(shí)鐘轉(zhuǎn)換器電路700可包括一對(duì)交叉耦接的晶體管開關(guān)710.1，710.2、一對(duì)耦合電容器C1，C2和反相器720。每個(gè)晶體管開關(guān)710.1,710.2可具有耦接至電源電壓Vuj的源極。輸入時(shí)鐘CLKin可被耦接至反相器720的輸入。輸出時(shí)鐘CLKtm可來自公共節(jié)點(diǎn)N2，電容器C2可在公共節(jié)點(diǎn)N2被耦接至晶體管開關(guān)710.2的漏極。
[0035]在第一公共節(jié)點(diǎn)NI處，晶體管開關(guān)710.2可的柵極被耦接至晶體管開關(guān)710.1的漏極。第一耦合電容器Cl可具有耦接至第一公共節(jié)點(diǎn)NI的第一端以及耦接至反相器720的輸出的第二端。在第二公共節(jié)點(diǎn)N2處，晶體管開關(guān)710.1的柵極可被耦接至晶體管開關(guān)710.2的漏極。第二耦合電容器C2可具有耦接至第二公共節(jié)點(diǎn)N2的第一端以及耦接至反相器720輸入的第二端。
[0036]時(shí)鐘轉(zhuǎn)換器電路700可按照與圖6的時(shí)鐘轉(zhuǎn)換器電路600類似的方式進(jìn)行操作(針對(duì)相反的電壓極性)。第二域輸出時(shí)鐘CLKotjt可以是第一域輸入時(shí)鐘CLKin的下移版本。在一個(gè)實(shí)施例中，時(shí)鐘轉(zhuǎn)換器電路700可被高阻抗源極驅(qū)動(dòng)，在此被示出為通過電阻器Rl驅(qū)動(dòng)的源極電勢(shì)￥_。
[0037]圖8圖示出用于本發(fā)明實(shí)施例的采樣系統(tǒng)800。采樣系統(tǒng)800可被實(shí)現(xiàn)為模數(shù)轉(zhuǎn)換器(“ADC”)、數(shù)模轉(zhuǎn)換器(“0纟(:”)、乘法0八(:、采樣保持系統(tǒng)、或任意其它類似采樣系統(tǒng)。如圖8(a)所示，采樣系統(tǒng)800可包括一串級(jí)聯(lián)的緩沖器810.1-810.4、時(shí)鐘轉(zhuǎn)換器電路820和采樣電路830。采樣電路830可接收輸入信號(hào)SIGin并產(chǎn)生采樣的輸出信號(hào)SIGTOT。級(jí)聯(lián)的緩沖器810.1-810.4可產(chǎn)生用于采樣電路830的各種控制時(shí)鐘。采樣時(shí)鐘SAMPLEm可被輸入至第一緩沖器810.1。采樣時(shí)鐘SAMPLEm可通過緩沖器810.1和810.2而延遲。緩沖器810.2可產(chǎn)生控制時(shí)鐘INPUTaK。緩沖器810.3可產(chǎn)生控制時(shí)鐘SH0RTaK。時(shí)鐘轉(zhuǎn)換器820可產(chǎn)生電平轉(zhuǎn)換控制時(shí)鐘CLAMPm。
[0038]圖8(b)提供了采樣電路830的框圖。采樣電路830可包括一組晶體管開關(guān)SW1-SW4、輸入電容器Cl和積分電容器Cint以及運(yùn)算放大器(“op-amp”) 840。第一開關(guān)SWl可由控制時(shí)鐘INPUTm控制。第二開關(guān)SW2可由控制時(shí)鐘SHORTm控制。第三開關(guān)SW3可由控制時(shí)鐘SAMPLEm控制。第四開關(guān)SW4可由控制時(shí)鐘CLAMPm控制，其可以被時(shí)鐘轉(zhuǎn)換器820向下移動(dòng)。
[0039]第一開關(guān)SWl的第一端可接收輸入信號(hào)SIGin,第二端可被稱接至電容器Cl的一端。第一開關(guān)SWl的第二端可進(jìn)一步耦接至第二開關(guān)SW2的第一端。第二開關(guān)SW2可具有接地GND的第二端。電容器Cl的另一端可被耦接至第三開關(guān)SW3的第一輸入端以及運(yùn)算放大器840的輸入。第三開關(guān)SW3的第二端可被耦接至接地GND。運(yùn)算放大器840的輸出可跨過積分電容器Cint被耦接至運(yùn)算放大器輸入。運(yùn)算放大器840可產(chǎn)生輸出信號(hào)SIGtot。第四開關(guān)SW4可具有耦接至運(yùn)算放大器840的輸出的第一端以及接地GND的第二端。
[0040]在操作期間，控制時(shí)鐘INPUTm和SAMPLEm可基于輸入信號(hào)SIGin控制電容器Cl至電壓電平的充電。圖8(c)是仿真出采樣電路830的操作的示圖。圖8(c)圖示出期間電容器Cl被充電的“采樣時(shí)間”?？刂茣r(shí)鐘INPUTm和SAMPLEm可在0V-1.25V之間變化。在該時(shí)間期間，運(yùn)算放大器840的輸出可經(jīng)由第四開關(guān)SW4連接至接地GND。在對(duì)輸入信號(hào)SIGin采樣時(shí)，控制時(shí)鐘SHORTm和CLAMPm可控制Cl的電荷至運(yùn)算放大器840的應(yīng)用，其可產(chǎn)生輸出信號(hào)SIGot。圖8(c)圖示出期間運(yùn)算放大器840可產(chǎn)生輸出信號(hào)SIGotit的“增益時(shí)間”。
[0041]如所示，電平轉(zhuǎn)換控制時(shí)鐘CLAMPm可大致在0.6V_1.75V的范圍內(nèi)變化?？刂茣r(shí)鐘CLAMPmW增大的電壓可降低第四開關(guān)SW4的“導(dǎo)通”電阻，因此降低開關(guān)的切換時(shí)間。降低的切換時(shí)間可使得采樣電路830的邊沿至邊沿的定時(shí)最小化，這將最大化輸入信號(hào)SIGin的采樣時(shí)間并且最大化運(yùn)算放大器840的產(chǎn)生輸出信號(hào)SIGtot的增益時(shí)間。
[0042]在此具體圖示并說明了本發(fā)明多個(gè)實(shí)施例。但是，應(yīng)該理解的是上述指教覆蓋了對(duì)本發(fā)明的修改和變形。在其它情況下，沒有詳細(xì)描述公知的操作、組件和電路，從而使得不會(huì)使得實(shí)施例不清晰。應(yīng)該理解的是，此處公開的具體結(jié)構(gòu)及功能細(xì)節(jié)可能是代表性的而且不一定會(huì)限制實(shí)施例的范圍。
[0043]本領(lǐng)域技術(shù)人員根據(jù)前述說明可以理解的是，可以按照各種形式實(shí)現(xiàn)本發(fā)明，而且各實(shí)施例可單獨(dú)或組合實(shí)現(xiàn)。因此，雖然已經(jīng)結(jié)合具體示例描述了本發(fā)明實(shí)施例，但是本發(fā)明實(shí)施例和/或方法的真實(shí)范圍并不限于此，因?yàn)楸绢I(lǐng)域技術(shù)人員在學(xué)習(xí)了附圖、說明書和所附權(quán)利要求之后容易想到其他修改。
【權(quán)利要求】
1.一種電平轉(zhuǎn)換器電路，包括: 一對(duì)電容器，它們的第一端分別耦接至相反的時(shí)鐘信號(hào)源； 一對(duì)交叉耦接的晶體管開關(guān)，每個(gè)晶體管開關(guān)在源極至漏極的路徑上連接在電源電壓與相應(yīng)電容器的第二端之間并且在柵極處連接至另一電容器的第二端；以及 電平轉(zhuǎn)換器電路的輸出端直接來自電容器的第二端之一。
2.根據(jù)權(quán)利要求1所述的電路，進(jìn)一步包括一對(duì)級(jí)聯(lián)反相器，第一反相器的輸出耦接至第一個(gè)電容器，第二反相器的輸出耦接至第二個(gè)電容器，第一反相器將時(shí)鐘輸入耦接至電平轉(zhuǎn)換器電路。
3.根據(jù)權(quán)利要求1所述的電路，進(jìn)一步包括反相器，反相器的輸入耦接至第一個(gè)電容器并且將時(shí)鐘輸入耦接至電平轉(zhuǎn)換器電路，反相器的輸出耦接至第二個(gè)電容器。
4.根據(jù)權(quán)利要求3所述的電路，其中進(jìn)入電平轉(zhuǎn)換器電路的時(shí)鐘輸入被耦接至電容器的第一端，電平轉(zhuǎn)換器電路的輸出端被耦接至電容器的第二端。
5.根據(jù)權(quán)利要求1所述的電路，其中根據(jù)用于電路的制造工藝使得晶體管開關(guān)的尺寸最小化。
6.根據(jù)權(quán)利要求1所述的電路，其中電容器的每個(gè)都具有大于時(shí)鐘信號(hào)源的時(shí)鐘周期的充電時(shí)間常數(shù)。
7.根據(jù)權(quán)利要求1所述的電路，其中晶體管開關(guān)是PMOS晶體管開關(guān)。
8.根據(jù)權(quán)利要求7所述的電路，其中每個(gè)晶體管開關(guān)在高于電源電壓的晶體管閾值電壓內(nèi)變得導(dǎo)通。
9.根據(jù)權(quán)利要求1所述的電路，其中晶體管開關(guān)是NMOS晶體管開關(guān)。
10.根據(jù)權(quán)利要求9所述的電路，其中每個(gè)晶體管開關(guān)在低于電源電壓的晶體管閾值電壓內(nèi)變得導(dǎo)通。
11.一種電平轉(zhuǎn)換器電路，包括: 一對(duì)電容器，它們的第一端分別耦接至相反的時(shí)鐘信號(hào)源； 一對(duì)交叉耦接的晶體管開關(guān)，每個(gè)晶體管開關(guān)在源極至漏極的路徑上連接在電源電壓與相應(yīng)電容器的第二端之間并且在柵極處連接至另一電容器的第二端，每個(gè)晶體管開關(guān)在其柵極處的電壓基于電源電壓而克服晶體管閾值電壓時(shí)變得導(dǎo)通；以及 電平轉(zhuǎn)換器電路的輸出端直接來自電容器的第二端之一。
12.根據(jù)權(quán)利要求11所述的電路，進(jìn)一步包括一對(duì)級(jí)聯(lián)反相器，第一反相器的輸出耦接至第一個(gè)電容器，第二反相器的輸出耦接至第二個(gè)電容器，第一反相器將時(shí)鐘輸入耦接至電平轉(zhuǎn)換器電路。
13.根據(jù)權(quán)利要求11所述的電路，進(jìn)一步包括反相器，反相器的輸入耦接至第一個(gè)電容器并且將時(shí)鐘輸入耦接至電平轉(zhuǎn)換器電路，反相器的輸出耦接至第二個(gè)電容器。
14.根據(jù)權(quán)利要求11所述的電路，其中晶體管開關(guān)是PMOS晶體管開關(guān)。
15.根據(jù)權(quán)利要求11所述的電路，其中晶體管開關(guān)是NMOS晶體管開關(guān)。
16.根據(jù)權(quán)利要求11所述的電路，其中電容器的每個(gè)都具有大于時(shí)鐘信號(hào)源的時(shí)鐘周期的充電時(shí)間常數(shù)。
17.一種電平轉(zhuǎn)換器電路，包括: 一對(duì)電容器； 一對(duì)交叉耦接的晶體管開關(guān)，每個(gè)晶體管開關(guān)在源極至漏極的路徑上連接在電源電壓與相應(yīng)電容器的第一端之間并且在柵極處連接至另一電容器的第一端，每個(gè)晶體管開關(guān)在其柵極處的電壓基于電源電壓而克服晶體管閾值電壓時(shí)變得導(dǎo)通；以及電平轉(zhuǎn)換器電路的輸出端直接來自電容器的第一端之一；以及反相器，反相器的輸入耦接至第一個(gè)電容器的第二端并且將時(shí)鐘輸入耦接至電平轉(zhuǎn)換器電路，反相器的輸出耦接至第二個(gè)電容器的第二端。
18.根據(jù)權(quán)利要求17所述的電路，其中晶體管開關(guān)是PMOS晶體管開關(guān)。
19.根據(jù)權(quán)利要求17所述的電路，其中晶體管開關(guān)是NMOS晶體管開關(guān)。
20.根據(jù)權(quán)利要求17所述的電路，其中電容器的每個(gè)都具有大于時(shí)鐘信號(hào)源的時(shí)鐘周期的充電時(shí)間常數(shù)。
21.—種電平轉(zhuǎn)換器電路,包括: 一對(duì)晶體管開關(guān)，每個(gè)晶體管開關(guān)的柵極耦接至相對(duì)晶體管的漏極，每個(gè)晶體管開關(guān)的源極耦接至電源電壓，每個(gè)晶體管漏極耦接至相應(yīng)電容器的第一端； 第一電容器，其具有接收輸入時(shí)鐘信號(hào)的互補(bǔ)版本的第二端； 第二電容器，其具有接收輸入時(shí)鐘信號(hào)的真實(shí)版本的第二端；以及 連接在晶體管開關(guān)之一及其相應(yīng)電容器之間的輸出節(jié)點(diǎn)，直接耦接至負(fù)載的輸出節(jié)點(diǎn)。
22.根據(jù)權(quán)利要求21所述的電路，進(jìn)一步包括第一反相器，其輸出耦接至第一電容器的第二端而且其輸入用于接收輸入時(shí)鐘信號(hào)。
23.根據(jù)權(quán)利要求22所述的電路，進(jìn)一步包括第二反相器，其輸出耦接至第二電容器的第二端而且其輸入耦接至第一反相器的輸出。
24.根據(jù)權(quán)利要求21所述的電路，其中電源電壓由具有高輸出阻抗的器件產(chǎn)生。
25.根據(jù)權(quán)利要求21所述的電路，其中晶體管開關(guān)是PMOS晶體管開關(guān)。
26.根據(jù)權(quán)利要求21所述的電路，其中晶體管開關(guān)是NMOS晶體管開關(guān)。
27.根據(jù)權(quán)利要求21所述的電路，其中根據(jù)用于電路的制造工藝使得晶體管開關(guān)的尺寸最小化。
28.根據(jù)權(quán)利要求21所述的電路，其中電容器的每個(gè)都具有大于時(shí)鐘信號(hào)源的時(shí)鐘周期的充電時(shí)間常數(shù)。
【文檔編號(hào)】H03L3/00GK104205641SQ201380011903
【公開日】2014年12月10日 申請(qǐng)日期:2013年3月1日 優(yōu)先權(quán)日:2012年3月1日
【發(fā)明者】S·巴徳斯利, P·迪羅尼恩 申請(qǐng)人:美國(guó)亞德諾半導(dǎo)體公司