一種線性化共柵cmos低噪聲放大器電路的制作方法
【專利摘要】本發(fā)明公開了一種線性化共柵CMOS低噪聲放大器電路，該電路為差分對稱結(jié)構(gòu)，包括了輸入級(M1)、級聯(lián)級(M2)、畸變消除級(M1a)，射頻差分信號分別從輸入級輸入，經(jīng)放大后的差分輸出信號分別從級聯(lián)級輸出，畸變消除級連接在級聯(lián)級，為工作在弱反型區(qū)的PMOS晶體管。本發(fā)明的優(yōu)點在于：可以顯著提高LNA的線性度，并同時可以獲得較高的增益，以及較低的噪聲性能。
【專利說明】一種線性化共柵CMOS低噪聲放大器電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于集成電路領(lǐng)域，尤其涉及一種低噪聲放大器設(shè)計技術(shù)。

【背景技術(shù)】
[0002] CMOS工藝的等比例縮減使得我們能夠容易地設(shè)計出低噪聲、低功耗的放大器。然 而，CMOS晶體管的線性度卻由于電源電壓遞減和遷移率的退化而惡化，這一挑戰(zhàn)催生了若 干線性化技術(shù)。
[0003] 回溯過去，個中最有效的線性化方法是多柵晶體管（MGTR)技術(shù)（即，T. ff.Kim,B.-K.Kim,and K.-R.Lee, "Highly linear receiver front-end adopting M0SFET transconductance linearization by multiple gated transistors,，'IEEE J. Solid-State Circuits, vol. 39, no. 1，pp. 223 - 229, Jan. 2004)，如圖 1 所不，該技術(shù)通過 在主晶體管旁邊并聯(lián)一個工作在弱反型區(qū)的，具有正的三階非線性系數(shù)的輔助管，來抵消 主管的負(fù)三階非線性系數(shù)。進(jìn)而在一個較寬的偏置電壓范圍內(nèi)增加了電路的線性度。盡 管如此，但在高頻下，二階非線性系數(shù)和輸入網(wǎng)絡(luò)的相互作用通常限制了該技術(shù)的實際效 果。于是，改進(jìn)的導(dǎo)數(shù)疊加方法被提出，來緩解該矛盾，但伴之的是輸入匹配網(wǎng)絡(luò)結(jié)構(gòu)變得 復(fù)雜° 之后，出現(xiàn)了后失真技術(shù)（Tae-Sung Kim, Byung-Sung Kim, Post-linearization of cascode CMOS low noise amplifier using folded PM0S IMD sinker, IEEE Microwave and Wireless Components Letters, VOL. 16, NO. 4, 2006)，如圖 2 所不，三階交調(diào)分量 IM3 消除 器的控制電壓可以從共源極輸入晶體管的輸出節(jié)點采樣，結(jié)果簡化了對輸入匹配網(wǎng)路的影 響，然而，其基波電流的泄漏使得該技術(shù)存在增益下降的問題。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明所要解決的技術(shù)問題在于克服上述技術(shù)的缺陷，提出一種即可以提高LNA 的線性度，并同時可以獲得較高的增益的線性化共柵CMOS低噪聲放大器（LNA)電路。
[0005] 本發(fā)明是通過以下技術(shù)手段解決上述技術(shù)問題的：一種線性化共柵CMOS低噪聲 放大器電路為差分對稱結(jié)構(gòu)，包括了輸入級（Ml)、級聯(lián)級（M2)、畸變消除級（Mia)，射頻差 分信號分別從輸入級輸入，經(jīng)放大后的差分輸出信號分別從級聯(lián)級輸出，畸變消除級連接 在級聯(lián)級，為工作在弱反型區(qū)的PM0S晶體管。
[0006] 本發(fā)明進(jìn)一步具體為：所述輸入級包括左右NM0S管對M1，級聯(lián)級包括左右PM0S 管對M2以及左右電感對Ladd，電感Ld和電容Cd為低噪放負(fù)載；
[0007] 其中，左NM0S管Ml的漏極通過結(jié)點X連接于左PM0S管M2的源極；其右NM0S管 Ml的漏極連接于右PM0S管M2的源極；同時，左NM0S管Ml的源極為輸入信號的正端+Vin， 右NM0S管Ml的源極為輸入信號的負(fù)端-Vin，左右NM0S管對Ml的源極節(jié)點分別連接到地， 偏置電壓Vbl經(jīng)偏置電阻與左右NM0S管對Ml的柵極相連，依次串聯(lián)的信號源Vs和信號源 內(nèi)阻2Rs，分別通過左右隔直電容，串接于左右NM0S管對Ml的源極；
[0008] 本發(fā)明進(jìn)一步具體為：級聯(lián)級的左PM0S管M2的柵極通過左電感Ladd連接到電源 VDD、右PMOS管M2的柵極通過右電感Ladd連接到電源VDD、左右PMOS管對M2的漏極均通過 并聯(lián)諧振的電感Ld和電容Cd連接到電源VDD ;
[0009] 本發(fā)明進(jìn)一步具體為：畸變消除級包括左右PMOS管對Mia、左右柵極隔直電容，以 及左右柵極偏置電阻。其中，左NM0S管Mia的柵極通過左柵極隔直電容連接到左PM0S管 M2的源極，左NM0S管Mia的漏極連接到右PM0S管M2的源極；右NM0S管Mia的柵極通過 右柵極隔直電容連接到右PM0S管M2的源極，右NM0S管Mia的漏極連接到左PM0S管M2的 源極，左右NM0S管Mia對管的源極連接到一起，接到電源V DD，左右NM0S管對Mia的柵極分 別通過左右柵極偏置電阻連接到偏置電壓Vb。
[0010] 本發(fā)明進(jìn)一步優(yōu)化為：所述輸入級還包括兩個電容Ccl，左NM0S管Ml的源極通過 左Cel連接于右NM0S管Ml的柵極，右NM0S管Ml的源極通過右Cel連接于左NM0S管Ml 的柵極。
[0011] 本發(fā)明進(jìn)一步優(yōu)化為：所述輸入級還包括兩個電感Ls，左右NM0S管對Ml的源極 節(jié)點分別通過左右電感Ls連接到地。
[0012] 本發(fā)明進(jìn)一步優(yōu)化為：所述輸入級的左右NM0S管對Ml的襯底交叉連接到其源極。
[0013] 本發(fā)明進(jìn)一步優(yōu)化為：所述級聯(lián)級還包括左右附加電容對Cadd，左附加電容Cadd連 接在左PM0S管M2的柵極和源極之間，右附加電容C add連接在右PM0S管M2的柵極和源極 之間。
[0014] 本發(fā)明進(jìn)一步優(yōu)化為：所述級聯(lián)級還包括左右耦合電容對Cc2,左PM0S管M2的源 極通過左耦合電容Cc2連接到右PM0S管M2的柵極，右PM0S管M2的源極通過右耦合電容 Cc2連接到左PM0S管M2的柵極。
[0015] 本發(fā)明的有益效果：
[0016] 本發(fā)明可以顯著提高LNA的線性度，并同時可以獲得較高的增益，以及較低的噪 聲性能。

【專利附圖】

【附圖說明】
[0017] 圖1是現(xiàn)有多柵晶體管（MGTR)技術(shù)的電路原理圖。
[0018] 圖2是現(xiàn)有后失真技術(shù)的電路原理圖。
[0019] 圖3是本發(fā)明一種線性化共柵CMOS低噪聲放大器電路的原理圖；
[0020] 圖4是本發(fā)明一種線性化共柵CMOS低噪聲放大器電路的增益結(jié)果曲線；
[0021] 圖5是本發(fā)明一種線性化共柵CMOS低噪聲放大器電路噪聲結(jié)果曲線
[0022] 圖6是本發(fā)明一種線性化共柵CMOS低噪聲放大器電路在線性化處理前后的IIP3 結(jié)果圖

【具體實施方式】
[0023] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。
[0024] 請參閱圖3,整體上，本發(fā)明一種線性化共柵CMOS低噪聲放大器電路為差分對稱 結(jié)構(gòu)，射頻差分信號分別從差分對管Ml的源極輸入。經(jīng)放大后的差分輸出信號分別從M2 的漏極輸出。V b、Vbl為管子Mla、Ml提供偏置電壓。具體地，本發(fā)明一種線性化共柵CMOS低 噪聲放大器電路包括了輸入級（Ml)、級聯(lián)級（M2)、畸變消除級（Mia)。
[0025] 其中，輸入級包括左右NM0S管對Ml、兩個電容Cel、兩個電感Ls。
[0026] 級聯(lián)級包括左右PM0S管對M2、左右附加電容對Cadd、左右耦合電容對Cc2、以及左 右電感對L add。圖3中的電感Ld和電容Cd為低噪放負(fù)載。
[0027] 其中，左NM0S管Ml的漏極通過結(jié)點X連接于左PM0S管M2的源極，左NM0S管Ml 的源極通過左Cel連接于右NM0S管Ml的柵極；其右匪0S管Ml的漏極連接于右PM0S管M2 的源極，右NM0S管Ml的源極通過右Cel連接于左NM0S管Ml的柵極；同時，左NM0S管Ml 的源極為輸入信號的正端+Vin，右NM0S管Ml的源極為輸入信號的負(fù)端-Vin，左右NM0S管 對Ml的源極節(jié)點分別通過左右電感Ls連接到地。左右NM0S管對Ml的襯底交叉連接到其 源極。偏置電壓Vbl經(jīng)過大的偏置電阻與左右NM0S管對Ml的柵極相連。依次串聯(lián)的信號 源Vs和信號源內(nèi)阻2Rs，分別通過左右隔直電容，串接于左右NM0S管對Ml的源極。
[0028] 級聯(lián)級的左附加電容Cadd連接在左PM0S管M2的柵極和源極之間，左PM0S管M2 的源極通過左耦合電容Cc2連接到右PM0S管M2的柵極；右附加電容C add連接在右PM0S管 M2的柵極和源極之間，右PM0S管M2的源極通過右耦合電容Cc2連接到左PM0S管M2的柵 極；此外，左PM0S管M2的柵極通過左電感L add連接到電源VDD、右PM0S管M2的柵極通過右 電感Ladd連接到電源V DD、左右PM0S管對M2的漏極均通過并聯(lián)諧振的電感Ld和電容Cd連 接到電源VDD。
[0029] 再進(jìn)一步地，畸變消除級包括左右PM0S管對Mia、左右柵極隔直電容，以及左右柵 極偏置電阻。其中，左NM0S管Mia的柵極通過左柵極隔直電容連接到左PM0S管M2的源極， 左NM0S管Mia的漏極連接到右PM0S管M2的源極；右NM0S管Mia的柵極通過右柵極隔直 電容連接到右PM0S管M2的源極，右NM0S管Mia的漏極連接到左PM0S管M2的源極。左右 NM0S管Mia對管的源極連接到一起，接到電源VDD。左右NM0S管對Mia的柵極分別通過左 右柵極偏置電阻連接到偏置電壓V b。
[0030] 該LNA電路采用0· 18 μ m RF CMOS工藝實現(xiàn)。附加電容Cadd的容值為125fF。作 為輔助器件的畸變消除級的PMOS Mia在Vb = 1. 36V時開通以提供線性化效果，而在Vb直 接連接到VDD上時截止以關(guān)閉線性化功能。在1. 8V電源電壓下，芯片偏置電流僅為3. 8mA。 圖4給出了 LNA增益在有無線性化時的對比。特別地，在中心頻率2GHz處，線性化處理的 LNA的增益測量值達(dá)到了 12. 9dB，而未做線性化處理的LNA的增益只有約11. 5dB。即增益 提高了 1. 4dB。圖5給出了噪聲指數(shù)結(jié)果，表明線性化處理后，在中心頻率2GHz處，噪聲指 數(shù)為3. 4dB。采用等幅雙音2. 0GHz、2. 005GHz的測試信號，如圖6所示，線性化之后的IIP3 達(dá)到了 15dBm，線性度提高了 8.2dB。以上測試結(jié)果表明，該LNA取得好的線性度和增益，適 合高線性度應(yīng)用場合。
[0031] 該低噪聲放大器的線性度的提高是基于一種后畸變技術(shù)：利用工作在弱反型區(qū)的 輔助PM0S管對Mla，來消除共柵LNA的三階非線性電流和削弱二階非線性電流。交叉耦合 的輔助PM0S管對的負(fù)阻特性，提高了電路增益的同時幾乎不影響噪聲特性。此外，級聯(lián)晶 體管導(dǎo)致的噪聲貢獻(xiàn)和線性度惡化均可以通過引入一個電感L add，與級聯(lián)晶體管源極節(jié)點 的寄生電容形成諧振予以消除。
[0032] 該LNA可以看作一個共柵-共柵兩級放大器。共柵輸入級提供輸入阻抗匹配，同 時由于其采用了電容交叉耦合（CCC)結(jié)構(gòu)而具備好的噪聲特性。共柵級聯(lián)級則用于增加輸 出阻抗和提高輸入輸出隔離度。此外，在共柵輸入級采用體交叉耦合技術(shù)以進(jìn)一步提高有 效跨導(dǎo)，減小噪聲。
[0033] 通過對結(jié)點X處的阻抗進(jìn)行小信號分析，有下列諧振關(guān)系存在，即

【權(quán)利要求】
1. 一種線性化共柵CMOS低噪聲放大器電路，其特征在于：該電路為差分對稱結(jié)構(gòu)，包 括了輸入級（Ml)、級聯(lián)級（M2)、畸變消除級（Mla)，射頻差分信號分別從輸入級輸入，經(jīng)放 大后的差分輸出信號分別從級聯(lián)級輸出，畸變消除級連接在級聯(lián)級，為工作在弱反型區(qū)的 PM0S晶體管。
2. 如權(quán)利要求1所述的一種線性化共柵CMOS低噪聲放大器電路，其特征在于：所述輸 入級包括左右NM0S管對Ml，級聯(lián)級包括左右PM0S管對M2以及左右電感對L add，電感Ld和 電容Cd為低噪放負(fù)載； 其中，左NM0S管Ml的漏極通過結(jié)點X連接于左PM0S管M2的源極；其右NM0S管Ml 的漏極連接于右PM0S管M2的源極；同時，左NM0S管Ml的源極為輸入信號的正端+Vin，右 NM0S管Ml的源極為輸入信號的負(fù)端-Vin，左右NM0S管對Ml的源極節(jié)點分別連接到地，偏 置電壓Vbl經(jīng)偏置電阻與左右NM0S管對Ml的柵極相連，依次串聯(lián)的信號源Vs和信號源內(nèi) 阻2Rs，分別通過左右隔直電容，串接于左右NM0S管對Ml的源極； 級聯(lián)級的左PM0S管M2的柵極通過左電感Ladd連接到電源VDD、右PM0S管M2的柵極通 過右電感Ladd連接到電源VDD、左右PM0S管對M2的漏極均通過并聯(lián)諧振的電感Ld和電容 Cd連接到電源VDD。
3. 如權(quán)利要求2所述的一種線性化共柵CMOS低噪聲放大器電路，其特征在于：所述 畸變消除級包括左右PM0S管對Mia、左右柵極隔直電容，以及左右柵極偏置電阻，其中，左 NM0S管Mia的柵極通過左柵極隔直電容連接到左PM0S管M2的源極，左NM0S管Mia的漏極 連接到右PM0S管M2的源極；右NM0S管Mia的柵極通過右柵極隔直電容連接到右PM0S管 M2的源極，右NM0S管Mia的漏極連接到左PM0S管M2的源極，左右NM0S管Mia對管的源極 連接到一起，接到電源V DD，左右NM0S管對Mia的柵極分別通過左右柵極偏置電阻連接到偏 置電壓Vb。
4. 如權(quán)利要求2所述的一種線性化共柵CMOS低噪聲放大器電路，其特征在于：所述輸 入級還包括兩個電容Ccl，左NM0S管Ml的源極通過左Cel連接于右NM0S管Ml的柵極，右 NM0S管Ml的源極通過右Cel連接于左NM0S管Ml的柵極。
5. 如權(quán)利要求2所述的一種線性化共柵CMOS低噪聲放大器電路，其特征在于：所述輸 入級還包括兩個電感Ls，左右NM0S管對Ml的源極節(jié)點分別通過左右電感Ls連接到地。
6. 如權(quán)利要求2所述的一種線性化共柵CMOS低噪聲放大器電路，其特征在于：所述輸 入級的左右NM0S管對Ml的襯底交叉連接到其源極。
7. 如權(quán)利要求2所述的一種線性化共柵CMOS低噪聲放大器電路，其特征在于：所述級 聯(lián)級還包括左右附加電容對Cadd，左附加電容C add連接在左PM0S管M2的柵極和源極之間， 右附加電容Cadd連接在右PM0S管M2的柵極和源極之間。
8. 如權(quán)利要求2所述的一種線性化共柵CMOS低噪聲放大器電路，其特征在于：所述級 聯(lián)級還包括左右耦合電容對Cc2,左PM0S管M2的源極通過左耦合電容Cc2連接到右PM0S 管M2的柵極，右PM0S管M2的源極通過右耦合電容Cc2連接到左PM0S管M2的柵極。
【文檔編號】H03F1/26GK104124924SQ201410293725
【公開日】2014年10月29日 申請日期:2014年6月25日 優(yōu)先權(quán)日:2014年6月25日
【發(fā)明者】郭本青, 安士全 申請人:中國電子科技集團(tuán)公司第三十八研究所