低噪聲放大器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于基本電子電路領(lǐng)域，尤其是涉及一種放大器的改進(jìn)。
【背景技術(shù)】
[0002]低噪聲放大器，噪聲系數(shù)很低的放大器。一般用作各類無線電接收機(jī)的高頻或中頻前置放大器，以及高靈敏度電子探測設(shè)備的放大電路。在放大微弱信號的場合，放大器自身的噪聲對信號的干擾可能很嚴(yán)重，因此希望減小這種噪聲，以提高輸出的信噪比。噪聲系數(shù)很低的放大器。一般用作各類無線電接收機(jī)的高頻或中頻前置放大器，以及高靈敏度電子探測設(shè)備的放大電路。在放大微弱信號的場合，放低噪聲放大器大器自身的噪聲對信號的干擾可能很嚴(yán)重，因此希望減小這種噪聲，以提高輸出的信噪比。由放大器所引起的信噪比惡化程度通常用噪聲系數(shù)F來表示。理想放大器的噪聲系數(shù)F=I (O分貝)，其物理意義是輸出信噪比等于輸入信噪比?，F(xiàn)代的低噪聲放大器大多采用晶體管、場效應(yīng)晶體管；微波低低噪聲放大器噪聲放大器則采用變?nèi)荻O管參量放大器，常溫參放的噪聲溫度Te可低于幾十度(絕對溫度)，致冷參量放大器可達(dá)20K以下，砷化鎵場效應(yīng)晶體管低噪聲微波放大器的應(yīng)用已日益廣泛，其噪聲系數(shù)可低于2分貝。放大器的噪聲系數(shù)還與晶體管的工作狀態(tài)以及信源內(nèi)阻有關(guān)。為了兼顧低噪聲和高增益的要求，常采用共發(fā)射極一共基極基聯(lián)的低噪聲放大電路。

【發(fā)明內(nèi)容】

[0003]本發(fā)明就是針對上述問題，提供一種性能穩(wěn)定、工作帶寬較大的一種低噪聲放大器。
[0004]為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明包括處理器、解碼芯片、比較模塊、傳輸模塊、CMOS放大電路、輸出匹配網(wǎng)、電源電路、電源管理模塊、A/D轉(zhuǎn)換模塊，其特征在于:解碼芯片的一個端口通過比較器與傳輸模塊相連，解碼器的另一個端口通過COMS放大電路與處理器相連；處理器的端口與輸出匹配網(wǎng)、電源管理模塊相連，電源管理模塊與電源電路相連。
[0005]作為一種優(yōu)選方案，本發(fā)明所述處理器為單片機(jī)。
[0006]本發(fā)明有益效果。
[0007]寬帶低噪聲放大器是認(rèn)知無線電接收機(jī)機(jī)硬件前端的重要組成部分。本發(fā)明根據(jù)寬帶低噪聲放大器的設(shè)計原理，采用TSMC 0.18um CMOS工藝設(shè)計了一個寬帶低噪聲放大器。利用ADS2006A對其進(jìn)實驗，實驗結(jié)果表明，本發(fā)明所設(shè)計的功率放大器在l-4GHz頻率范圍內(nèi)，低噪聲放大器噪聲系數(shù)小于3dB。完全符合該頻段內(nèi)的認(rèn)知無線電射頻前端要求。與其它發(fā)表的寬帶低噪聲放大器的仿真結(jié)果相比較，本電路結(jié)構(gòu)具有工作帶寬大、匹配電路簡單、工作電壓低的優(yōu)點。
【附圖說明】
[0008]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及【具體實施方式】，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的【具體實施方式】僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0009]圖1是本發(fā)明電路原理框圖。
【具體實施方式】
[0010]如圖所示，本發(fā)明包括處理器、解碼芯片、比較模塊、傳輸模塊、CMOS放大電路、輸出匹配網(wǎng)、電源電路、電源管理模塊、A/D轉(zhuǎn)換模塊，其特征在于:解碼芯片的一個端口通過比較器與傳輸模塊相連，解碼器的另一個端口通過COMS放大電路與處理器相連；處理器的端口與輸出匹配網(wǎng)、電源管理模塊相連，電源管理模塊與電源電路相連。
[0011]作為一種優(yōu)選方案，本發(fā)明所述處理器為單片機(jī)。
[0012]WLNA的設(shè)計和傳統(tǒng)的窄帶低噪聲的最大的區(qū)別就是工作的帶寬。在設(shè)計WLNA的過程中，必須考慮到寬帶輸入匹配，同時盡最大可能降低工作頻帶內(nèi)的噪聲系數(shù)。所以，選擇合適的電路結(jié)構(gòu)，采用一些處理技術(shù)，是設(shè)計WLNA的關(guān)鍵。寬帶低噪聲功率放大器的設(shè)計方法必須采用增益滾降的方式補償6dB/倍頻程的增益下降來展寬頻帶。目前主要有分布式放大器、平衡放大器、有耗匹配放大器和負(fù)反饋放大器集中形式。
[0013]隨著CMOS工藝在數(shù)字和模擬集成電路中的成功應(yīng)用和不斷發(fā)展，盡管GaAs、SiGe等眾多工藝器件具有良好的射頻特性，然而CMOS工藝在射頻集成電路中也獲得了極大關(guān)注，尤其是近年來已有的CMOS單片集成的收發(fā)機(jī)的出現(xiàn)。TSMC 0.18umCM0S工藝是臺積電推出的支持射頻集成電路設(shè)計的工藝，主要用于頻率不超過20GHz的電路設(shè)計。
[0014]在采用CMOS場效應(yīng)設(shè)計的放大電路中，必須選擇合適的偏置電路為放大器提供合適的靜態(tài)工作點。對于TSMC 0.18um CMOS場效應(yīng)管，根據(jù)其S參數(shù)，綜合考慮駐波和增益各項指標(biāo)，本發(fā)明采用了無源偏置形式，具體參考總體設(shè)計中的偏置電路設(shè)計部分。
[0015]可以理解的是，以上關(guān)于本發(fā)明的具體描述，僅用于說明本發(fā)明而并非受限于本發(fā)明實施例所描述的技術(shù)方案，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，仍然可以對本發(fā)明進(jìn)行修改或等同替換，以達(dá)到相同的技術(shù)效果；只要滿足使用需要，都在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1.低噪聲放大器，包括處理器、解碼芯片、比較模塊、傳輸模塊、CMOS放大電路、輸出匹配網(wǎng)、電源電路、電源管理模塊、A/D轉(zhuǎn)換模塊，其特征在于:解碼芯片的一個端口通過比較器與傳輸模塊相連，解碼器的另一個端口通過COMS放大電路與處理器相連；處理器的端口與輸出匹配網(wǎng)、電源管理模塊相連，電源管理模塊與電源電路相連。
2.根據(jù)權(quán)利要求1所述低噪聲放大器，其特征在于:所述處理器為單片機(jī)。
【專利摘要】低噪聲放大器屬于基本電子電路領(lǐng)域，尤其是涉及一種放大器的改進(jìn)。本發(fā)明提供一種性能穩(wěn)定、工作帶寬較大的一種低噪聲放大器。本發(fā)明包括處理器、解碼芯片、比較模塊、傳輸模塊、CMOS放大電路、輸出匹配網(wǎng)、電源電路、電源管理模塊、A/D轉(zhuǎn)換模塊，其特征在于：解碼芯片的一個端口通過比較器與傳輸模塊相連，解碼器的另一個端口通過COMS放大電路與處理器相連；處理器的端口與輸出匹配網(wǎng)、電源管理模塊相連，電源管理模塊與電源電路相連。
【IPC分類】H03F1-26
【公開號】CN104660177
【申請?zhí)枴緾N201310579942
【發(fā)明人】李月梅
【申請人】李月梅
【公開日】2015年5月27日
【申請日】2013年11月19日