同步信號的dc恢復的制作方法
【專利摘要】在一個實例實施方式中,本發(fā)明公開了一種用于恢復同步信號的DC分量的直流(DC)恢復電路,所述同步信號在發(fā)送電路和接收電路之間的電流(AC)耦合鏈路上提供。在同步信號的非活動期間,同步信號可經歷向著公共模態(tài)的偏移,并可影響同步信號正確觸發(fā)接收電路的能力。DC恢復電路經配置以在非活動期間保持同步信號穩(wěn)定,并使得同步信號的AC分量在活動期間通過到接收電路,以減輕同步信號中基線偏移的問題。
【專利說明】同步信號的DC恢復
【技術領域】
[0001] 本發(fā)明總體上涉及到在交流(AC)耦合鏈路上維持合適的直流(DC)分量,以及更 具體地,涉及在交流電(AC)耦合鏈路上保持同步信號的合適的DC分量。
【背景技術】
[0002] 電路通常由多個模塊組成。模塊通常在信號路徑上提供,其中一個模塊可以通過 在一個或多個鏈路上的同步信號而激活或與同步另一模塊。例如,邏輯設備(即,在發(fā)送 偵U可以通過鏈路輸出同步信號到另一邏輯設備(即,在接收側上),其可再被觸發(fā)以根據 定時脈沖執(zhí)行功能和/或由所述同步信號的閾值交叉觸發(fā)。
[0003] 性能原因,交流電流(AC)耦合或電容耦合已被用于鏈路中,其中電容器置于串聯(lián) 在鏈路中的同步信號。AC耦合的一個問題在于,對于低頻率的同步信號,如果所述同步信號 在相對較長的時間段處于非活動狀態(tài),基線會朝向共模電壓漂移。接收信號中的基線漂移 將導致在接收側錯誤,因為同步信號正確觸發(fā)在接收側的邏輯設備的能力受到影響。
【發(fā)明內容】
[0004] 本公開一般涉及用于恢復同步信號以具有適當?shù)腄C分量的各個DC恢復電路和相 應的方法。具體而言,DC恢復電路經提供以在發(fā)送電路和接收電路之間的交變電流(AC)耦 合鏈路中恢復直流(DC)分量。由于基線漂移,AC耦合鏈路攜帶的同步信號傾向于在長期 無活動期間朝著共模電壓漂移,并可導致時序問題,例如,當同步信號的閾值交叉用于觸發(fā) 接收電路中的一些功能。
[0005] 為了減輕基線漂移的問題,該DC恢復電路經提供以恢復同步信號中的DC分量,所 述同步信號在AC耦合鏈路上從發(fā)送電路傳輸。該電路在同步信號的不活動期間將同步信 號(例如,恢復的同步信號)的DC分量提供到接收電路,并在同步信號的活動期間將同步 信號的AC分量提供到接收電路。
[0006] 該電路可通過保持所述同步信號為兩個電壓之一(即,具有對應于同步信號的擺 動的一定偏置的預定電壓)而提供同步信號中的DC分量。因此,該同步信號在同步信號的 無活動期間被阻止向著共模電壓漂移。當同步信號隨著一個或多個定時脈沖返回到活動周 期時,該電路使AC分量通過(S卩,同步信號不再保持為兩個電壓之一)來觸發(fā)接收電路。有 利地,所述同步信號在非活動期間保持穩(wěn)定(即,同步信號的DC分量被恢復),以及所述同 步信號中的任意定時脈沖(即,同步信號的AC分量)在活動期間的合適時間被傳遞到接收 電路。
[0007] 該DC恢復電路可以包括檢測器部分,用于監(jiān)測所述同步信號的電平來確定所述 同步信號在不活動期間的DC分量。此外,DC恢復電路可包括通過例如求和所確定的DC分 量和同步信號的監(jiān)控級別并在非活動期間提供所恢復的同步信號到接收電路而恢復同步 信號的輸出部分。在一些實施例中,DC恢復電路包括濾波部分,用于在由檢測器提供到輸 出部分的同步信號的電平中提供穩(wěn)定性。由檢測器部分,輸出部分,以及可選的濾波部分執(zhí) 行的功能的硬件實現(xiàn)可以取決于應用而有所變化,它的一些例子在本文中詳細說明。
[0008] 根據一個方面,所述DC恢復電路包括保持電路,經配置以在非活動期間保持所述 同步信號在穩(wěn)定狀態(tài)。具體地,所述保持電路經設計以具有比所述同步信號的驅動強度弱 的強度,以使同步信號的AC分量在活動期間通過。
【專利附圖】
【附圖說明】
[0009] 圖1示出了具有ACf禹合鏈路的示例性系統(tǒng)的示意圖;
[0010] 圖2A和圖2B示出在圖1中的AC耦合鏈路的信號A和信號B的示例性時序圖;
[0011] 圖3示出根據本發(fā)明的一些實施例,具有AC耦合鏈路和DC恢復模塊的示例性系 統(tǒng)的不意圖;
[0012] 圖4A和圖4B示出了在圖3中的AC耦合鏈路的信號A和信號B的示例性時序圖;
[0013] 圖5示出了根據本發(fā)明的一些實施例,DC恢復電路的示例性示意圖;
[0014] 圖6示出了根據本發(fā)明的一些實施例示例性,用于DC恢復電路的電路圖;
[0015] 圖7示出了根據本發(fā)明的一些實施例,用于DC恢復電路的示例性電路圖;
[0016] 圖8示出了根據本發(fā)明的一些實施例,用于DC恢復電路的示例性電路圖;和
[0017] 圖9示出了根據本發(fā)明的一些實施例,用于DC恢復電路的示例性電路圖;和
[0018] 圖10示出了根據本發(fā)明的一些實施例,表示DC恢復電路的相對阻抗的等效電路 模型。
【具體實施方式】
[0019] 圖1示出了具有交變電流(AC)耦合鏈路的示例性系統(tǒng)的示意圖。該系統(tǒng)包括發(fā) 送電路(表示為"TX"),經配置以在AC耦合鏈路上將同步信號(表示為鏈路中的電容器以 提供電容耦合)傳送到接收電路(表示為"RX")。所述同步信號用于觸發(fā)該接收電路中的 功能。例如,同步信號可具有一個或多個定時脈沖,并且接收電路可以由同步信號的閾值交 叉(即,同步信號在"高"和"低"狀態(tài)之間改變極性)觸發(fā)或操作以響應其。該系統(tǒng)的正 常運行在很大程度上依賴于同步信號的完整性。正確的同步信號確保接收電路中的功能在 需要的時候將被觸發(fā),并當功能被觸發(fā)時,該功能在正確的時間被觸發(fā)。
[0020] 圖2示出圖1中的AC耦合鏈路的信號A和信號B的示例性時序圖。在發(fā)送側,示 例性信號A具有活動期間,其次是不活動期間,然后隨后活動期間?;顒悠陂g內的信號攜帶 一個或多個定時脈沖,以及該信號在不活動的期間基本上穩(wěn)定。所述同步信號整體可具有 低頻率,在相當長的不活動時期之間的活動期間具有稀疏的定時脈沖。
[0021] 如圖所示,在時序圖中,示例性信號A表示所需的同步信號。在活動期間內,信號 具有一個或多個定時脈沖,其觸發(fā)接收電路中的一個或多個功能。定時脈沖貢獻于同步信 號的AC分量。在非活動期間,同步信號沒有定時脈沖,并將該信號的特點是同步信號的直 流(DC)分量。在某種意義上,所述同步信號在活動(短)期間具有較高的頻率(因為信號 攜帶定時脈沖),以及同步信號在非活動(長)期間具有較低的頻率(因為信號相對穩(wěn)定)。
[0022] 由于AC耦合鏈路作用在發(fā)射電路和接收電路,實際接收到的信號B可能不總是匹 配所希望的信號A。具體而言,在非活動期間,由于基線漂移/漂移,問題出現(xiàn)在同步信號, 即信號B。如圖2可見,在非活動期間的同步信號B向著AC耦合鏈路的共模電壓下降/衰 變。在不活動期間之后,當同步信號A開始返回到具有定時脈沖的活動期間時,同步信號B不返回以在一定時間內具有適當?shù)腄C分量(例如,對于一些定時脈沖)。
[0023] 當存在基線漂移時,使用信號B觸發(fā)接收電路可特別容易受到噪音的影響,其中 (少量)的噪聲可引起不正確的閾值交叉(例如,無意關閉接收機側的閾值交叉比較器、檢 測同步信號的極性變化,等)。此外,如果定時脈沖在不活動期間之后返回(例如,沒有檢測 到極性擬改變、或者沒有在正確時刻檢測,等),如果信號電平不返回到適當?shù)腄C電平,同 步信號的定時可受到影響。因此,通過閾值交叉(例如,水平虛線處的交叉)所觸發(fā)的接收 電路的時序受到影響,從而影響在圖1所示的整個系統(tǒng)的正常運作。
[0024] 當同步信號在長時間的不活動期間之間的活動期間具有非常少,在某些情況下僅 單一的定時脈沖時,其中同步信號具有時間以向著共模電壓漂移,基線漂移或朝著共同模 式漂移的問題更嚴重。較少數(shù)量的脈沖給更少的時間/機會(相對于長脈沖串),以允許同 步信號在活動期間返回以具有AC耦合鏈路中的合適DC分量。
[0025] 在一個示例中,模擬-數(shù)字轉換器(ADC)、編碼時鐘(即,同步信號的示例)通常 被AC耦合用于性能。ADC增加諸如時鐘分頻器和與編碼時鐘相比在相對較低的頻率下運行 所需要的數(shù)據接口輸出同步信號的特征,同步信號的AC耦合是有問題的。此外,當ADC開 發(fā)更先進的工藝技術時,允許的輸入電壓下降,增加AC耦合時鐘和同步信號的需要(因為 發(fā)送電路和接收電路之間的電壓差變大)。如果周期信號是稀疏的(即,非常低頻率的同 步信號,或極少出現(xiàn)的跨越周期信號經過AC耦合鏈路),該信號的DC分量被移動。如果該 AC耦合信號被送入限制放大器,初始定時脈沖將導致正確的邏輯輸出發(fā)生,但隨著時間信 號將衰減至零DC條件。取決于輸入到衰減時間常數(shù)的相對到達,衰變會產生噪音以停止錯 誤的邏輯輸出或偏移輸入的時間。
[0026] 在RX端,同步信號B經歷基線漂移,以及在相對于具有一些信號轉換的時間周期 的不活動期間之后,接收信號B的定時可受到影響。如果同步信號B變化超出RX端的比較 器的閾值,RX可無法注冊事件同步信號(即,極性變化),直到已接收足夠信號以恢復同步 信號到具有適當?shù)腄C或基線分量/電平。
[0027] 值得注意的是,由于DC漂移在AC耦合數(shù)據鏈路中的問題,同步信號中的基線漂移 問題是不同的。在AC耦合數(shù)據鏈路中,該數(shù)據信號不以活動(短)期間之間的不活動(長 期)期間為表征。在某種意義上說,當與本公開內容的上下文中所討論的同步信號相比,數(shù) 據信號具有較高的整體頻率。此外,數(shù)據信號中的基線漂移的問題不會導致呈現(xiàn)基線漂移 的同步信號中出現(xiàn)的時序問題。在許多情況下,基線漂移僅僅是在數(shù)據信號已經被接收后 進行補償?shù)墓ぜ⑶也簧婕暗较鄬τ谕叫盘査懻摰娜魏味〞r問題。由于這些差異,經 提供以糾正數(shù)據鏈路中的DC漂移的系統(tǒng)不適合用于恢復同步信號中的DC分量。
[0028] 圖3示出根據本發(fā)明的一些實施例,具有AC耦合鏈路和DC恢復模塊的示例性系 統(tǒng)的示意圖。為了減輕基線漂移的問題,DC恢復電路302設置在接收側以將同步信號恢復 到其正確的DC分量。該DC恢復電路可以被提供,以防止所接收的同步向著AC耦合鏈路的 共模電壓漂流/下垂。理想的DC恢復電路將允許信號A和信號B以實質上彼此相似(如 圖3中的AC耦合鏈路的信號A和B的示例性時序圖所示),使所需的同步信號在接收電路 被實際接收。通過確保同步信號的完整性不會受到不活動期間的影響,當同步信號返回到 活動期間時(而不必等待同步信號返回以具有其適當?shù)腄C分量),接收電路由同步信號B 正確觸發(fā),圖3中所示的整體系統(tǒng)能夠正常工作。
[0029] 該DC恢復電路302被配置成恢復在從發(fā)送電路經過AC耦合鏈路傳輸?shù)耐叫盘?的DC分量。換句話說,如果該同步信號在不活動期間向著共模電壓漂移或試圖向著共模電 壓漂移,該DC恢復電路302可通過產生恢復的同步信號而將同步信號恢復到其正確的DC 分量。
[0030] 在一些實施例中,DC恢復電路具有保持電路,經配置以在非活動期間保持同步信 號在穩(wěn)定的狀態(tài)。值得注意的是,保持電路并不強地使得定時脈沖在活動期間不傳遞到接 收電路。換句話說,保持電路的強度弱于同步信號的驅動強度,以使得同步信號的AC分量 在活動期間通過。在同一時間,當同步信號試圖在非活動期間向著共模電壓漂移時,保持電 路足夠強以保持所述同步信號在穩(wěn)態(tài)電壓。DC恢復電路經配置為保持信號具有足夠的輸出 電阻或強度,使得當輸入信號切換時,AC耦合的RX側的(信號B)也將切換,允許RX側寄 存輸入轉換。此功能進一步參考圖10詳細討論。
[0031] DC恢復電路然后在同步信號的非活動期間向接收電路提供恢復的同步信號,以減 輕基線漂移的問題。當同步信號中的活動期間返回時,DC恢復電路向接收電路提供同步信 號的AC分量。該DC恢復電路允許定時脈沖在活動期間傳遞到接收電路,使得該接收電路 可基于同步信號中的定時脈沖被適當觸發(fā)。
[0032] 圖5示出了根據本發(fā)明的一些實施例,DC恢復電路的示例性示意圖。該DC恢復 電路502可以配置具有檢測器部分504和輸出部分508。DC恢復電路502可任選地具有過 濾部分506??梢灶A想,DC恢復電路可沒有如圖所示的模塊,以分別提供檢測器部分504、 輸出部分508和/或過濾部分506的功能。相反,DC恢復電路可以具有一個或多個模塊, 它提供了兩個或兩個以上的組合功能:檢測器部分504、輸出部分508和濾波部分506。例 如,DC恢復電路可包括同時執(zhí)行檢測部分504和輸出部分508的功能的模塊。
[0033] 檢測器部分504可經配置以監(jiān)視同步信號的電平。例如,檢測器部分504可經配 置以確定/監(jiān)視同步信號在非活動期間的DC分量。在一些情況下,檢測器部分504可檢測 同步信號中的基線漂移,其中同步信號是在既不是"高"或"低"的電平,而是向著共模電壓 衰減。輸出部分508可以被配置成通過例如在不活動期間或當檢測基線漂移時保持所述同 步信號而恢復同步信號。例如,輸出部508可以被配置以求和由檢測器部分檢測的DC分量 和同步信號的所監(jiān)視電平,并且在非活動期間將恢復的同步信號提供給接收電路??蛇x的 過濾器模塊506可以被配置為向存在如噪聲的損傷的輸出級提供由檢測器向輸出部分提 供的同步信號的電平中的穩(wěn)定性。
[0034] 在一些實施例中,檢測器部分504感測/測量所述同步信號的DC分量。檢測器部 分可以不明顯加載同步信號。輸出部508可以執(zhí)行DC分量和同步信號的所檢測電平的求 和,而不干擾同步信號的交流分量(即,定時脈沖被允許通過)。在某些實施例中,DC恢復 電路(例如,輸出部分508)可以包括保持電路,經配置以在非活動期間保持所述同步信號 在穩(wěn)定的狀態(tài)。
[0035] 該DC恢復電路可以用不同的方式來實現(xiàn)。下面的討論描述了經配置以執(zhí)行DC恢 復電路的功能的幾個示例性電路。
[0036] 圖6示出了根據本發(fā)明的一些實施例,用于DC恢復電路的示例性電路圖。DC恢 復電路,適用于包括一對差分信號Vp和Vn的同步信號,以及差分信號被設置在AC耦合鏈路 上(標示為電容器,即,攜帶Vp和Vn的鏈路上的電容性耦合)。差分信號作為輸入提供給 比較器,它通過比較VP和VN產生數(shù)字輸出。例如,當同步信號為"低"時,比較器輸出Dtot 為"低"或"0"(即,表示為圖6的"DIGITALOUT"),而當同步信號是"高"時,輸出0_為 "高"或"1"。Dtot可用來觸發(fā)接收電路中的一些功能。在不活動期間,Vi^PVn可朝著相同 的電壓(即,共模電壓)漂移。VP*VN上的噪聲可導致比較器不恰當?shù)卦?高"和"低"之 間切換和/或影響比較器的定時。
[0037] 為了減輕在非活動期間在同步信號中的漂移問題,該DC恢復電路包括交叉耦合 的H橋604,它提供保持電路的功能,用于保持所述同步信號的穩(wěn)定性,但允許同步信號的 切換以使得定時脈沖通過,用于在同步信號的活動期間停止比較器。具體地,交叉耦合的 H橋604被配置成當Vp為高和Vn為低時保持Vp為第一電壓(Vtcp)和保持Vn為第二電壓 (VB〇TTJ時,并當Vp是低以及Vn為高時保持Vp為Vbottom和保持Vn為VT〇P。
[0038] 在一些實施例中,交叉耦合的H橋包括具有PM0SFET606和PM0SFET608的一對 pMOSFET(P-通道MOSFET(金屬-氧化物-半導體場效應晶體管)),和具有以圖6所示方式 交叉耦合的PM0SFET606和PM0SFET608的一對nMOSFET(金屬-氧化物-半導體場效應 晶體管)。類似于閂鎖,Vp和Vn的狀態(tài)往往粘到,直到定時脈沖使在該交叉耦合H橋中的狀 態(tài)改變。
[0039]Vtot和Vbottm之間的電壓差對應的(在某些情況下基本上等于)同步信號的擺幅。 例如,恢復電平可以由電壓發(fā)生器VBIAS設置。如果VBIAS做成可調節(jié)的,DC恢復電路可適 應各種幅度的輸入信號。H橋的設備尺寸可以調整,以考慮各種驅動強度的輸入信號,使得 交叉耦合的H橋的保持功能的強度不太強,以避免所述驅動源(S卩,定時脈沖)通過。設備 的尺寸可以是執(zhí)行拓撲的功能和過程節(jié)點的函數(shù),比如,設備尺寸可以是65納米與0.ISuM 之間的不同技術。
[0040] 圖7描繪了根據本發(fā)明的一些實施例,用于DC恢復電路的示例性電路圖。示例性 電路700示出:過濾部分702可被添加到DC恢復電路,例如在圖6所示的DC恢復電路600。 濾波部分可包括用于在節(jié)點Vn的電阻器和用于節(jié)點Vp的差分電容和電阻(串聯(lián)設置)。在 某種意義上,所述過濾部件包括電阻器-電容器電路,以執(zhí)行具有特定帶寬的濾波功能。例 如,濾波部分可被配置為從交叉耦合的H橋(或任何合適的保持電路)過濾出同步信號的 AC分量(具有更高頻率的同步信號的組成部分),并當同步信號到達由濾波部分(例如,電 阻器-電容器電路)所決定的特定頻率時允許所述同步信號通過交叉耦合的H橋。濾波部 分可以設計成具有特定的帶寬,當同步信號到達足夠低的頻率(表示該同步信號可在非活 動期)時,允許交叉耦合H橋對同步信號具有保持效果(僅)。
[0041] 圖8示出了根據本發(fā)明的一些實施例,用于DC恢復電路的示例性電路圖。DC恢 復電路800包括串聯(lián)連接的兩個(CMOS)邏輯反相器802和804。例如,同步信號(例如,Vp 和/或Vn)可以被作為輸入提供給圖8所示的結構的兩個反相器的系列。第一反相器802 的輸出被作為輸入提供給第二反相器804,第二反相器804的輸出被耦合返回到第一反相 器的輸入。雖然只有兩個反相器被示出,如果同步信號是具有Vp和VN的差分信號(即,一 對差分信號),雙反相器的設計可被復制。
[0042] 在具有兩個反相器的環(huán)路結構中,DC恢復電路保持同步信號穩(wěn)定,諸如在非活動 期間以恢復同步信號為具有適當?shù)腄C分量。在這個例子中,兩個反相器用于執(zhí)行所述檢測 器部分、所述過濾部分、輸出部分的功能。這種實現(xiàn)可以適合于CMOS電平的輸入信號。第 二反相器的大小可以調整,以適應具有更多或更少的驅動強度的輸入信號。例如,第二反相 器的阻抗大小可以使得同步信號在活動期間從一種狀態(tài)切換到另一種狀態(tài)。
[0043]圖9描繪了根據本發(fā)明的一些實施例,用于DC恢復電路的示例性電路圖。在示例 性電路900中,所述同步信號包括一對差動信號,Vp和Vn,并且差分信號被提供在AC耦合鏈 路上。在使用差分同步信號的該電路中,Vp和Vdt為輸入提供給比較器902,以產生數(shù)字輸 出DOT(S卩,表示為圖9中的"DIGITALOUT")。該電路然后使用Dtot作為反饋信號,以例如 在不活動期保持穩(wěn)定的同步信號。在某種意義上說,比較器902執(zhí)行檢測器部分的功能,以 及比較器的邏輯輸出用于打開恢復/保持開關,從而在非活動期間保持同步電平穩(wěn)定。
[0044]為了保持所述同步信號穩(wěn)定,輸出Dqut(即,表示為"數(shù)字輸出"在圖9中)被耦 合到第一反相器904以產生輸出數(shù)據塊,輸出數(shù)據塊被耦合到第一保持開關(例如,包括 nMOSFET906A和906B),所述第一保持開關被配置為當Dqut為低(DB為低電平)時保持Vp 為第一電壓(VmttJ并保持VN為第二電壓(Vtot)。此外,輸出數(shù)據塊被耦合到第二反相器 908,以產生輸出D,輸出D被耦合到被配置為第二保持開關(例如,包括nMOSFET910a和 910b),當Dtm為高(DB是低,以及D是高),保持Vp為Vtop并保持Vn為VB_M。
[0045]第一保持開關和/或所述第二保持開關的強度小于同步信號在活動期間的驅動 強度,以使得同步信號能夠轉換/切換狀態(tài)用于在活動期間提供定時脈沖。例如,恢復開關 的尺寸可以調整,以考慮不同的輸入驅動器的強度。在一些實施例中,如果恢復功能是不希 望的,可以使用邏輯來禁用開關。類似于圖6和7,Vtk^PVmttcm之間的電壓差對應于(在 某些情況下基本上等于)同步信號的擺幅。該恢復電平由電壓發(fā)生器VBIAS設置。如果 VBIAS做成可調節(jié)的,該實施方式可以適應不同幅度的輸入信號。
[0046] 圖10示出了根據本發(fā)明的一些實施例,表示DC恢復電路的相對阻抗的等效電路 模型。
【權利要求】
1. 一種用于恢復同步信號中直流(DC)分量的DC恢復電路,所述同步信號在發(fā)送電路 和接收電路之間的電流(AC)耦合鏈路上傳輸,DC恢復電路經配置以在所述同步信號的不 活動期間向所述接收電路提供同步信號的DC分量,并在所述同步信號的活動期間向所述 接收電路提供所述同步信號的AC分量。
2. 根據權利要求1所述的電路包括: 檢測器部分,用于監(jiān)測所述同步信號的電平以確定所述同步信號在非活動期間的DC 分量;和 輸出部分,用于通過求和所確定的DC分量和所述同步信號的監(jiān)控電平并在非活動期 間向接收電路提供恢復的同步信號而恢復所述同步信號。
3. 根據權利要求1所述的電路包括: 濾波部分,用于在由檢測器向輸出部分提供的同步信號電平中提供穩(wěn)定。
4. 根據權利要求1所述的電路包括: 保持電路,被配置為在非活動期間保持所述同步信號在穩(wěn)定狀態(tài),所述保持電路的強 度弱于所述同步信號的驅動強度,以允許所述同步信號的AC分量在活動期間通過。
5. 根據權利要求1所述的電路,其中,所述接收電路由同步信號的閾值交叉點觸發(fā)。
6. 根據權利要求1所述的方法,其中,所述同步信號在非活動期間的頻率小于所述同 步信號在活動期間的頻率。
7. 根據權利要求1所述的電路,其中,所述同步信號包括在活動期間的單脈沖。
8. 根據權利要求1所述的電路,其中: 所述同步信號包括在AC耦合鏈路上提供的一對差動信號VP和VN ; 接收側被配置為比較VP和VN的比較器的輸出觸發(fā);和 所述電路包括交叉耦合的H橋,經配置以(1)當VP為高和VN為低時,保持VP為第一電 壓(VTQP)并保持VN為第二電壓(VB_M),和⑵當V P是低和VN為高時,保持VP為VBQTTQM并 保持VN為VTCP ;其中VTOP和VBraTCM之間的電壓差對應于所述同步信號的擺幅。
9. 根據權利要求8所述的電路,其中: 差分信號通過電阻器-電容器電路被耦合到交叉耦合的反相器,所述電阻器-電容器 電路經配置以從交叉耦合的H橋過濾出所述同步信號的AC分量,并當同步信號達到由電 阻-電容電路指定的特定頻率時允許所述同步信號通過到交叉耦合的反相器。
10. 根據權利要求1所述的電路,其中: 該電路包括串聯(lián)的第一反相器和第二反相器; 該同步信號作為輸入被提供到所述第一反相器,以及第二反相器的輸出耦合返回到第 一反相器的輸入; 第一反相器和第二反相器被配置在非活動期間保持所述同步信號穩(wěn)定;和 第二反相器的阻抗經調整大小以使得同步信號在活動期間從一種狀態(tài)切換到另一種 狀態(tài)。
11. 根據權利要求1所述的電路,其中: 所述同步信號包括在AC耦合鏈路上提供的一對差動信號VP和VN ;和 該電路包括: 比較器,其中,VP和VN作為輸入被提供以產生輸出DQUT ; 輸出Dott被f禹合到第一反相器以產生輸出DB,輸出DB被f禹合到第一保持開關,所述第 一保持開關被配置為當為低時保持VP為第一電壓(VBOTTOM)并保持VN為第二電壓(V TCP); 和 輸出DB被耦合到第二反相器以產生輸出D,輸出D被耦合到第二保持開關,所述第二保 持開關被配置為當為高電平時保持VP為VT()P和保持VN為V MTTOM。
12. 根據權利要求11所述的電路,其中所述第一保持開關和/或所述第二保持開關的 強度小于所述同步信號在活動期間的驅動強度。
13. -種用于恢復同步信號的直流(DC)分量的方法,所述同步信號在發(fā)送電路和接收 電路之間的交流(AC)耦合鏈路上傳輸,所述方法包括: 在同步信號的非活動期間向接收電路提供同步信號的DC分量;和 在同步信號的活動期間向接收電路提供同步信號的AC分量。
14. 根據權利要求13所述的方法,進一步包括: 使用檢測器部分監(jiān)測所述同步信號的電平以確定同步信號在非活動期間的DC分量; 使用輸出部分通過求和所確定的DC分量和同步信號的監(jiān)視電平而恢復所述同步信 號;和 在非活動期間,使用輸出部分提供恢復的同步信號到接收電路。
15. 根據權利要求13所述的方法,進一步包括: 過濾該同步信號以在由檢測器向輸出部分提供的同步信號的電平中提供穩(wěn)定。
16. 根據權利要求13所述的方法,進一步包括: 在非活動期間使用保持電路保持所述同步信號在穩(wěn)定的狀態(tài);其中,所述保持電路的 強度弱于所述同步信號的強度,以使同步信號的AC分量在活動期間通過。
17. 根據權利要求13所述的方法,其中: 所述同步信號包括在AC耦合鏈路上提供的一對差動信號VP和VN ; 接收側被配置為比較VP和VN的比較器的輸出觸發(fā);和 所述方法進一步包括,使用交叉耦合的H橋, (1)當VP為高和VN為低時,保持VP為第一電壓(VTCP)并保持V N為第二電壓(VBOTTJ,和 ⑵當VP為低和VN為高時,保持VP為VB_ M并保持VN為V ;其中VTOP和VB_M之間的 電壓差對應于所述同步信號的擺幅。
18. 根據權利要求17所述的方法,其中: 差分信號通過電阻器-電容器電路被耦合到交叉耦合的反相器;以及 使用所述電阻器-電容器電路以從交叉耦合的H橋過濾出所述同步信號的AC分量,并 當同步信號達到由電阻-電容電路指定的特定頻率時允許所述同步信號通過到交叉耦合 的反相器。
19. 根據權利要求13所述的方法,其中: 提供所述同步信號作為輸入到串聯(lián)連接的第一反相器和第二反相器,其中所述第二反 相器的輸出被稱合返回到第一反相器的輸入; 使用第一反相器和第二反相器,保持所述同步信號在非活動期間的穩(wěn)定;和 其中第二反相器的阻抗經調整大小以使得同步信號在活動期間從一種狀態(tài)切換到另 一種狀態(tài)。
20.根據權利要求13所述的方法,其中: 所述同步信號包括在AC耦合鏈路上提供的一對差動信號VP和VN ;和 提供VP和VN作為輸入到比較器,以產生輸出DQUT ; 其中,輸出〇""被|禹合到第一反相器以產生輸出DB,輸出DB被f禹合到第一保持開關,以 及輸出DB被耦合到第二反相器以產生輸出D,輸出D被耦合到第二保持開關,所述方法進一 步包括: 當DOTT為低時,使用第一保持開關保持VP為第一電壓(VBCTTJ并保持V N為第二電壓 (V);和 當DOTT為高電平時,使用第二保持揩干保持VP為VTOP并保持V N為VBOTTOM。
【文檔編號】H03K19/00GK104426522SQ201410403547
【公開日】2015年3月18日 申請日期:2014年8月15日 優(yōu)先權日:2013年8月22日
【發(fā)明者】B·P·杰弗里斯, P·迪羅尼安 申請人:美國亞德諾半導體公司