一種小數(shù)分頻器的制造方法
【專利摘要】本發(fā)明提供一種小數(shù)分頻器，包括：產(chǎn)生控制信號的控制器、受所述控制器控制完成小數(shù)部分分頻的相位內(nèi)插器、對所述相位內(nèi)插器輸出信號整形的緩沖器以及連接于所述緩沖器實現(xiàn)整數(shù)部分分頻的整數(shù)分頻器。本發(fā)明的既可用于數(shù)字鎖相環(huán)系統(tǒng)中，也可用于模擬鎖相環(huán)系統(tǒng)中，避免了難于設(shè)計的基于TDC的數(shù)字鎖相環(huán)系統(tǒng)，極大地簡化了全數(shù)字鎖相環(huán)系統(tǒng)的設(shè)計；避免了Δ-Σ調(diào)制器所產(chǎn)生的量化噪聲，可以極大改善系統(tǒng)的量化噪聲，優(yōu)化系統(tǒng)性能。同時，相位內(nèi)插器在設(shè)計過程中不需要額外的電路補償，因此設(shè)計簡單；而控制器邏輯簡單，可通過Verilog代碼實現(xiàn)，可重用性非常好。
【專利說明】一種小數(shù)分頻器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種小數(shù)分頻器。

【背景技術(shù)】
[0002]在無線射頻通信領(lǐng)域,鎖相環(huán)(Phase Lock Loop, PLL)是無線收發(fā)芯片中必不可少的組成部分。鎖相環(huán)能使受控振蕩器的頻率和相位均與輸入?yún)⒖夹盘柋３滞?，稱為相位鎖定，簡稱鎖相。它是一個以相位誤差為控制對象的反饋控制系統(tǒng)，是將參考信號與受控振蕩器輸出信號之間的相位進行比較，產(chǎn)生相位誤差電壓來調(diào)整受控振蕩器輸出信號的相位，從而使受控振蕩器輸出頻率與參考信號頻率相一致。在兩者頻率相同而相位并不完全相同的情況下，兩個信號之間的相位差能穩(wěn)定在一個很小的范圍內(nèi)。目前，鎖相環(huán)路在濾波、頻率綜合、調(diào)制與解調(diào)、信號檢測等許多【技術(shù)領(lǐng)域】獲得了廣泛的應用，在模擬與數(shù)字通信系統(tǒng)中已成為不可缺少的基本部件。
[0003]傳統(tǒng)的基于模擬電路的小數(shù)鎖相環(huán)設(shè)計，以其更高的更好噪聲性能、更快的鎖定時間等優(yōu)點，成為模擬鎖相環(huán)的主流。但傳統(tǒng)的模擬小數(shù)鎖相環(huán)使用基于Λ-Σ調(diào)制器的小數(shù)分頻器，Λ-Σ調(diào)制器帶來的量化噪聲極大地限制了模擬小數(shù)鎖相環(huán)的性能提升。如何消除量化噪聲或者尋求其他小數(shù)分頻器架構(gòu)，成為一大技術(shù)難題。
[0004]隨著電路集成度的一步步提升，基于模擬電路的鎖相環(huán)設(shè)計遇到越來越大的困難和挑戰(zhàn)，而基于數(shù)字電路的全數(shù)字鎖相環(huán)則以其低功耗、低面積、設(shè)計可重用性強等優(yōu)點，得到越來越大的發(fā)展和應用。傳統(tǒng)的數(shù)字鎖相環(huán)均是基于時間數(shù)字轉(zhuǎn)換器(Time toDigital Converter, TDC)，該模塊能夠精確量化相位差并將其轉(zhuǎn)化為數(shù)字信號，但因其工作在射頻頻段，高精度的TDC設(shè)計，成為一大難點，給基于TDC的全數(shù)字鎖相環(huán)設(shè)計帶來極大的困難。而另一種全數(shù)字鎖相環(huán)架構(gòu)一開關(guān)型鎖相環(huán)(bang-bang鎖相環(huán))，設(shè)計簡單，其低功耗、低噪聲都極具吸引力，但該架構(gòu)局限于整數(shù)鎖相環(huán)的應用。
[0005]合適的小數(shù)分頻器的應用將使得bang-bang鎖相環(huán)取代基于TDC的鎖相環(huán)成為可能。因此，小數(shù)分頻器的設(shè)計成為當前鎖相環(huán)設(shè)計——不論是模擬鎖相環(huán)還是數(shù)字鎖相環(huán)一中的重點和難點，如何通過設(shè)計出一種適用于鎖相環(huán)環(huán)路的小數(shù)分頻器以提高鎖相環(huán)的性能，已成為本領(lǐng)域技術(shù)人員亟待解決的問題之一。


【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種小數(shù)分頻器，用于解決現(xiàn)有技術(shù)中鎖相環(huán)設(shè)計復雜、功耗高、精度低、噪聲高、兼容性差等問題。
[0007]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種小數(shù)分頻器，所述小數(shù)分頻器至少包括:
[0008]控制器、相位內(nèi)插器、緩沖器、整數(shù)分頻器；
[0009]所述控制器用于產(chǎn)生控制所述相位內(nèi)插器的控制信號；
[0010]所述相位內(nèi)插器連接于所述控制器，用于對輸入信號插入相位，完成所述小數(shù)分頻器小數(shù)部分的分頻；
[0011]所述緩沖器連接于所述相位內(nèi)插器，用于對所述相位內(nèi)插器的輸出信號進行緩沖及整形；
[0012]所述整數(shù)分頻器連接于所述緩沖器，用于對所述緩沖器的輸出信號進行整數(shù)分頻，完成所述小數(shù)分頻器整數(shù)部分的分頻。
[0013]優(yōu)選地，所述控制器包括累加器及連接于所述累加器的分配器，所述累加器對小數(shù)分頻比控制信號進行累加，產(chǎn)生需要相移的相位代碼并輸出給所述分配器，所述分配器根據(jù)所述相位代碼及所述小數(shù)分頻比控制信號的最高2位信號進行相位分配，產(chǎn)生控制所述相位內(nèi)插器移動象限的第一控制信號以及控制所述相位內(nèi)插器移動相位的第二控制信號以及第三控制信號。
[0014]更優(yōu)選地，所述累加器的小數(shù)分頻比控制信號為7位的數(shù)字信號。
[0015]更優(yōu)選地，所述第一控制信號為象限控制信號，所述第二控制信號為第一權(quán)重控制信號，所述第三控制信號為第二權(quán)重控制信號。
[0016]更優(yōu)選地，所述分配器包括分配模塊及連接于所述分配模塊的解碼模塊。
[0017]更優(yōu)選地，所述累加器及所述分配器的驅(qū)動時鐘信號連接于所述整數(shù)分頻器。
[0018]更優(yōu)選地，所述分配器的時鐘頻率比所述累加器的時鐘頻率至少高4倍。
[0019]優(yōu)選地，所述相位內(nèi)插器的電路結(jié)構(gòu)為類電流模式邏輯電路，包括2個負載，連接于所述2個負載的4組差分對，連接于各組差分對的開關(guān)以及由多個子電流源并聯(lián)組成的尾電流源，通過對各開關(guān)管的控制選定相位移動的象限，通過對所述尾電流源的調(diào)節(jié)來實現(xiàn)在選定象限內(nèi)進行相位移動，以此實現(xiàn)小數(shù)部分的分頻。
[0020]優(yōu)選地，所述相位內(nèi)插器還連接4相位輸入信號，所述4相位輸入信號由鎖相環(huán)環(huán)路中的壓控振蕩器輸出信號經(jīng)分頻器后產(chǎn)生。
[0021]優(yōu)選地，所述整數(shù)分頻器由若干個除以2或除以3子分頻器級聯(lián)組成。
[0022]更優(yōu)選地，所述子分頻器為電流模式邏輯電路或真單時時鐘電路。
[0023]如上所述，本發(fā)明的小數(shù)分頻器，具有以下有益效果:
[0024]本發(fā)明的小數(shù)分頻器既可用于數(shù)字鎖相環(huán)系統(tǒng)中，也可用于模擬鎖相環(huán)系統(tǒng)中。在數(shù)字鎖相環(huán)系統(tǒng)中，本發(fā)明的小數(shù)分頻器的應用使得小數(shù)型bang-bang數(shù)字鎖相環(huán)的設(shè)計成為可能，避免了難于設(shè)計的基于TDC的數(shù)字鎖相環(huán)系統(tǒng)，極大地簡化了全數(shù)字鎖相環(huán)系統(tǒng)的設(shè)計；在模擬鎖相環(huán)系統(tǒng)中，本發(fā)明的小數(shù)分頻器能夠直接產(chǎn)生小數(shù)分頻比，不需要使用Λ-Σ調(diào)制器，因此避免了 Λ-Σ調(diào)制器所產(chǎn)生的量化噪聲，可以極大改善系統(tǒng)的量化噪聲，優(yōu)化系統(tǒng)性能。同時，本發(fā)明的核心部分——相位內(nèi)插器及其控制電路——的實現(xiàn)均很簡單。相位內(nèi)插器由于其自身優(yōu)異的線性度特性，在設(shè)計過程中不需要額外的電路補償，基于電流模式的相位內(nèi)插器設(shè)計也不受高頻限制，因此設(shè)計簡單；而相位內(nèi)插器控制電路通過數(shù)字電路實現(xiàn)，其電路邏輯并不復雜，通過Verilog代碼實現(xiàn)的數(shù)字電路，其可重用性也非常好。

【專利附圖】

【附圖說明】
[0025]圖1顯示為本發(fā)明的小數(shù)分頻器的結(jié)構(gòu)示意圖。
[0026]圖2顯示為本發(fā)明的小數(shù)分頻器中控制器的結(jié)構(gòu)示意圖。
[0027]圖3顯示為本發(fā)明的小數(shù)分頻器中相位內(nèi)插器的結(jié)構(gòu)示意圖。
[0028]圖4顯示為本發(fā)明的小數(shù)分頻器的工作原理示意圖。
[0029]圖5顯示為本發(fā)明的小數(shù)分頻器中相位內(nèi)插器的工作原理示意圖。
[0030]圖6顯示為本發(fā)明的小數(shù)分頻器中整數(shù)分頻器的結(jié)構(gòu)示意圖。
[0031]元件標號說明
[0032]I 小數(shù)分頻器
[0033]11 控制器
[0034]111累加器
[0035]112分配器
[0036]1121分配模塊
[0037]1122解碼模塊
[0038]12 相位內(nèi)插器
[0039]121第一差分對
[0040]122第二差分對
[0041]123第三差分對
[0042]124第四差分對
[0043]125尾電流源
[0044]1251第五差分對
[0045]1252電流源
[0046]13緩沖器
[0047]14整數(shù)分頻器
[0048]141第一除以2除法器
[0049]142第二除以2除法器
[0050]Npi小數(shù)分頻比控制信號
[0051]ckl第一時鐘信號
[0052]ck2第二時鐘信號
[0053]en_0第一象限控制信號
[0054]en_90第二象限控制信號
[0055]en_180第三象限控制信號
[0056]en_270第四象限控制信號
[0057]weight_control_p〈31: 0> 第一權(quán)重控制信號
[0058]weight_control_n<31: 0> 第二權(quán)重控制信號
[0059]in_0第一相位信號
[0060]in_90第二相位信號
[0061]in_180第三相位信號
[0062]in_270第四相位信號
[0063]Vddx電源
[0064]R負載
[0065]Ml第一開關(guān)
[0066]M2第二開關(guān)
[0067]M3第三開關(guān)
[0068]M4第四開關(guān)
[0069]0ut_PI緩沖器輸?shù)某鲂盘?br> [0070]0ut_div整數(shù)分頻的輸出信號
[0071]η小數(shù)分頻比控制信號的位數(shù)

【具體實施方式】
[0072]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0073]請參閱圖1?圖6。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0074]如圖1所示，本發(fā)明提供一種小數(shù)分頻器1，所述小數(shù)分頻器I至少包括:
[0075]控制器11、相位內(nèi)插器12、緩沖器13、整數(shù)分頻器14。
[0076]所述控制器11用于產(chǎn)生控制所述相位內(nèi)插器12的控制信號；
[0077]所述相位內(nèi)插器12連接于所述控制器11，用于對輸入信號插入相位，完成所述小數(shù)分頻器I小數(shù)部分的分頻；
[0078]所述緩沖器13連接于所述相位內(nèi)插器12，用于對所述相位內(nèi)插器12的輸出信號進行緩沖及整形；
[0079]所述整數(shù)分頻器14連接于所述緩沖器13，用于對所述緩沖器的輸出信號進行整數(shù)分頻，完成所述小數(shù)分頻器I整數(shù)部分的分頻，最終輸出信號0ut_div的頻率即為包括整數(shù)部分和小數(shù)部分的小數(shù)分頻頻率。
[0080]如圖1?圖2所示，所述控制器11包括累加器111及連接于所述累加器111的分配器112，所述分配器112包括分配模塊1121及連接于所述分配模塊1121的解碼模塊1122。所述控制器11的輸入信號為小數(shù)分頻比控制信號Np1、第一時鐘信號ckl及第二時鐘信號ck2，輸出信號為所述相位內(nèi)插器12的第一控制信號、第二控制信號及第三控制信號。
[0081]所述小數(shù)分頻比控制信號Npi的位數(shù)η決定了所述小數(shù)分頻器I的相位精度；所述小數(shù)分頻比控制信號Npi的值決定了所述小數(shù)分頻器I每過一個時鐘周期，相位移動的量；其位數(shù)η及值可根據(jù)不同的電路要求做限定。在本實施例中，設(shè)定所述小數(shù)分頻比控制信號Npi為0000001，即位數(shù)為7，值為I。在本實施例中，以7位的數(shù)字信號來表示360°，即相位精度為360 + 2η = 360 + 27 = 2.8125° ;每過一個時鐘周期相位移動Npi X 360 + 2η=1Χ360 + 27 = 2.8125。(在時域上表現(xiàn)為 Npi + 2nXTin)。
[0082]如圖2所示，所述累加器111對7位的所述小數(shù)分頻比控制信號Npi進行累加，產(chǎn)生相位移動代碼，所述相位移動代碼所表示的相位移動范圍在90°以內(nèi)，并輸出給所述分配器112。所述分配器112接收所述相位移動代碼以及所述小數(shù)分頻比控制信號Npi的最高2位，對相位進行分配。所述小數(shù)分頻比控制信號Npi的最高2位表示每次相位移動的象限，在本實施例中，當最高2位為OO時，相位移動范圍在90°以內(nèi)，即第一象限；當最高2位為01時，相位移動范圍在90°?180°，即第二象限；當最高2位為10時，相位移動范圍在180°?270°，即第三象限；當最高2位為11時，相位移動范圍在270°?360°，即第四象限。當所述小數(shù)分頻比控制信號Npi代表的相位處在第一象限時，不需要分配相移，可以直接進行相位移動。當所述小數(shù)分頻比控制信號Npi代表的相位處在其他象限時，則需要根據(jù)所述小數(shù)分頻比控制信號Npi所處的象限位置，分2步、3步或者4步進行相位移動。以第四象限的相移為例，第一次移動90°，第二次在第一次的基礎(chǔ)上再移動90°，第三次在第二次的基礎(chǔ)上再移動90°，第四次相移則直接移動累加器111提供的相位值。以此通過所述分配模塊1121及所述解碼模塊1122產(chǎn)生控制所述相位內(nèi)插器12的第一控制信號、第二控制信號及第三控制信號，所述第一控制信號為象限控制信號，用于選定相位移動的象限，所述象限控制信號為4位總線信號；所述第二控制信號為第一權(quán)重控制信號weight_control_p〈31:0>,所述第三控制信號為第二權(quán)重控制信號weight_control_n〈31: O〉，同時作用，用于控制在選定象限內(nèi)相位移動的量，由于本實施例中的相位精度設(shè)定為2.8125°，因此所述第一權(quán)重控制信號weight_control_p〈31:0>及所述第二權(quán)重控制信號weight_control_n<31:0>為32位總線信號。在本實施例中，所述小數(shù)分頻比控制信號Npi為0000001，值為1，最高2位為00，即在第一象限內(nèi)移動2.8125°。
[0083]當所述小數(shù)分頻比控制信號Npi的值大于32，即大于0100000時，每個時鐘周期內(nèi)移動的相位介于90°?360°之間，如果通過一次相位移動即到位，由于移動的相位差過大，所述相位內(nèi)插器12很容易產(chǎn)生毛刺，甚至造成功能性錯誤。因此，本發(fā)明采用分步相移的方法，將每次相位的移動控制在90°以內(nèi)(包括90° )。以350°為例，分四次移動，前三次分別移動90°，最后一次移動80°。這樣，每次移動的相位差均控制在90°以內(nèi)，可以極大降低相位內(nèi)插器12的設(shè)計難度，保證電路在工藝參數(shù)、電源電壓和溫度(PVT)變化的條件下，均能正常工作。
[0084]所述第一時鐘信號ckl連接于所述累加器111，作為所述累加器111的驅(qū)動時鐘信號；所述第二時鐘信號ck2連接于所述分配器112，作為所述分配器112內(nèi)的所述分配模塊1121及所述解碼模塊1122的驅(qū)動時鐘信號。所述第一時鐘信號ckl及所述第二時鐘信號ck2可以由外部電路產(chǎn)生，也可以在內(nèi)部另外增加時鐘信號的產(chǎn)生電路獲得，在本實施例中，所述第一時鐘信號ckl及所述第二時鐘信號ck2由所述整數(shù)分頻器14產(chǎn)生，所述累加器111的驅(qū)動時鐘直接由所述整數(shù)分頻器14的輸出信號提供，而所述分配器112的驅(qū)動時鐘由所述整數(shù)分頻器14內(nèi)部引出，可有效節(jié)省空間，簡化電路。由于相位的移動至多需要四次完成，因此所述第二時鐘信號ck2的頻率必須至少是所述第一時鐘信號ckl頻率的4倍。
[0085]所述控制器11可使用Verilog程序語言編寫，通過數(shù)字電路實現(xiàn)，通過代碼的優(yōu)化，所述分配器112可工作于時鐘頻率為所述累加器111頻率4倍或4倍以上的任意頻率下，而不需要額外修改程序代碼。
[0086]如圖1所示，所述相位內(nèi)插器12連接于所述控制器11，受各象限控制信號及各權(quán)重控制信號的控制。所述相位內(nèi)插器12的輸入信號為4相位信號，相位差為90°，分別為第一相位信號in_0、第二相位信號in_90、第三相位信號in_180及第四相位信號in_270。所述第一相位信號in_0、所述第二相位信號in_90、所述第三相位信號in_180及所述第四相位信號in_in_270由鎖相環(huán)環(huán)路中的壓控振蕩器經(jīng)過除2預分頻器(pre-scalar)產(chǎn)生。
[0087]圖3所示，在本實施例中，所述相位內(nèi)插器12的電路結(jié)構(gòu)為類電流模式邏輯(Current ModeLogic, CML)電路,包括2個負載R,各負載R的一端連接電源Vddx,另一端連接4組差分對，各差分對的輸入信號為4相位信號。第一差分對121的正相輸入端與第二差分對122的反相輸入端相連，第一差分對121的反相輸入端與第二差分對122的正相輸入端相連，分別連接所述第一相位信號in_0及所述第三相位信號in_180 ;第三差分對123的正相輸入端與第四差分對124的反相輸入端相連,第三差分對123的反相輸入端與第四差分對124的正相輸入端相連，分別連接所述第二相位信號in_90及所述第四相位信號in_270。各差分對的源端分別連接一個開關(guān)，所述開關(guān)分別受各象限控制信號控制，與所述第一差分對121相連的第一開關(guān)Ml受第一象限控制信號en_0控制；與所述第二差分對122相連的第二開關(guān)M2受第三象限控制信號en_180控制；與所述第三差分對123相連的第三開關(guān)M3受第二象限控制信號en_90控制；與所述第四差分對124相連的第四開關(guān)M4受第四象限控制信號en_270控制。通過所述開關(guān)的選擇可選定需要進行相位移動的象限。所述第一開關(guān)Ml與所述第二開關(guān)M2連接后與尾電流源125的一個輸出端相連，所述第三開關(guān)M3與所述第四開關(guān)M4連接后與尾電流源125的另一個輸出端相連，所述尾電流源125由32個子電流源并聯(lián)構(gòu)成，所述子電流源的結(jié)構(gòu)完全一致，包括第五差分對1251及連接于所述第五差分對1251公共端的電流源1252，所述電流源1252的另一端接地。所述尾電流源125的控制端分別連接所述第一權(quán)重控制信號weight_control_p〈31:0>及所述第二權(quán)重控制信號 weight_control_n〈31:0>。所述第一權(quán)重控制信號 weight_control_p〈31: O〉及所述第二權(quán)重控制信號weight_control_n〈31:0>共同作用，用于分別調(diào)節(jié)所述尾電流源125輸出的兩路電流，以此控制輸出端充放電時間達到移動相位的目的，所述第一權(quán)重控制信號 weight_control_p〈31:0> 及所述第二權(quán)重控制信號 weight_control_n〈31:O〉為 32位的總線，通過32位中“O”及“I”的個數(shù)的變化來體現(xiàn)權(quán)重的大小，必須保證所述第一權(quán)重控制信號weight_control_p〈31:0>及所述第二權(quán)重控制信號weight_control_n〈31: O〉中“O”的總數(shù)為32個，“I”的總數(shù)也為32個。
[0088]所述相位內(nèi)插器12的數(shù)字信號功能表如下:
[0089]

相位移動象限控制_,_

p:n=32:0p:n=0:32
第一象限!
0°90°
(en_0、en_90 為高)
第二象限
_180。90°
(en_180、en_90 為高)
第三象限
180。270。
(en—180、en—270 為高)
第四象限
一360。270。
(cn_0、en_270 為高)
[0090]當所述第一象限控制信號en_0及所述第二象限控制信號en_90為高(起作用)，所述第三象限控制信號en_180及所述第四象限控制信號en_270為低(不起作用)時，所述第一權(quán)重控制信號weight_control_p〈31:0>及所述第二權(quán)重控制信號weight_control_n〈31:0>的變化可以導致輸出信號相位發(fā)生0°?90°的變化(即第一象限內(nèi)變化)。當所述第一權(quán)重控制信號weight control p〈31: 0>全為高,所述第二權(quán)重控制信號weightcontrol n〈31:0>全為低時(表格中簡化表示為p:n = 32:0，即“I”的數(shù)量)，輸出信號相位為0° ;當所述第一權(quán)重控制信號weightcontrol p〈31:0>全為低,所述第二權(quán)重控制信號weight control n〈31:0>全為高時(表格中簡化表示為p:n = 0:32),輸出信號相位為90°。而當所述第一權(quán)重控制信號weight_control_p〈31:0>及所述第二權(quán)重控制信號weight_control_n<31:0>在這兩者中間變化時，即p由32降至O,而η由O升至32 (注意需保證ρ+η = 32不變)，相位在0°?90°間變化。當ρ:η = 16:16,即所述第一權(quán)重控制信號 weight_control_p〈31: 0> 及所述第二權(quán)重控制信號 weight_control_n〈31: 0> 各有一半為高，一半為低時，輸出相位為45°。
[0091]如圖5所示，為所述相位內(nèi)插器12中相位從0°到90°移動的示意圖，當所述第一權(quán)重控制信號weight control p〈31:0>全為高,所述第二權(quán)重控制信號weight controln〈31:0>全為低時，輸出信號相位為0° ,當所述第一權(quán)重控制信號weight controlp〈31:0>31個為高、I個為低,所述第二權(quán)重控制信號weight control n〈31:0>31個為低，I個為高時，輸出相位為2.8125°，以此類推。
[0092]其他象限的控制方法基本一致，在此不一一贅述，需要注意的是，不同象限相位的變化方向可能不同，以第二象限為例，相位由高向低變化。所述第二象限控制信號en_90及所述第三象限控制信號en_180為高(起作用)，所述第一象限控制信號en_0及所述第四象限控制信號en_270為低(不起作用)。當所述第一權(quán)重控制信號weight controlp〈31:0>全為高,所述第二權(quán)重控制信號weight control n〈31:0>全為低時,輸出信號相位為180° ;當所述第一權(quán)重控制信號weight control p〈31:0>全為低,所述第二權(quán)重控制信號weight control n〈31: 0>全為高時,輸出信號相位為90°。而當所述第一權(quán)重控制信號weight_control_p〈31: O〉及所述第二權(quán)重控制信號weight_control_n〈31: O〉在這兩者中間變化時，即P由32降至O，而η由O升至32，相位從180°變?yōu)?0°。
[0093]如圖1所示，所述緩沖器13連接于所述相位內(nèi)插器12，用于對所述相位內(nèi)插器12的輸出信號進行整形。
[0094]在本實施例中，所述第一象限控制信號en_0及所述第二象限控制信號en_90為高(起作用)，所述第三象限控制信號en_180及所述第四象限控制信號en_270為低(不起作用)，所述第一權(quán)重控制信號weight control p〈31: 0>中有31個“ I ”, I個“O” ;所述第二權(quán)重控制信號weight control n〈31: 0>中有I個“ I”，31個“O”。如圖4所示，以所述第一相位信號in_0(0相位)為基準，所述相位內(nèi)插器12經(jīng)所述緩沖器13整形后輸出波形在第一象限插入相位2.8125°，在時域上表現(xiàn)為l/128XTin，且每個分頻周期內(nèi)都會插入增量l/128XTin。
[0095]如圖1所示，所述整數(shù)分頻器14連接于緩沖器13，用于對所述緩沖器的輸出信號0ut_PI做整數(shù)分頻。在本實施例中，所述整數(shù)分頻器14做4分頻，如圖4所示，所述整數(shù)分頻器的輸出信號0ut_div的頻率為所述緩沖器的輸出信號0ut_PI頻率的1/4，所述整數(shù)分頻器的輸出信號0ut_div在時域上表現(xiàn)為(4+1/128) Tin，經(jīng)過第二次分頻后，所述整數(shù)分頻器的輸出信號0ut_div在時域上又增加1/128 X Tin，相對于輸入周期在時域上推遲了2/128 X Tin，依次類推。
[0096]所述整數(shù)分頻器14可以是任意能實現(xiàn)整數(shù)分頻的電路，例如可由多個除以2或除以3子分頻器級聯(lián)組成，根據(jù)分頻比的不同，可將多個除以2子分頻器或除以3子分頻器進行組合后級聯(lián)；根據(jù)使用目的不同，所述子分頻器可以選用電流模式邏輯電路(CML)或真單時時鐘電路(True Signal Phase Clock, TSPC)。
[0097]如圖6所示，在本實施例中，所述整數(shù)分頻器14由2個除以2除法器級聯(lián)組成，實現(xiàn)4分頻功能。第一除以2除法器141受控制信號modi及Rl控制，輸出頻率為Fol，第二除以2除法器142受控制信號mod2及R2控制，最終輸出頻率為Fdiv。
[0098]本發(fā)明的小數(shù)分頻器主要分四個部分，即控制器、相位內(nèi)插器、緩沖器及整數(shù)分頻器。其中，相位內(nèi)插器及控制器完成小數(shù)分頻比中的小數(shù)部分；整數(shù)分頻器完成小數(shù)分頻比中的整數(shù)部分，小數(shù)部分與整數(shù)部分通過緩沖器連接。相位精度與移動量由所述小數(shù)分頻比控制信號Npi決定，對于特定輸入的所述小數(shù)分頻比控制信號Npi而言，每過一個時鐘周期，所述相位內(nèi)插器輸出信號的相位移動NpiX360 + 2n(即相當于時域上時間移動Npi + 2nXTin)，由此，便可精確產(chǎn)生小數(shù)分頻比。本發(fā)明的小數(shù)分頻器中，所述相位內(nèi)插器及所述控制器起著至關(guān)重要的作用，其中，所述相位內(nèi)插器由類CML緩沖器電路組成，輸入信號為相差90°的4相位方波信號，該電路有兩組控制信號，其中一組控制信號控制所述相位內(nèi)插器輸出信號的相位象限(共四個象限，合360° )，該信號由4個比特位組成；另一組控制信號控制所述相位內(nèi)插器的尾電流分配，該尾電流有32個子電流源并聯(lián)組成，每個電流源均由一對控制信號控制，因此該控制信號由32對比特位組成。在這兩組控制信號的控制下，所述相位內(nèi)插器可以產(chǎn)生任意相位的輸出信號。而這兩組控制信號，均由所述控制器產(chǎn)生，控制器在時鐘的控制下，通過對7比特輸入信號進行累加和再分配，每隔一個時鐘周期產(chǎn)生這兩組控制信號，控制所述相位內(nèi)插器的輸出相位依次推進，直接完成小數(shù)分頻。
[0099]相較于傳統(tǒng)的基于Λ-Σ調(diào)制器的小數(shù)分頻器，本發(fā)明通過相位內(nèi)插器的使用，直接產(chǎn)生所需要的小數(shù)分頻比，避免了 Λ-Σ結(jié)構(gòu)的整數(shù)之間跳動平均造成的量化誤差問題。同時由于本發(fā)明所述的小數(shù)分頻器的使用，使得全數(shù)字小數(shù)bang-bang鎖相環(huán)的實現(xiàn)成為可能，將極大地簡化了全數(shù)字鎖相環(huán)的設(shè)計，同時獲得低功耗、高性能等各方面優(yōu)勢。
[0100]本發(fā)明的小數(shù)分頻器可用于全數(shù)字鎖相環(huán)系統(tǒng)中，使得小數(shù)型bang-bang數(shù)字鎖相環(huán)的設(shè)計成為可能，避免了難于設(shè)計的基于TDC的數(shù)字鎖相環(huán)系統(tǒng)，極大地簡化了全數(shù)字鎖相環(huán)系統(tǒng)的設(shè)計。同時，本發(fā)明所提出的基于PI的小數(shù)分頻器能夠直接產(chǎn)生小數(shù)分頻t匕，不需要使用Λ-Σ調(diào)制器，因此避免了 Λ-Σ調(diào)制器所產(chǎn)生的量化噪聲，因此，本發(fā)明也可用于模擬小數(shù)鎖相環(huán)系統(tǒng)中，可以極大改善系統(tǒng)的量化噪聲，優(yōu)化系統(tǒng)性能。
[0101]本發(fā)明的核心部分一相位內(nèi)插器及控制電路一的實現(xiàn)均很簡單，相位內(nèi)插器由于其自身優(yōu)異的線性度特性，在設(shè)計過程中不需要額外的電路補償，基于電流模式的相位內(nèi)插器設(shè)計也不受高頻限制，因此設(shè)計簡單；而控制電路通過數(shù)字電路實現(xiàn)，其電路邏輯并不復雜，通過Verilog代碼實現(xiàn)的數(shù)字電路，其可重用性也非常好。
[0102]綜上所述，本發(fā)明提供一種小數(shù)分頻器，至少包括:控制器、相位內(nèi)插器、緩沖器、整數(shù)分頻器。所述控制器用于產(chǎn)生控制所述相位內(nèi)插器的控制信號；所述相位內(nèi)插器連接于所述控制器，用于完成所述小數(shù)分頻器小數(shù)部分的分頻；所述緩沖器連接于所述相位內(nèi)插器，用于對所述相位內(nèi)插器的輸出信號進行緩沖及整形；所述整數(shù)分頻器連接于所述緩沖器，用于完成所述小數(shù)分頻器整數(shù)部分的分頻。本發(fā)明的小數(shù)分頻器既可用于數(shù)字鎖相環(huán)系統(tǒng)中，也可用于模擬鎖相環(huán)系統(tǒng)中。在數(shù)字鎖相環(huán)系統(tǒng)中，本發(fā)明的小數(shù)分頻器的應用使得小數(shù)型bang-bang數(shù)字鎖相環(huán)的設(shè)計成為可能，避免了難于設(shè)計的基于TDC的數(shù)字鎖相環(huán)系統(tǒng)，極大地簡化了全數(shù)字鎖相環(huán)系統(tǒng)的設(shè)計；在模擬鎖相環(huán)系統(tǒng)中，本發(fā)明的小數(shù)分頻器能夠直接產(chǎn)生小數(shù)分頻比，不需要使用Λ-Σ調(diào)制器，因此避免了 Λ-Σ調(diào)制器所產(chǎn)生的量化噪聲，可以極大改善系統(tǒng)的量化噪聲，優(yōu)化系統(tǒng)性能。同時，本發(fā)明的核心部分——相位內(nèi)插器及其控制電路——的實現(xiàn)均很簡單。相位內(nèi)插器由于其自身優(yōu)異的線性度特性，在設(shè)計過程中不需要額外的電路補償，基于電流模式的相位內(nèi)插器設(shè)計也不受高頻限制，因此設(shè)計簡單；而相位內(nèi)插器控制電路通過數(shù)字電路實現(xiàn)，其電路邏輯并不復雜，通過Verilog代碼實現(xiàn)的數(shù)字電路，其可重用性也非常好。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0103]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種小數(shù)分頻器，其特征在于，所述小數(shù)分頻器至少包括: 控制器、相位內(nèi)插器、緩沖器、整數(shù)分頻器； 所述控制器用于產(chǎn)生控制所述相位內(nèi)插器的控制信號； 所述相位內(nèi)插器連接于所述控制器，用于對輸入信號插入相位，完成所述小數(shù)分頻器小數(shù)部分的分頻； 所述緩沖器連接于所述相位內(nèi)插器，用于對所述相位內(nèi)插器的輸出信號進行緩沖及整形； 所述整數(shù)分頻器連接于所述緩沖器，用于對所述緩沖器的輸出信號進行整數(shù)分頻，完成所述小數(shù)分頻器整數(shù)部分的分頻。
2.根據(jù)權(quán)利要求1所述的小數(shù)分頻器，其特征在于:所述控制器包括累加器及連接于所述累加器的分配器，所述累加器對小數(shù)分頻比控制信號進行累加，產(chǎn)生需要相移的相位代碼并輸出給所述分配器，所述分配器根據(jù)所述相位代碼及所述小數(shù)分頻比控制信號的最高2位信號進行相位分配，產(chǎn)生控制所述相位內(nèi)插器移動象限的第一控制信號以及控制所述相位內(nèi)插器移動相位的第二控制信號以及第三控制信號。
3.根據(jù)權(quán)利要求2所述的小數(shù)分頻器，其特征在于:所述累加器的小數(shù)分頻比控制信號為7位的數(shù)字信號。
4.根據(jù)權(quán)利要求2所述的小數(shù)分頻器，其特征在于:所述第一控制信號為象限控制信號，所述第二控制信號為第一權(quán)重控制信號，所述第三控制信號為第二權(quán)重控制信號。
5.根據(jù)權(quán)利要求2所述的小數(shù)分頻器，其特征在于:所述分配器包括分配模塊及連接于所述分配模塊的解碼模塊。
6.根據(jù)權(quán)利要求2所述的小數(shù)分頻器，其特征在于:所述累加器及所述分配器的驅(qū)動時鐘信號連接于所述整數(shù)分頻器。
7.根據(jù)權(quán)利要求6所述的小數(shù)分頻器，其特征在于:所述分配器的時鐘頻率比所述累加器的時鐘頻率至少高4倍。
8.根據(jù)權(quán)利要求1所述的小數(shù)分頻器，其特征在于:所述相位內(nèi)插器的電路結(jié)構(gòu)為類電流模式邏輯電路，包括2個負載，連接于所述2個負載的4組差分對，連接于各組差分對的開關(guān)以及由多個子電流源并聯(lián)組成的尾電流源，通過對各開關(guān)管的控制選定相位移動的象限，通過對所述尾電流源的調(diào)節(jié)來實現(xiàn)在選定象限內(nèi)進行相位移動，以此實現(xiàn)小數(shù)部分的分頻。
9.根據(jù)權(quán)利要求1所述的小數(shù)分頻器，其特征在于:所述相位內(nèi)插器還連接4相位輸入信號，所述4相位輸入信號由鎖相環(huán)環(huán)路中的壓控振蕩器輸出信號經(jīng)分頻器后產(chǎn)生。
10.根據(jù)權(quán)利要求1所述的小數(shù)分頻器，其特征在于:所述整數(shù)分頻器由若干個除以2或除以3子分頻器級聯(lián)組成。
11.根據(jù)權(quán)利要求10所述的小數(shù)分頻器，其特征在于:所述子分頻器為電流模式邏輯電路或真單時時鐘電路。
【文檔編號】H03K23/66GK104184461SQ201410410175
【公開日】2014年12月3日 申請日期:2014年8月20日 優(yōu)先權(quán)日:2014年8月20日
【發(fā)明者】嚴皓, 周陽陽, 秦鵬, 周健軍 申請人:上海交通大學