一種單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的adc電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，該電路包括有電容轉(zhuǎn)換陣列，所有電容的上極板連接在一起，下極板各自通過(guò)一個(gè)多路模擬選擇開(kāi)關(guān)可連接到多個(gè)輸入源；共模電壓存儲(chǔ)電容、共模電壓輸入端、比較器、SAR控制邏輯及多路選擇開(kāi)關(guān)，所述多路選擇開(kāi)關(guān)接輸入信號(hào)負(fù)端和參考電壓負(fù)端，SAR控制邏輯控制該多路選擇開(kāi)關(guān)使得共模電壓存儲(chǔ)電容的下極板在采樣階段接輸入信號(hào)的負(fù)端，采樣結(jié)束后的轉(zhuǎn)換階段接參考電壓負(fù)端。本發(fā)明可以在不增加芯片及系統(tǒng)成本的基礎(chǔ)上，有效消除由于信號(hào)和芯片參考地平面不平帶來(lái)的系統(tǒng)失調(diào)問(wèn)題，提高測(cè)量的準(zhǔn)確度。
【專(zhuān)利說(shuō)明】-種單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路，特別是用于系統(tǒng)測(cè)量的數(shù)模轉(zhuǎn)換器（ADC)電路。

【背景技術(shù)】
[0002] 數(shù)模轉(zhuǎn)換器（ADC)芯片用于測(cè)量時(shí)，一般分為單端和差分兩種信號(hào)輸入方式。單 端的接法是一端固定接芯片的參考地（或者是ADC參考電壓負(fù)端），另一端接輸入信號(hào)，故 ADC輸入端只有一端；這種接法是假設(shè)輸入信號(hào)的負(fù)端也是參考地。差分的接法是信號(hào)的 正負(fù)端都作為輸入信號(hào)接入ADC輸入端，故ADC輸入端為兩端。相應(yīng)于單端輸入和差分輸 入，ADC內(nèi)部轉(zhuǎn)換方式也分為單端轉(zhuǎn)換和差分轉(zhuǎn)換。單端轉(zhuǎn)換具有面積小、功耗低的優(yōu)點(diǎn)，但 也有容易受干擾，失調(diào)大且不容易消除等缺點(diǎn)；差分轉(zhuǎn)換則具有優(yōu)異的對(duì)稱(chēng)性，對(duì)共模噪聲 具有很好的抑制力，也能夠很好地消除轉(zhuǎn)換過(guò)程中各種非理想因素的影響，例如開(kāi)關(guān)電荷 注入、時(shí)鐘饋通等，失調(diào)小且易于處理；但其缺點(diǎn)是面積大、相應(yīng)功耗也大。在很多應(yīng)用中， 對(duì)于單端信號(hào)，一般采用單端輸入的方式利用單端轉(zhuǎn)換ADC進(jìn)行測(cè)量。這種方法存在的一 個(gè)前提是，信號(hào)的參考地和芯片的參考地是平的。但有時(shí)候這個(gè)前提是不成立的，例如在一 種電源管理系統(tǒng)的應(yīng)用中，由于信號(hào)地回路會(huì)流過(guò)安培級(jí)且變化的電流，導(dǎo)致地平面是非 平坦的。測(cè)量芯片ADC的地和信號(hào)地可能存在?10mV的電位差，這相當(dāng)于給ADC的測(cè)量帶 來(lái)了一個(gè)系統(tǒng)失調(diào)，導(dǎo)致測(cè)量不準(zhǔn)確，甚至當(dāng)輸入信號(hào)幅度本身就較小時(shí)，例如<10mV，則該 系統(tǒng)失調(diào)相當(dāng)于給ADC測(cè)量帶來(lái)了一個(gè)死區(qū)，嚴(yán)重影響測(cè)量的準(zhǔn)確度。通常ADC內(nèi)部會(huì)帶 有失調(diào)校準(zhǔn)機(jī)制，但校準(zhǔn)機(jī)制主要應(yīng)對(duì)的是ADC本身的失調(diào)誤差，對(duì)于系統(tǒng)失調(diào)，這些內(nèi)部 機(jī)制是無(wú)能為力的。利用差分輸入和差分轉(zhuǎn)換的ADC有機(jī)會(huì)解決系統(tǒng)失調(diào)問(wèn)題，但又會(huì)增 加ADC的面積和功耗，不利于降低成本。
[0003] 專(zhuān)利申請(qǐng)201310522054X提出來(lái)一種電容陣列型的逐次逼近模數(shù)轉(zhuǎn)換器及控制 方法，該轉(zhuǎn)換器具體包括采樣保持電路、比較器以及控制邏輯，采樣保持電路包括采樣開(kāi)關(guān) 和電容陣列數(shù)模轉(zhuǎn)換器。本發(fā)明通過(guò)改變電容陣列的連接方式，在開(kāi)關(guān)第一次、第二次及第 三次動(dòng)作過(guò)程中，電容陣列模數(shù)轉(zhuǎn)換器不消耗能量，并且在之后的動(dòng)作過(guò)程也明顯較現(xiàn)有 技術(shù)中電容陣列模數(shù)轉(zhuǎn)換器消耗的能量小，并且可以推廣到任何分辨率的電容陣列型逐次 逼近模數(shù)轉(zhuǎn)換器中，其適用的范圍更廣，能量消耗更小，更具有實(shí)用性。然而上述的專(zhuān)利申 請(qǐng)，其作用和差分輸入沒(méi)有太大區(qū)別，其電容陣列呈上下的關(guān)系接于比較器的正負(fù)端，實(shí)際 上只是提高了 ADC本身的測(cè)量準(zhǔn)確性，對(duì)內(nèi)部機(jī)制仍然是無(wú)能為力。


【發(fā)明內(nèi)容】

[0004] 為解決上述問(wèn)題，本發(fā)明的目的在于提供一種單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電 路，該電路能在不增加成本和功耗的前提下，消除測(cè)量的系統(tǒng)失調(diào)，提高測(cè)量的準(zhǔn)確度。
[0005] 本發(fā)明的另一個(gè)目的在于提供一種單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，該電路結(jié) 構(gòu)簡(jiǎn)單易實(shí)施，不增加芯片和系統(tǒng)成本。
[0006] 為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下。
[0007] -種單端轉(zhuǎn)換逐次逼近（SAR)結(jié)構(gòu)的ADC電路，其特征在于包括：
[0008] 電容轉(zhuǎn)換陣列，具有輸入信號(hào)采樣和數(shù)字模擬轉(zhuǎn)換（DAC)功能，包括多個(gè)電容；所 有電容的上極板連接在一起，下極板各自通過(guò)一個(gè)多路模擬選擇開(kāi)關(guān)可連接到多個(gè)輸入 源，
[0009] 共模電壓存儲(chǔ)電容，用于采樣存儲(chǔ)共模電壓；
[0010] 共模電壓輸入端，包括兩個(gè)開(kāi)關(guān)，用于在采樣階段將電容轉(zhuǎn)換陣列電容上極板和 共模電壓存儲(chǔ)電容上極板接至共模電壓；
[0011] 比較器，一輸入端接電容轉(zhuǎn)換陣列上極板，另一輸入端接共模電壓存儲(chǔ)電容上極 板，比較兩端大小并輸出比較結(jié)果給SAR控制邏輯；
[0012] SAR控制邏輯，控制電容轉(zhuǎn)換陣列中的多路選擇開(kāi)關(guān)和共模電壓輸入端開(kāi)關(guān)完成 輸入信號(hào)和共模電壓的采樣，并根據(jù)比較器結(jié)果控制逐次完成模擬到數(shù)字的轉(zhuǎn)換，輸出轉(zhuǎn) 換后的數(shù)字碼值；
[0013] 在共模電壓存儲(chǔ)電容的下極板還包括一個(gè)多路選擇開(kāi)關(guān)，所述多路選擇開(kāi)關(guān)接輸 入信號(hào)負(fù)端和參考電壓負(fù)端，SAR控制邏輯控制該多路選擇開(kāi)關(guān)使得共模電壓存儲(chǔ)電容的 下極板在采樣階段接輸入信號(hào)的負(fù)端，采樣結(jié)束后的轉(zhuǎn)換階段接參考電壓負(fù)端。
[0014] 所述輸入端，包括參考電壓正端、參考電壓負(fù)端以及輸入信號(hào)正端。
[0015] 上述參考電壓負(fù)端為ADC的參考地。
[0016] 進(jìn)一步，所述共模電壓存儲(chǔ)電容，其大小是電容轉(zhuǎn)換陣列總電容大小的90%? 110%。
[0017] 所述電容轉(zhuǎn)換陣列采用級(jí)聯(lián)結(jié)構(gòu)，分為MSB電容轉(zhuǎn)換陣列和LSB電容轉(zhuǎn)換陣列兩 個(gè)部分，且所述兩個(gè)部分之間串聯(lián)一縮放電容。
[0018] 所述輸入信號(hào)負(fù)端為輸入信號(hào)的參考地。
[0019] 所述共模電壓為電源電壓的1/2。
[0020] 本發(fā)明所述的單端轉(zhuǎn)換逐次逼近（SAR)結(jié)構(gòu)的ADC電路，可以在不增加芯片及系 統(tǒng)成本的基礎(chǔ)上，有效消除由于信號(hào)和芯片參考地平面不平帶來(lái)的系統(tǒng)失調(diào)問(wèn)題，提高測(cè) 量的準(zhǔn)確度。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0021] 圖1是本發(fā)明所實(shí)施的電路圖。
[0022] 圖2是本發(fā)明所實(shí)施于測(cè)量系統(tǒng)時(shí)的電路原理圖。

【具體實(shí)施方式】
[0023] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0024] 參見(jiàn)附圖1，所示為一個(gè)4位逐次逼近的ADC電路，該電路包括了實(shí)現(xiàn)采樣和數(shù)模 電壓轉(zhuǎn)換功能的電容轉(zhuǎn)換陣列模塊DAC、比較器模塊CMP1、共模電壓存儲(chǔ)電容Cm、共模電壓 輸入端SWCM1\SWCM2、負(fù)端采樣開(kāi)關(guān)SWN、SAR控制邏輯SAR_Logicl ;其中電容轉(zhuǎn)換陣列模塊 DAC中電容上極板輸出轉(zhuǎn)換電壓，接比較器CMP1正端；共模電壓輸入端電容Cm上極板接比 較器負(fù)端；比較器輸出接SAR控制邏輯SAR_Logicl ;SAR_L〇gicl輸出控制時(shí)序控制DAC模 塊和SWN開(kāi)關(guān)進(jìn)行采樣，根據(jù)比較器結(jié)果控制電壓轉(zhuǎn)換，使得比較器正端電壓能逐次逼近 至負(fù)端電壓，最后輸出轉(zhuǎn)換結(jié)果OUT。
[0025] 附圖1中DAC模塊采用級(jí)聯(lián)結(jié)構(gòu)，MSB陣列包括電容C3、C2 ;LSB陣列包括電容Cl、 C0以及終端電容COO ;MSB陣列和LSB陣列之間通過(guò)縮放電容Cs連接；C3?C00分別通過(guò) 多路選擇開(kāi)關(guān)SW3?SW00連接到不同的電壓，包括正端參考VREFP、負(fù)端參考VREFN、正端 輸入INP，但終端電容C00固定連接到VREFN ;設(shè)單位電容為Cu，則C3 = 2Cu，C2 = Cu，C1 =2Cu，CO = Cu，COO = Cu，而 Cs = 4Cu/3 ;采樣階段，SWCM1 和 SWCM2 閉合，比較器 CMP1 兩輸入端均接共模電壓VCM ;開(kāi)關(guān)SW3?SW0打到VINP端，對(duì)輸入進(jìn)行采樣；負(fù)端SWN打 到VINN端，對(duì)輸入信號(hào)負(fù)端采樣；采樣結(jié)束后，進(jìn)入轉(zhuǎn)換周期，SWCM1和SWCM2斷開(kāi)，同時(shí) SW2?SWO、SWN打到VREFN端，SW3打到VREFP端。此時(shí)，比較器正端的電壓會(huì)發(fā)生變化， 比較器根據(jù)輸入兩端的電壓輸出比較結(jié)果。當(dāng)比較器輸出為正時(shí)，下一個(gè)轉(zhuǎn)換周期到來(lái)時(shí)， SAR_Logicl控制SW3打到VREFN，同時(shí)SW2打到VREFP，依次類(lèi)推，直到SW0開(kāi)關(guān)也比較完 成。SW3?SW0開(kāi)關(guān)的狀態(tài)就是SAR_Logicl的輸出。由于在采樣階段引入了 VINN，所以最 終ADC轉(zhuǎn)換的電壓是VINP-VINN，而不是VINP。當(dāng)VINN對(duì)應(yīng)于一個(gè)系統(tǒng)失調(diào)時(shí)，該ADC就 可以把系統(tǒng)失調(diào)給消除。
[0026] 參加附圖2,所示為本發(fā)明應(yīng)用于消除系統(tǒng)失調(diào)的測(cè)量系統(tǒng)，其中V為供電電源、 ADC1為附圖1所示的具有消除系統(tǒng)失調(diào)功能的ADC、DC-DC為一個(gè)開(kāi)關(guān)電源模塊，Loadl為 DC-DC1的負(fù)載，DC-DC1輸出一個(gè)電壓V0U給負(fù)載Loadl供電，RS3?RS1分別是Loadl、 DC-DC1和ADC1到系統(tǒng)地GND的走線(xiàn)寄生電阻。系統(tǒng)為了測(cè)量負(fù)載Loadl的電流，在其地 回路中串入一個(gè)小電阻Rsen，ADC1測(cè)量AINP，則Loadl電流為AINP/Rsen ;但由于RS的存 在，再加上Loadl的電流較大（?1A)，使得AINN和系統(tǒng)地GND之間存在顯著的電位差，此 即為系統(tǒng)失調(diào)；系統(tǒng)失調(diào)存在使得AINP/Rsen算出的電流和Loadl的實(shí)際電流不一致，導(dǎo)致 測(cè)量不準(zhǔn)確。因此，ADC1采用附圖所示的具有消除系統(tǒng)失調(diào)功能的ADC，其正端參考VREFP 接測(cè)量系統(tǒng)參考REFP，負(fù)端參考VREFN接系統(tǒng)地GND，同時(shí)正端輸入VINP接AINP，負(fù)端輸 入VINN接AINN ;這樣ADC1的輸出對(duì)應(yīng)于電壓差A(yù)INP-AINN，（AINP-AINN)/Rsen就是我們 想要測(cè)量的Loadl電流。
[0027] 總之，以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明 的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之 內(nèi)。
【權(quán)利要求】
1. 一種單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，其特征在于包括： 電容轉(zhuǎn)換陣列，具有輸入信號(hào)采樣和數(shù)字模擬轉(zhuǎn)換（DAC)功能，包括多個(gè)電容；所有電 容的上極板連接在一起，下極板各自通過(guò)一個(gè)多路模擬選擇開(kāi)關(guān)可連接到多個(gè)輸入源， 共模電壓存儲(chǔ)電容，用于采樣存儲(chǔ)共模電壓； 共模電壓輸入端，包括兩個(gè)開(kāi)關(guān)，用于在采樣階段將電容轉(zhuǎn)換陣列電容上極板和共模 電壓存儲(chǔ)電容上極板接至共模電壓； 比較器，一輸入端接電容轉(zhuǎn)換陣列上極板，另一輸入端接共模電壓存儲(chǔ)電容上極板，t匕 較兩端大小并輸出比較結(jié)果給SAR控制邏輯； SAR控制邏輯，控制電容轉(zhuǎn)換陣列中的多路選擇開(kāi)關(guān)和共模電壓輸入端開(kāi)關(guān)完成輸入 信號(hào)和共模電壓的采樣，并根據(jù)比較器結(jié)果控制逐次完成模擬到數(shù)字的轉(zhuǎn)換，輸出轉(zhuǎn)換后 的數(shù)字碼值； 在共模電壓存儲(chǔ)電容的下極板還包括一個(gè)多路選擇開(kāi)關(guān)，所述多路選擇開(kāi)關(guān)接輸入信 號(hào)負(fù)端和參考電壓負(fù)端，SAR控制邏輯控制該多路選擇開(kāi)關(guān)使得共模電壓存儲(chǔ)電容的下極 板在采樣階段接輸入信號(hào)的負(fù)端，采樣結(jié)束后的轉(zhuǎn)換階段接參考電壓負(fù)端。
2. 如權(quán)利要求1所述的單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，其特征在于所述輸入端，包 括參考電壓正端、參考電壓負(fù)端以及輸入信號(hào)正端。
3. 如權(quán)利要求2所述的單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，其特征在于上述參考電壓 負(fù)端為ADC的參考地。
4. 如權(quán)利要求1所述的單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，其特征在于所述共模電壓 存儲(chǔ)電容，其大小是電容轉(zhuǎn)換陣列總電容大小的90 %?110 %。
5. 如權(quán)利要求1所述的單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，其特征在于所述電容轉(zhuǎn)換 陣列采用級(jí)聯(lián)結(jié)構(gòu)，分為MSB電容轉(zhuǎn)換陣列和LSB電容轉(zhuǎn)換陣列兩個(gè)部分，且所述兩個(gè)部分 之間串聯(lián)一縮放電容。
6. 如權(quán)利要求1所述的單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，其特征在于所述輸入信號(hào) 負(fù)端為輸入信號(hào)的參考地。
7. 如權(quán)利要求1所述的單端轉(zhuǎn)換逐次逼近結(jié)構(gòu)的ADC電路，其特征在于所述共模電壓 為電源電壓的1/2。
【文檔編號(hào)】H03M1/38GK104158546SQ201410418923
【公開(kāi)日】2014年11月19日 申請(qǐng)日期:2014年8月22日 優(yōu)先權(quán)日:2014年8月22日
【發(fā)明者】李曉, 喬愛(ài)國(guó) 申請(qǐng)人:深圳市芯?？萍加邢薰?br>