基于cpld的單片方波信號倍頻器及輸出任意倍頻信號的方法
【專利摘要】本發(fā)明涉及一種基于CPLD的單片方波信號倍頻器，該倍頻器包括：用于對輸入方波頻率值的高精度測量的測頻模塊；用于倍頻信息的控制字轉(zhuǎn)換的硬件除法器；用于根據(jù)除法結(jié)果實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出的倍頻信號發(fā)生器；用于實(shí)現(xiàn)倍頻信號的穩(wěn)定準(zhǔn)確的輸出可實(shí)現(xiàn)對輸入信號的頻率穩(wěn)定跟蹤的內(nèi)部信號分頻器以及計(jì)數(shù)跟蹤補(bǔ)償器；以及，用于對方波數(shù)字倍頻器的數(shù)據(jù)控制，實(shí)現(xiàn)倍頻參數(shù)的傳遞的接口控制模塊。本發(fā)明在50M系統(tǒng)時(shí)鐘工作下能夠?qū)崿F(xiàn)0.1Hz～1MHz輸入方波信號的倍頻，在倍頻信號最大頻率允許情況下最大倍頻值可以達(dá)到65535倍。
【專利說明】基于CPLD的單片方波信號倍頻器及輸出任意倍頻信號的 方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種倍頻器，具體地指一種基于CPLD的單片方波信號倍頻器及輸出 任意倍頻信號的方法，以實(shí)現(xiàn)對輸入方波信號輸出任意倍頻信號。

【背景技術(shù)】
[0002] 隨著數(shù)字時(shí)代的到來，越來越多的領(lǐng)域采用集成電路來設(shè)計(jì)電路，F(xiàn)PGA/CPLD等 EDA設(shè)計(jì)更為廣大硬件工程師所接受。其模塊化設(shè)計(jì)為設(shè)計(jì)人員帶來了很多方便，節(jié)約了 系統(tǒng)的開發(fā)時(shí)間，使設(shè)計(jì)人員只需要調(diào)用這些模塊或者IP核，然后組合起來就可以實(shí)現(xiàn) 一個(gè)簡單的功能。
[0003] 倍頻器是一種使輸出信號頻率等于輸入信號頻率整數(shù)倍的電路，即當(dāng)輸入頻率為 Π ，則輸出頻率為f0 = nil (η為任意正整數(shù)），η稱為倍頻次數(shù)。倍頻器用途廣泛，如發(fā)射 機(jī)采用倍頻器后可使主振器振蕩在較低頻率，以提高頻率穩(wěn)定度；調(diào)頻設(shè)備用倍頻器來增 大頻率偏移；在相位鍵控通信機(jī)中，倍頻器是載波恢復(fù)電路的一個(gè)重要組成單元。此外，分 頻器目前有不少型號的芯片可以直接利用，但直接具有倍頻功能的芯片還比較少見，而且 常規(guī)的全數(shù)字鎖相環(huán)（All-D igital Phase-Locked Loop, ADPLL)在應(yīng)用的時(shí)候還是有很 多的缺陷，如鎖相時(shí)間長、捕捉帶窄等。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明目的在于克服現(xiàn)有技術(shù)的不足而提供一種基于CPLD的單片方波信號倍頻 器及輸出任意倍頻信號的方法，該倍頻器能夠?qū)斎敕讲ㄐ盘枌?shí)現(xiàn)的任意倍頻信號的穩(wěn)定 輸出，克服模擬鎖相倍頻電路在應(yīng)用過程中易受溫度和電壓影響、鎖相時(shí)間長、存在直流 零點(diǎn)漂移及部件飽和等缺陷。
[0005] 實(shí)現(xiàn)本發(fā)明目的采用的技術(shù)方案是一種基于CPLD的單片方波信號倍頻器，該倍 頻器包括：
[0006] 測頻模塊，用于對輸入方波頻率值的高精度測量，獲取實(shí)時(shí)更新的頻率值；
[0007] 硬件除法器，用于將倍頻值作為運(yùn)算除數(shù)，測頻值作為被除數(shù)，進(jìn)行一次除法運(yùn)算 得到商和余數(shù)；
[0008] 倍頻信號發(fā)生器，用于根據(jù)除法結(jié)果實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出；
[0009] 內(nèi)部信號分頻器用于對產(chǎn)生的倍頻信號進(jìn)行分頻，以便于與輸入信號頻率進(jìn)行比 較。若存在頻率誤差，則可通過計(jì)數(shù)跟蹤補(bǔ)償器對倍頻信號的頻率進(jìn)行自動(dòng)補(bǔ)償。從而實(shí) 現(xiàn)倍頻信號穩(wěn)定準(zhǔn)確地輸出。
[0010] 接口控制模塊，用于對方波數(shù)字倍頻器的數(shù)據(jù)控制，實(shí)現(xiàn)倍頻參數(shù)的傳遞。
[0011] 在上述技術(shù)方案中，所述測頻模塊采用等精度測量測量法，不間斷的在一個(gè)輸入 信號周期內(nèi)進(jìn)行系統(tǒng)時(shí)鐘計(jì)數(shù)，獲取實(shí)時(shí)更新的頻率值。
[0012] 在上述技術(shù)方案中，所述硬件除法器為32位高位除法器，實(shí)現(xiàn)對倍頻數(shù)據(jù)除法運(yùn) 算處理，并輸出除法運(yùn)算所得的商和余數(shù)。
[0013] 在上述技術(shù)方案中，所述倍頻信號發(fā)生器根據(jù)所述32位硬件除法器處理結(jié)果，將 商值作為輸出倍頻信號翻轉(zhuǎn)計(jì)數(shù)標(biāo)志值，余數(shù)作為倍頻信號輸出的穩(wěn)定性微調(diào)值，在所述 余數(shù)個(gè)倍頻信號每個(gè)信號周期補(bǔ)償一個(gè)計(jì)數(shù)脈沖，實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出；
[0014] 在上述技術(shù)方案中，所述內(nèi)部信號分頻器對倍頻信號實(shí)現(xiàn)輸入頻率的等值分頻， 通過計(jì)數(shù)跟蹤補(bǔ)償器器對輸入測頻值和分頻測頻值減法比較實(shí)現(xiàn)誤差值的自動(dòng)補(bǔ)償，以實(shí) 現(xiàn)倍頻信號的穩(wěn)定準(zhǔn)確的輸出。
[0015] 在上述技術(shù)方案中，所述接口控制模塊按8位并口總線傳輸、SPI三線傳輸或16位 二進(jìn)制編碼固定值設(shè)置。
[0016] 此外，本發(fā)明還提供一種基于CPLD的單片方波信號倍頻器實(shí)現(xiàn)輸出任意倍頻信 號的方法，該方法包括：
[0017] 高精度測頻模塊對輸入方波頻率值的高精度測量，獲取實(shí)時(shí)更新的頻率值；
[0018] 硬件除法器將倍頻值作為運(yùn)算除數(shù)，測頻值作為被除數(shù)，進(jìn)行一次除法運(yùn)算得到 商和余數(shù)；
[0019] 倍頻信號發(fā)生器根據(jù)除法結(jié)果實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出；
[0020] 內(nèi)部信號分頻器以及計(jì)數(shù)跟蹤補(bǔ)償器對產(chǎn)生的倍頻信號進(jìn)行與輸入信號頻率的 等值分頻并實(shí)現(xiàn)與輸入信號的同等測頻計(jì)數(shù)，得到的計(jì)數(shù)值與輸入測頻計(jì)數(shù)值減法比較實(shí) 現(xiàn)誤差值的自動(dòng)補(bǔ)償，以實(shí)現(xiàn)倍頻信號的穩(wěn)定準(zhǔn)確的輸出可實(shí)現(xiàn)對輸入信號的頻率穩(wěn)定跟 蹤；
[0021] 接口控制模塊對方波數(shù)字倍頻器的數(shù)據(jù)控制，實(shí)現(xiàn)倍頻參數(shù)的傳遞。

【專利附圖】

【附圖說明】
[0022] 圖1為本發(fā)明基于CPLD的單片方波信號倍頻器的結(jié)構(gòu)框圖。
[0023] 圖2為最大輸入頻率和倍頻數(shù)的關(guān)系圖。

【具體實(shí)施方式】
[0024] 下面結(jié)合附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。
[0025] 如圖1所示，本發(fā)明基于CPLD的單片方波信號倍頻器包括：高精度測頻模塊、高位 硬件除法器模塊、倍頻信號發(fā)生器、內(nèi)部信號分頻器、計(jì)數(shù)跟蹤補(bǔ)償器以及接口控制模塊。 系統(tǒng)工作時(shí)鐘為高精度恒溫晶振50MHz (可根據(jù)實(shí)際需要更換）。本實(shí)施例中，采用的CPLD 器件型號為MAX1270T144C5,高位硬件除法器模塊為32位寬硬件除法器。
[0026] 高精度測頻模塊的輸入與輸入方波連接，輸出分別與32位寬硬件除法器和計(jì)數(shù) 跟蹤補(bǔ)償器連接，32位寬硬件除法器輸出與倍頻信號發(fā)生器連接，內(nèi)部信號分頻器的輸入 與倍頻信號發(fā)生器的輸出連接，內(nèi)部信號分頻器的輸出與高精度測頻模塊連接。接口控制 模塊分別與32位寬硬件除法器和倍頻信號發(fā)生器連接。
[0027] 高精度測頻模塊采用的是等精度測頻計(jì)數(shù)法，計(jì)數(shù)時(shí)鐘50MHz，鎖定被測方波信號 的上升沿觸發(fā)計(jì)數(shù)，采用32位高位計(jì)數(shù)寄存器，實(shí)現(xiàn)高精度，寬頻帶的頻率測量。高位硬件 除法器模塊為32位寬硬件除法器，設(shè)定倍頻值作為運(yùn)算除數(shù)，測頻值作為被除數(shù)，完成一 次除法運(yùn)算耗時(shí)32個(gè)時(shí)鐘周期，能夠完整保留運(yùn)算結(jié)果（商和余數(shù)）。
[0028] 倍頻信號發(fā)生器根據(jù)高位硬件除法器模塊的除法結(jié)果商值作為輸出倍頻信號翻 轉(zhuǎn)計(jì)數(shù)標(biāo)志值，余數(shù)作為倍頻信號輸出的穩(wěn)定性微調(diào)值，在前余數(shù)個(gè)倍頻信號每個(gè)信號周 期補(bǔ)償一個(gè)計(jì)數(shù)脈沖，從而實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出。
[0029] 內(nèi)部信號分頻器和計(jì)數(shù)跟蹤補(bǔ)償器對產(chǎn)生的倍頻信號進(jìn)行與輸入信號頻率的等 值分頻并實(shí)現(xiàn)與輸入信號的同等測頻計(jì)數(shù)，得到的計(jì)數(shù)值與輸入測頻計(jì)數(shù)值減法比較實(shí)現(xiàn) 誤差值的自動(dòng)補(bǔ)償，以實(shí)現(xiàn)倍頻信號的穩(wěn)定準(zhǔn)確的輸出。
[0030] 接口控制模塊可實(shí)現(xiàn)三種方式的倍頻值設(shè)定，分別為8位并口端口傳輸，SPI三線 傳輸，16位二進(jìn)制編碼固定值傳輸，擁有簡易良好的用戶操作界面。
[0031] 本發(fā)明設(shè)計(jì)采用的CPLD器件型號為MAX1270T144C5,具有編程靈活、集成度高、設(shè) 計(jì)開發(fā)周期短等特點(diǎn)。與現(xiàn)有技術(shù)相比，本發(fā)明還具有以下優(yōu)點(diǎn)：
[0032] 1、倍頻頻帶寬：在50M系統(tǒng)時(shí)鐘工作下能夠?qū)崿F(xiàn)0. 1Hz?1MHz輸入方波信號的倍 頻。
[0033] 2、倍頻數(shù)值高：在倍頻信號最大頻率允許情況下最大倍頻值可以達(dá)到65535倍， 下表1顯示了設(shè)定不同倍頻值下最大的輸入信號頻率：
[0034]

【權(quán)利要求】
1. 一種基于CPLD的單片方波信號倍頻器，其特征在于，包括： 測頻模塊，用于對輸入方波頻率值的高精度測量，獲取實(shí)時(shí)更新的頻率值； 硬件除法器，用于將倍頻值作為運(yùn)算除數(shù)，測頻值作為被除數(shù)，進(jìn)行一次除法運(yùn)算得到 商和余數(shù)； 倍頻信號發(fā)生器，用于根據(jù)除法結(jié)果實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出； 內(nèi)部信號分頻器用于對產(chǎn)生的倍頻信號進(jìn)行分頻，以便于與輸入信號頻率進(jìn)行比較。 若存在頻率誤差，則可通過計(jì)數(shù)跟蹤補(bǔ)償器對倍頻信號的頻率進(jìn)行自動(dòng)補(bǔ)償。從而實(shí)現(xiàn)倍 頻信號穩(wěn)定準(zhǔn)確地輸出。 接口控制模塊，用于對方波數(shù)字倍頻器的數(shù)據(jù)控制，實(shí)現(xiàn)倍頻參數(shù)的傳遞。
2. 根據(jù)權(quán)利要求1所述基于CPLD的單片方波信號倍頻器，其特征在于：所述測頻模塊 采用等精度測量測量法，不間斷的在一個(gè)輸入信號周期內(nèi)進(jìn)行系統(tǒng)時(shí)鐘計(jì)數(shù)，獲取實(shí)時(shí)更 新的頻率值。
3. 根據(jù)權(quán)利要求1所述基于CPLD的單片方波信號倍頻器，其特征在于：所述硬件除法 器為32位高位除法器，實(shí)現(xiàn)對倍頻數(shù)據(jù)除法運(yùn)算處理，并輸出除法運(yùn)算所得的商和余數(shù)。
4. 根據(jù)權(quán)利要求1所述基于CPLD的單片方波信號倍頻器，其特征在于：所述倍頻信號 發(fā)生器根據(jù)所述32位硬件除法器處理結(jié)果，將商值作為輸出倍頻信號翻轉(zhuǎn)計(jì)數(shù)標(biāo)志值，余 數(shù)作為倍頻信號輸出的穩(wěn)定性微調(diào)值，在所述余數(shù)個(gè)倍頻信號每個(gè)信號周期補(bǔ)償一個(gè)計(jì)數(shù) 脈沖，實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出。
5. 根據(jù)權(quán)利要求1所述基于CPLD的單片方波信號倍頻器，其特征在于：所述內(nèi)部信號 分頻器對倍頻信號實(shí)現(xiàn)輸入頻率的等值分頻，通過計(jì)數(shù)跟蹤補(bǔ)償器器對輸入測頻值和分頻 測頻值減法比較實(shí)現(xiàn)誤差值的自動(dòng)補(bǔ)償，以實(shí)現(xiàn)倍頻信號的穩(wěn)定準(zhǔn)確的輸出。
6. 根據(jù)權(quán)利要求1所述基于CPLD的單片方波信號倍頻器，其特征在于：所述接口控 制模塊按8位并口總線傳輸、SPI三線傳輸或16位二進(jìn)制編碼固定值設(shè)置。
7. -種權(quán)利要求1所述基于CPLD的單片方波信號倍頻器實(shí)現(xiàn)輸出任意倍頻信號的方 法，其特征在于包括： 高精度測頻模塊對輸入方波頻率值的高精度測量，獲取實(shí)時(shí)更新的頻率值； 硬件除法器將倍頻值作為運(yùn)算除數(shù)，測頻值作為被除數(shù)，進(jìn)行一次除法運(yùn)算得到商和 余數(shù)； 倍頻信號發(fā)生器根據(jù)除法結(jié)果實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出； 內(nèi)部信號分頻器以及計(jì)數(shù)跟蹤補(bǔ)償器對產(chǎn)生的倍頻信號進(jìn)行與輸入信號頻率的等值 分頻并實(shí)現(xiàn)與輸入信號的同等測頻計(jì)數(shù)，得到的計(jì)數(shù)值與輸入測頻計(jì)數(shù)值減法比較實(shí)現(xiàn)誤 差值的自動(dòng)補(bǔ)償，以實(shí)現(xiàn)倍頻信號的穩(wěn)定準(zhǔn)確的輸出可實(shí)現(xiàn)對輸入信號的頻率穩(wěn)定跟蹤； 接口控制模塊對方波數(shù)字倍頻器的數(shù)據(jù)控制，實(shí)現(xiàn)倍頻參數(shù)的傳遞。
8. 根據(jù)權(quán)利要求7所述基于CPLD的單片方波信號倍頻器輸出任意倍頻信號的方法，其 特征在于：所述測頻模塊采用等精度測量測量法，不間斷的在一個(gè)輸入信號周期內(nèi)進(jìn)行系 統(tǒng)時(shí)鐘計(jì)數(shù)，獲取實(shí)時(shí)更新的頻率值。
9. 根據(jù)權(quán)利要求7所述基于CPLD的單片方波信號倍頻器輸出任意倍頻信號的方法， 其特征在于：所述硬件除法器為32位高位除法器，將商值作為輸出倍頻信號翻轉(zhuǎn)計(jì)數(shù)標(biāo)志 值，余數(shù)作為倍頻信號輸出的穩(wěn)定性微調(diào)值，在所述余數(shù)個(gè)倍頻信號每個(gè)信號周期補(bǔ)償一 個(gè)計(jì)數(shù)脈沖，實(shí)現(xiàn)倍頻信號的準(zhǔn)確穩(wěn)定輸出。
10.根據(jù)權(quán)利要求7所述基于CPLD的單片方波信號倍頻器輸出任意倍頻信號的方法， 其特征在于：所述內(nèi)部信號分頻器對倍頻信號實(shí)現(xiàn)輸入頻率的等值分頻，通過計(jì)數(shù)跟蹤補(bǔ) 償器器對輸入測頻值和分頻測頻值減法比較實(shí)現(xiàn)誤差值的自動(dòng)補(bǔ)償，以實(shí)現(xiàn)倍頻信號的穩(wěn) 定準(zhǔn)確的輸出。
【文檔編號】H03L7/18GK104270095SQ201410514131
【公開日】2015年1月7日 申請日期:2014年9月29日 優(yōu)先權(quán)日:2014年9月29日
【發(fā)明者】沈維聰, 肖偉翔, 朱亮 申請人:武漢理工大學(xué)