一種主控電路用外圍電路的制作方法
【專利摘要】本實(shí)用新型公開了集成電路領(lǐng)域的一種主控電路用外圍電路，主控電路上設(shè)有L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，其中GND端口接地，L1端口通過第一限流電阻R1連接第一支路M1，L2端口通過第二限流電阻R2連接第二支路M2，VCC端口同時(shí)連接第一支路M1和第二支路M2；該外圍電路包括：放電電容C1、直流電壓源Vs、限流電阻R4、二極管D1和放電電阻R3，放電電容C1的負(fù)極接地，正極接主控電路的VCC端口，直流電壓源Vs負(fù)極接地，正極經(jīng)過開關(guān)K接二極管D1的正極，二極管D1的負(fù)極接主控電路的VCC端口，限流電阻R4的一端接二極管D1的正極，另外一端接主控電路的CLK端口，放電電阻R3一端與主控電路的I/O端口連接，另一端接地。
【專利說明】—種主控電路用外圍電路

【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及集成電路領(lǐng)域的一種主控電路用外圍電路。

【背景技術(shù)】
[0002]集成電路中，主控電路的直流電壓源Vs通過外圍電路給主控電路以及主控電路所控制的兩個(gè)支路上的后段PMOS管供電。外圍電路通過給主控電路斷電后再上電來切換主控電路所控制的兩個(gè)支路的工作狀態(tài)。
[0003]請(qǐng)參閱圖1，現(xiàn)有技術(shù)中主控電路至少包括下列端口:L1端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口。GND端口接地，主控電路所控制的第一支路Ml上的第一后段PMOS管Ql的柵極通過第一限流電阻Rl與主控電路的LI端口連接，第二支路M2上的第二后段PMOS管Q2的柵極通過第二限流電阻R2與主控電路的L2端口連接。第一支路Ml上的第一后段PMOS管Ql的源極以及第二支路M2上的第二后段PMOS管Q2的源極同時(shí)連接主控電路的VCC端口，從而實(shí)現(xiàn)第一支路Ml同時(shí)與主控電路的LI端口及VCC端口的連接，以及第二支路M2同時(shí)與主控電路的L2端口及VCC端口的連接。第一支路Ml上的第一后段PMOS管Ql的漏極，以及第二支路M2上的第二后段PMOS管Q2的漏極對(duì)應(yīng)連接各自的后續(xù)電路。常規(guī)設(shè)計(jì)的主控電路中，I/O端口可連接并控制第三支路(圖1中未顯示)，當(dāng)LI端口或L2端口中的任意一個(gè)處于高電平狀態(tài)時(shí)，I/O端口處于高電平狀態(tài)，而當(dāng)LI端口和L2端口同時(shí)處于低電平或同處于高電平狀態(tài)時(shí)，I/O端口處于低電平狀態(tài)。
[0004]主控電路用外圍電路包括:放電電容Cl、直流電壓源Ns、限流電阻R4、二極管Dl和開關(guān)K，其中，放電電容Cl負(fù)極接地，正極接主控電路的VCC端口，直流電壓源Vs負(fù)極接地，正極通過開關(guān)K連接二極管Dl的正極，二極管Dl的負(fù)極接主控電路的VCC端口，限流電阻R4的一端連接主控電路的CLK端口，另外一端連接二極管Dl的正極，使直流電壓源Vs能夠通過開關(guān)K對(duì)限流電阻R4和二極管Dl的正極供電。
[0005]主控電路切換主控電路所控制的第一支路Ml和第二支路M2的工作狀態(tài)的原理如下:開關(guān)K閉合即第一次上電時(shí)，主控電路通過上升沿檢測(cè)來切換第一支路Ml的狀態(tài)，第一后段PMOS管Ql導(dǎo)通，第一支路Ml工作，第二支路M2不工作，LI端口處于低電平狀態(tài)而L2端口處于高電平狀態(tài)。當(dāng)開關(guān)K斷開后再閉合時(shí)，切換第二支路M2的狀態(tài)，第二后段PMOS管Q2導(dǎo)通，第二支路M2工作，第一支路Ml不工作，L2端口處于低電平狀態(tài)而LI端口處于高電平狀態(tài)。開關(guān)K第三次斷開后閉合，第一后段PMOS管Ql和第二后段PMOS管Q2同時(shí)導(dǎo)通，第一支路Ml和第二支路M2同時(shí)工作，即LI端口和L2端口同時(shí)處于低電平狀態(tài)。再一次斷開閉合開關(guān)K，則回到第一種狀態(tài)，即第一支路Ml工作，第二支路M2不工作，LI端口處于低電平狀態(tài)而L2端口處于高電平狀態(tài)，依次循環(huán)。圖1中，主控電路的I/O端懸空，即未連接第三支路。
[0006]第一支路Ml和第二支路M2均由直流電壓源Vs供電，主控電路的記憶時(shí)間由放電電容Cl的放電時(shí)間決定，第一支路Ml或第二支路M2單獨(dú)工作時(shí)，典型的容量為220uF的放電電容Cl的放電時(shí)間為3s。當(dāng)開關(guān)K斷開后，第一支路Ml或/和第二支路M2的供電及主控電路的記憶時(shí)間T必須依靠放電電容Cl維持，主控電路的記憶時(shí)間T為放電電容Cl的放電時(shí)間。第一支路Ml或第二支路M2單獨(dú)工作時(shí)，放電電容Cl的放電時(shí)間一致。當(dāng)?shù)谝恢稭l和第二支路M2同時(shí)工作時(shí)，放電電容Cl的放電過快導(dǎo)致主控電路記憶時(shí)間變短，開關(guān)K斷開后，放電電容Cl的放電時(shí)間只有第一支路Ml或第二支路M2單獨(dú)工作時(shí)的一半左右。引起主控電路同等時(shí)間切換狀態(tài)無法記憶。
實(shí)用新型內(nèi)容
[0007]本方法目的在于提供一種主控電路用外圍電路，其可以保證主控電路控制的兩個(gè)支路無論是單獨(dú)工作還是同時(shí)工作，主控電路都能在斷電后，保持記憶時(shí)間的一致。
[0008]實(shí)現(xiàn)上述目的的一種技術(shù)方案是:一種主控電路用外圍電路，所述主控電路上設(shè)有LI端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，其中所述GND端口接地，所述LI端口通過第一限流電阻Rl連接第一支路M1，所述L2端口通過第二限流電阻R2連接第二支路M2，所述VCC端口同時(shí)連接所述第一支路Ml和所述第二支路M2 ；
[0009]該外圍電路包括:放電電容Cl、直流電壓源Vs、開關(guān)K、限流電阻R4和二極管D1，所述放電電容Cl的負(fù)極接地，正極接所述主控電路的VCC端口，所述直流電壓源Vs負(fù)極接地，正極經(jīng)過所述開關(guān)K接所述二極管Dl的正極，所述二極管Dl的負(fù)極接所述主控電路的VCC端口，所述限流電阻R4的一端接所述二極管Dl的正極，另外一端接所述主控電路的CLK 端口，
[0010]該外圍電路其還包括一端與所述主控電路的i/o端口連接，另一端接地的放電電阻R3。
[0011]進(jìn)一步的，所述第一限流電阻R1、所述第二限流電阻R2、所述限流電阻R4的阻值為I?1KΩ，所述放電電阻R3的阻值為10?100KΩ，所述放電電容Cl的容量為100?1000 μ F。
[0012]進(jìn)一步的，該外圍電路還包括第一分壓電阻R7和第二分壓電阻R8，所述第一分壓電阻R7和所述開關(guān)K串聯(lián)，連接所述限流電阻R4與所述直流電壓源Vs的正極，以及所述直流電壓源Vs的正極與所述二極管Dl的正極，所述第二分壓電阻R8的一端連接所述限流電阻R4以及所述二極管Dl的正極，另外一端接地，所述第一分壓電阻R7和所述第二分壓電阻R8均為可變電阻。
[0013]再進(jìn)一步的，所述第二分壓電阻R8并聯(lián)有一個(gè)5V的穩(wěn)壓二極管Ζ1。
[0014]更進(jìn)一步的，該外圍電路還包括一個(gè)一端連接所述主控電路的CLK端口，另外一端接地的濾波電容C2。
[0015]還要進(jìn)一步的，所述第一限流電阻R1、所述第二限流電阻R2、所述限流電阻R4的阻值為I?1K Ω，所述放電電阻R3的阻值為10?100Κ Ω，所述放電電容的容量為100?1000 μ F，所述濾波電容C2的容量為I?1000nF。
[0016]再進(jìn)一步的，所述主控電路為BL22P02型主控芯片。
[0017]進(jìn)一步的，所述第一支路Ml包括一個(gè)源極連接所述主控電路的VCC端口，柵極連接所述第一限流電阻Rl的第一后段PMOS管Ql，所述第二支路M2包括一個(gè)源極連接所述主控電路的VCC端口，柵極連接所述第二限流電阻R2的第二后段PMOS管Q2。
[0018]再進(jìn)一步的，所述第一支路Ml還包括一個(gè)連接所述第一后段PMOS管Ql的源極和柵極的第一偏置電阻R5，所述第二支路M2還包括一個(gè)連接所述第二后段PMOS管Q2的源極和柵極的第二偏置電阻R6。
[0019]采用了本實(shí)用新型的一種主控電路用外圍電路的技術(shù)方案，即在主控電路的VCC端口增加一個(gè)接地的放電電阻R3的技術(shù)方案。其技術(shù)效果是:其可以保證主控電路控制的兩個(gè)支路無論是單獨(dú)工作還是同時(shí)工作，主控電路都能在斷電后，保持記憶時(shí)間的一致。

【專利附圖】

【附圖說明】
[0020]圖1為現(xiàn)有技術(shù)的主控電路用外圍電路的電路示意圖。
[0021]圖2為本實(shí)用新型的一種主控電路用外圍電路的第一實(shí)施例電路示意圖。
[0022]圖3為本實(shí)用新型的一種主控電路用外圍電路的第二實(shí)施例電路示意圖。

【具體實(shí)施方式】
[0023]請(qǐng)參閱圖1，本實(shí)用新型的發(fā)明人為了能更好地對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行理解，下面通過具體地實(shí)施例，并結(jié)合附圖進(jìn)行詳細(xì)地說明:
[0024]第一實(shí)施例:
[0025]請(qǐng)參閱圖2，本實(shí)用新型的一種主控電路用外圍電路用于一種可同時(shí)控制兩個(gè)支路工作狀態(tài)的主控電路，該主控電路至少包括下列端口 =Ll端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，當(dāng)LI端口或L2端口中的任意一個(gè)處于高電平狀態(tài)時(shí)，I/O端口處于高電平狀態(tài)，而當(dāng)LI端口和L2端口同時(shí)處于低電平或同處于高電平狀態(tài)時(shí)，I/O端口處于低電平狀態(tài)。主控電路的GND端口接地，主控電路所控制的第一支路Ml上的第一后段PMOS管Ql的柵極通過第一限流電阻Rl與主控電路的LI端口連接，第二支路M2上的第二后段PMOS管Q2的柵極通過第二限流電阻R2與主控電路的L2端口連接。第一支路Ml上的第一后段PMOS管Ql的源極以及第二支路M2上的第二后段PMOS管Q2的源極同時(shí)連接主控電路的VCC端口，從而實(shí)現(xiàn)第一支路Ml同時(shí)與主控電路的LI端口及VCC端口的連接，第二支路M2同時(shí)與主控電路的L2端口及VCC端口的連接。第一支路Ml上的第一后段PMOS管Ql的漏極，以及第二支路M2上的第二后段PMOS管Q2的漏極對(duì)應(yīng)連接各自的后續(xù)電路。
[0026]本實(shí)用新型的主控電路用外圍電路包括:放電電容Cl、直流電壓源Vs、開關(guān)K、限流電阻R4、二極管Dl和放電電阻R3。其中放電電容Cl的負(fù)極接地，正極接主控電路的VCC端口。直流電壓源Vs負(fù)極接地，正極通過開關(guān)K接二極管Dl的正極，二極管Dl的負(fù)極接主控電路的VCC端口，限流電阻R4的一端接二極管Dl的正極，另外一端接主控電路的CLK端口，從而直流電壓源Vs可通過開關(guān)K向限流電阻R4和二極管Dl供電。主控電路的I/O端口通過放電電阻R3接地。該主控電路用外圍電路的最大改進(jìn)點(diǎn)就在于增加了一端與主控電路的I/0端口連接，另一端接地的放電電阻R3。
[0027]本實(shí)用新型的一種主控電路用外圍電路中增加放電電阻R3的目的在于:當(dāng)，第一支路Ml或第二支路M2中有任意一個(gè)支路處于工作狀態(tài)，即LI端口或者L2端口中，有任意一個(gè)端口處于低電平狀態(tài)，而另外一個(gè)端口處于高電平狀態(tài)時(shí)，I/O端口處于高電平狀態(tài)，主控電路可通過放電電阻R3對(duì)地放電。第一支路Ml或第二支路M2同時(shí)工作，即LI端口和L2端口同時(shí)處于低電平狀態(tài)時(shí)，I/O端口處于低電平狀態(tài)，主控電路無法通過放電電阻R3對(duì)地放電。由于在LI端口所連接的第一支路Ml或L2端口所連接的第二支路M2無論是同時(shí)工作還是單獨(dú)工作，放電電容Cl都同時(shí)進(jìn)行兩路放電。保證無論在第一支路Ml或第二支路M2單獨(dú)工作時(shí)，還是在第一支路Ml和第二支路M2同時(shí)工作時(shí)，主控電路都能保證記憶時(shí)間一致。
[0028]本實(shí)施例中，放電電容Cl的容量為10-1OOOuF，第一限流電阻Rl的阻值為1-10ΚΩ,第二限流電阻R2的阻值為1-10ΚΩ，放電電阻R3的阻值為10-100ΚΩ，限流電阻R4的阻值為1-10ΚΩ。在第一支路Ml和第二支路M2同時(shí)工作時(shí)，還是第一支路Ml或第二支路M2單獨(dú)工作時(shí)，放電電容Cl的放電時(shí)間主要由放電電容Cl的容量及放電電阻R3的阻值決定。
[0029]第二實(shí)施例:
[0030]請(qǐng)參閱圖3，在本實(shí)用新型的一種主控電路用外圍電路，可用于如BL22P02主控芯片等主控電路。主控電路的GND端口接地。主控電路所控制的第一支路Ml和第二支路M2通過第一限流電阻R1、第二限流電阻R2對(duì)應(yīng)與主控電路的LI端口和L2端口連接。在第一實(shí)施例的基礎(chǔ)上，第一支路Ml上增加了一個(gè)連接第一后段PMOS管Ql的源極和柵極的第一偏置電阻R5。第二支路M2上增加了一個(gè)連接第二后段PMOS管Q2的源極和柵極的第二偏置電阻R6。主控電路通過控制第一后段PMOS管Ql和第二后段PMOS管Q2來切換第一支路Ml和第二支路M2的工作狀態(tài)。
[0031]本實(shí)用新型的主控電路用外圍電路包括:放電電容Cl、直流電壓源Vs、開關(guān)K、限流電阻R4、二極管Dl和放電電阻R3。其中放電電容Cl的負(fù)極接地，正極接主控電路的VCC端口。直流電壓源Vs負(fù)極接地，正極通過開關(guān)K接二極管Dl的正極，二極管Dl的負(fù)極接主控電路的VCC端口，限流電阻R4的一端接二極管Dl的正極，另外一端接主控電路的CLK端口，從而直流電壓源Vs可通過開關(guān)K向限流電阻R4和二極管Dl供電。主控電路的1/0端口通過放電電阻R3接地。該主控電路用外圍電路的最大改進(jìn)點(diǎn)就在于增加了一端與主控電路的I/0端口連接，另一端接地的放電電阻R3。
[0032]本實(shí)用新型的一種外圍電路用主控電路，還增加了第一分壓電阻R7和第二分壓電阻R8。第一分壓電阻R7的一端連接開關(guān)K，另外一端連接限流電阻R4以及二極管Dl的正極，從而使直流電壓源Vs必須通過第一分壓電阻R7和開關(guān)K向限流電阻R4和二極管Dl供電。第二分壓電阻R8的一端接地，另外一端連接限流電阻R4以及二極管Dl的正極。其中第一分壓電阻R7和第二分壓電阻R8均為可變電阻，其作用在于使限流電阻R4通過分壓得到一個(gè)5V的穩(wěn)定電壓。其中,第二分壓電阻R8還與一個(gè)5V的穩(wěn)壓二極管Zl并聯(lián),該穩(wěn)壓二極管Zl用來鉗位分壓后，主控電路的VCC端口的電壓值，起到對(duì)主控電路的保護(hù)作用。該主控電路用外圍電路中，二極管Dl的作用在于:防止開關(guān)K關(guān)斷后，放電電容Cl上的電壓受第二分壓電阻R8同時(shí)放電的影響，而影響主控電路的記憶時(shí)間。
[0033]此外，本實(shí)用新型的一種主控電路用外圍電路，還包括一個(gè)一端連接主控電路的CLK端口，另外一端接地的濾波電容C2。濾波電容C2的作用主要是濾波作用，防止干擾信號(hào)引起主控電路的CLK端口的誤觸發(fā)。
[0034]本實(shí)施例中，放電電容Cl的容量為10-1OOOuF，第一限流電阻Rl的阻值為10-10ΚΩ,第二限流電阻R2的阻值為10-10ΚΩ，放電電阻R3的阻值為10-100ΚΩ，限流電阻R4的阻值為1-10ΚΩ。濾波電容C2的容量一般為l-1000nF。
[0035]本【技術(shù)領(lǐng)域】中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來說明本實(shí)用新型，而并非用作為對(duì)本實(shí)用新型的限定，只要在本實(shí)用新型的實(shí)質(zhì)精神范圍內(nèi)，對(duì)以上實(shí)施例的變化、變型都將落在本實(shí)用新型的權(quán)利要求書范圍內(nèi)。
【權(quán)利要求】
1.一種主控電路用外圍電路，所述主控電路上設(shè)有LI端口、L2端口、GND端口、I/O端口、VCC端口和CLK端口，其中所述GND端口接地，所述LI端口通過第一限流電阻Rl連接第一支路M1，所述L2端口通過第二限流電阻R2連接第二支路M2，所述VCC端口同時(shí)連接所述第一支路Ml和所述第二支路M2 ； 該外圍電路包括:放電電容Cl、直流電壓源Vs、開關(guān)K、限流電阻R4和二極管D1，所述放電電容Cl的負(fù)極接地，正極接所述主控電路的VCC端口，所述直流電壓源Vs負(fù)極接地，正極經(jīng)過所述開關(guān)K接所述二極管Dl的正極，所述二極管Dl的負(fù)極接所述主控電路的VCC端口，所述限流電阻R4的一端接所述二極管Dl的正極，另外一端接所述主控電路的CLK端口，其特征在于: 其還包括一端與所述主控電路的I/O端口連接，另一端接地的放電電阻R3。
2.根據(jù)權(quán)利要求2所述的一種主控電路用外圍電路，其特征在于:所述第一限流電阻R1、所述第二限流電阻R2、所述限流電阻R4的阻值為I?10ΚΩ，所述放電電阻R3的阻值為10?100K Ω，所述放電電容Cl的容量為100?1000 μ F。
3.根據(jù)權(quán)利要求1所述的一種主控電路用外圍電路，其特征在于:該外圍電路還包括第一分壓電阻R7和第二分壓電阻R8，所述第一分壓電阻R7和所述開關(guān)K串聯(lián)，連接所述限流電阻R4與所述直流電壓源Vs的正極，以及所述直流電壓源Vs的正極與所述二極管Dl的正極，所述第二分壓電阻R8的一端連接所述限流電阻R4以及所述二極管Dl的正極，另外一端接地，所述第一分壓電阻R7和所述第二分壓電阻R8均為可變電阻。
4.根據(jù)權(quán)利要求3所述的一種主控電路用外圍電路，其特征在于:所述第二分壓電阻R8并聯(lián)有一個(gè)5V的穩(wěn)壓二極管Zl。
5.根據(jù)權(quán)利要求4所述的一種主控電路用外圍電路，其特征在于:該外圍電路還包括一個(gè)一端連接所述主控電路的CLK端口，另外一端接地的濾波電容C2。
6.根據(jù)權(quán)利要求5所述的一種主控電路用外圍電路，其特征在于:所述第一限流電阻R1、所述第二限流電阻R2、所述限流電阻R4的阻值為I?10ΚΩ，所述放電電阻R3的阻值為10?100Κ Ω，所述放電電容的容量為100?1000 μ F，所述濾波電容C2的容量為I?100nF0
7.根據(jù)權(quán)利要求3?6所述的一種主控電路用外圍電路，其特征在于:所述主控電路為BL22P02型主控芯片。
8.根據(jù)權(quán)利要求1?6中任意一項(xiàng)所述的一種主控電路用外圍電路，其特征在于:所述第一支路Ml包括一個(gè)源極連接所述主控電路的VCC端口，柵極連接所述第一限流電阻Rl的第一后段PMOS管Ql，所述第二支路M2包括一個(gè)源極連接所述主控電路的VCC端口，柵極連接所述第二限流電阻R2的第二后段PMOS管Q2。
9.根據(jù)權(quán)利要求8所述的一種主控電路用外圍電路，其特征在于:所述第一支路Ml還包括一個(gè)連接所述第一后段PMOS管Ql的源極和柵極的第一偏置電阻R5，所述第二支路M2還包括一個(gè)連接所述第二后段PMOS管Q2的源極和柵極的第二偏置電阻R6。
【文檔編號(hào)】H03K19/0185GK203840320SQ201420261457
【公開日】2014年9月17日 申請(qǐng)日期:2014年5月20日 優(yōu)先權(quán)日:2014年5月20日
【發(fā)明者】姜婷 申請(qǐng)人:上海貝嶺股份有限公司