一種cmos壓控振蕩器的制造方法
【專利摘要】本實用新型提供了一種CMOS壓控振蕩器，包括互補(bǔ)交叉耦合晶體管差分對和LC并聯(lián)諧振回路；所述LC并聯(lián)諧振回路的兩端分別與互補(bǔ)交叉耦合晶體管差分對的差分輸出端VOUT+、差分輸出端VOUT-連接；本實用新型提出了一種新的可變電容結(jié)構(gòu)，其中包括三對并聯(lián)連接的增強(qiáng)型PMOS可變電容管和兩個電壓轉(zhuǎn)換器，該電壓轉(zhuǎn)換器除產(chǎn)生初始的控制電壓VC外，還產(chǎn)生兩個額外的控制電壓VC-low和VC-high，這三個電壓分別用于控制三對增強(qiáng)型PMOS管，該結(jié)構(gòu)在很大程度上提高了可變電容的C-V特性，同時對頻率調(diào)節(jié)范圍的線性度影響不大。
【專利說明】一種0103壓控振蕩器

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電學(xué)領(lǐng)域，具體涉及一種0103壓控振蕩器。

【背景技術(shù)】
[0002]壓控振蕩器是射頻收發(fā)系統(tǒng)比較重要的一部分，而由于缺乏高0質(zhì)的可變電容，所以在0103工藝中，高頻調(diào)節(jié)范圍的線性度成為設(shè)計的一個挑戰(zhàn)。在0103工藝中有兩種類型的103變?nèi)荻O管:一種為增強(qiáng)型可變電容(艦03)，另一種為反型層可變電容(1103),這兩者都表現(xiàn)出高度非線性V特性，從而導(dǎo)致的頻率調(diào)節(jié)范圍呈非線性。


【發(fā)明內(nèi)容】

[0003]為解決上述技術(shù)問題，本實用新型提供了一種0103壓控振蕩器，該0103壓控振蕩器通過
[0004]本實用新型通過以下技術(shù)方案得以實現(xiàn)。
[0005]本實用新型提供的一種0103壓控振蕩器，包括互補(bǔ)交叉耦合晶體管差分對和IX并聯(lián)諧振回路；所述IX并聯(lián)諧振回路的兩端分別與互補(bǔ)交叉耦合晶體管差分對的差分輸出端乂0口 1+、差分輸出端乂0口 1-連接。
[0006]所述互補(bǔ)交叉耦合晶體管差分對包括一組晶體管差分對和一組匪03晶體管差分對，所述晶體管差分對包括？103晶體管17和？103晶體管18，所述匪03晶體管差分對包括匪03晶體管15和匪03晶體管16 ；所述？103晶體管17的源級和？103晶體管18的源級均與電源700端連接，所述？103晶體管17的柵極與？103晶體管18的漏極連接，所述？103晶體管17的漏極與？103晶體管18的柵極連接；所述匪03晶體管15的源級和匪03晶體管16的源級均與電源地端連接，所述匪03晶體管15的柵極和匪03晶體管16的漏極連接，所述匪03晶體管15的漏極和匪03晶體管16的柵極連接。
[0007]所述IX并聯(lián)諧振回路由電感10和可變電容并聯(lián)構(gòu)成。
[0008]所述可變電容包括？103可變電容晶體管和電壓轉(zhuǎn)換電路，所述電壓轉(zhuǎn)換電路的電壓輸出端與可變電容管的控制電壓輸入端連接。
[0009]所述電壓轉(zhuǎn)換電路包括匪03晶體管111、？108晶體管、電阻1?和電阻肋，所述匪03晶體管胞的漏極與電源700端連接，柵極與控制電壓1端連接，源級經(jīng)電阻1?與電源地端連接，且所述匪03晶體管胞的源級與電阻1?之間設(shè)置有控制電壓7010界輸出端；所述？103晶體管鄴的漏極與電源地端連接，柵極與控制電壓1端連接，源級經(jīng)電阻肋與電源700端連接，且所述？103晶體管鄴的源級與電阻肋之間設(shè)置有控制電壓
輸出端。
[0010]所述？103可變電容晶體管包括第一組？103可變電容晶體管肌￡1和肌以第二組？108可變電容晶體管123和126、第三組？103可變電容晶體管13&和136，所述？103可變電容晶體管肌3、1221和133的柵極均與差分輸出端70^1+連接，？厥)3可變電容晶體管116、126和136的柵極均與差分輸出端乂0口 1-連接；所述第一組？103可變電容晶體管和116的源級相連且與控制電壓7(:-10?輸出端連接，所述第二組？103可變電容晶體管123和126的源級相連且與控制電壓1端連接，所述第三組？103可變電容晶體管133和136的源級相連且與控制電壓70111曲輸出端連接；所述？103可變電容晶體管肌￡1、肌13、1251、1213、133和136的源級和漏極均與電源地端連接。
[0011]本實用新型的有益效果在于:提出了一種新的可變電容結(jié)構(gòu)，其中包括三對并聯(lián)連接的增強(qiáng)型？103可變電容管和兩個電壓轉(zhuǎn)換器，該電壓轉(zhuǎn)換器除產(chǎn)生初始的控制電壓^夕卜，還產(chǎn)生兩個額外的控制電壓和7(^111曲，這三個電壓分別用于控制三對增強(qiáng)型？103管，該結(jié)構(gòu)在很大程度上提高了可變電容的特性，同時對頻率調(diào)節(jié)范圍的線性度影響不大。

【專利附圖】

【附圖說明】
[0012]圖1是本實用新型的電路圖；
[0013]圖2是本實用新型的電壓轉(zhuǎn)換電路圖；
[0014]圖3是本實用新型中可變電容的口特性曲線；
[0015]圖4是圖1的頻率調(diào)節(jié)仿真圖；
[0016]圖5是圖1的相位噪聲仿真圖。

【具體實施方式】
[0017]下面進(jìn)一步描述本實用新型的技術(shù)方案，但要求保護(hù)的范圍并不局限于所述。
[0018]如圖1所示的一種0103壓控振蕩器，包括互補(bǔ)交叉耦合晶體管差分對和IX并聯(lián)諧振回路；所述IX并聯(lián)諧振回路的兩端分別與互補(bǔ)交叉耦合晶體管差分對的差分輸出端乂0^1—、差分輸出端乂0^！-連接。
[0019]所述互補(bǔ)交叉耦合晶體管差分對包括一組？103晶體管差分對和一組匪03晶體管差分對，所述晶體管差分對包括？103晶體管17和？103晶體管18，所述匪03晶體管差分對包括匪03晶體管15和匪03晶體管16 ；所述？103晶體管17的源級和？103晶體管18的源級均與電源700端連接，所述？103晶體管17的柵極與？103晶體管18的漏極連接，所述？103晶體管17的漏極與？103晶體管18的柵極連接；所述匪03晶體管15的源級和匪03晶體管16的源級均與電源地端連接，所述匪03晶體管15的柵極和匪03晶體管16的漏極連接，所述匪03晶體管15的漏極和匪03晶體管16的柵極連接。
[0020]所述IX并聯(lián)諧振回路由電感10和可變電容并聯(lián)構(gòu)成。
[0021]所述可變電容包括？103可變電容晶體管和電壓轉(zhuǎn)換電路，所述電壓轉(zhuǎn)換電路的電壓輸出端與可變電容管的控制電壓輸入端連接。
[0022]如圖2所示，電壓轉(zhuǎn)換電路包括匪03晶體管胞、？108晶體管鄴、電阻1?和電阻肋，所述匪03晶體管胞的漏極與電源700端連接，柵極與控制電壓1端連接，源級經(jīng)電阻1?與電源地端連接，且所述匪03晶體管胞的源級與電阻1?之間設(shè)置有控制電壓^0-10^輸出端；所述？103晶體管的漏極與電源地端連接，柵極與控制電壓1端連接，源級經(jīng)電阻肋與電源700端連接，且所述？103晶體管鄴的源級與電阻肋之間設(shè)置有控制電壓^0111811輸出端。
[0023]所述？103可變電容晶體管包括第一組？103可變電容晶體管肌￡1和肌以第二組？108可變電容晶體管123和126、第三組？103可變電容晶體管13&和136，所述？103可變電容晶體管肌3、1221和133的柵極均與差分輸出端70^1+連接，？103可變電容晶體管116、126和136的柵極均與差分輸出端乂0口 1-連接；所述第一組？103可變電容晶體管和116的源級相連且與控制電壓7(:-10?輸出端連接，所述第二組？103可變電容晶體管123和126的源級相連且與控制電壓1端連接，所述第三組？103可變電容晶體管133和136的源級相連且與控制電壓70111曲輸出端連接；所述？103可變電容晶體管肌￡1、肌13、1251、1213、133和136的源級和漏極均與電源地端連接。
[0024]第一組？103可變電容晶體管肌￡1和祖6、第二組？103可變電容晶體管123和126、第三組？103可變電容晶體管133和136分別由對應(yīng)的控制電壓，控制電壓1和控制電壓7(^111曲三個電壓控制。其中控制電壓和控制電壓7(^111曲兩個電壓由1通過電壓轉(zhuǎn)換電路得到。
[0025]本實用新型中的可變電容的特性曲線如圖3所示，其中虛線為全部皿)3可變電容管都由電壓控制，即沒有采用電壓轉(zhuǎn)換時的0；特性曲線，實線為采用電壓轉(zhuǎn)換時的特性曲線。
[0026]該電路基于0.35^111 0103工藝進(jìn)行仿真，為了驗證本實用新型提出的采用電壓轉(zhuǎn)換器的可變電容結(jié)構(gòu)的線性度得到了提高，我們同時仿真了未采用電壓轉(zhuǎn)換器的^0(即所有變?nèi)莨苡桑ル妷嚎刂?，從而將兩者仿真結(jié)果進(jìn)行對比。如圖4所示的仿真圖為頻率調(diào)節(jié)仿真曲線，其中實線為采用了電壓轉(zhuǎn)換器的仿真結(jié)果，虛線為沒有采用電壓轉(zhuǎn)換器的仿真結(jié)果，從圖中我們可以看出，實線的頻率調(diào)節(jié)線性度改善了很多。當(dāng)控制電壓從價變化到3.時，頻率從1.686?變化到2.356^,因此頻率調(diào)節(jié)范圍大約為33.25%，滿足設(shè)計要求。
[0027]相位噪聲基于頻率為2(--時進(jìn)行仿真，仿真結(jié)果如圖5所示，其中實線為采用了電壓轉(zhuǎn)換器的仿真結(jié)果，虛線為沒有采用電壓轉(zhuǎn)換器的仿真結(jié)果，由圖可知，采用了電壓轉(zhuǎn)換器的相位噪聲的仿真結(jié)果優(yōu)于沒有采用電壓轉(zhuǎn)換器的仿真結(jié)果。
【權(quán)利要求】
1.一種CMOS壓控振蕩器，包括互補(bǔ)交叉耦合晶體管差分對和LC并聯(lián)諧振回路，其特征在于:所述LC并聯(lián)諧振回路的兩端分別與互補(bǔ)交叉耦合晶體管差分對的差分輸出端V0UT+、差分輸出端VOUT-連接。
2.如權(quán)利要求1所述的CMOS壓控振蕩器，其特征在于:所述互補(bǔ)交叉耦合晶體管差分對包括一組PMOS晶體管差分對和一組NMOS晶體管差分對，所述PMOS晶體管差分對包括PMOS晶體管M7和PMOS晶體管M8，所述NMOS晶體管差分對包括NMOS晶體管M5和NMOS晶體管M6 ;所述PMOS晶體管M7的源級和PMOS晶體管M8的源級均與電源VDD端連接，所述PMOS晶體管M7的柵極與PMOS晶體管M8的漏極連接，所述PMOS晶體管M7的漏極與PMOS晶體管M8的柵極連接；所述NMOS晶體管M5的源級和NMOS晶體管M6的源級均與電源地VSS端連接，所述NMOS晶體管M5的柵極和NMOS晶體管M6的漏極連接，所述NMOS晶體管M5的漏極和NMOS晶體管M6的柵極連接。
3.如權(quán)利要求1所述的CMOS壓控振蕩器，其特征在于:所述LC并聯(lián)諧振回路由電感LO和可變電容并聯(lián)構(gòu)成。
4.如權(quán)利要求3所述的CMOS壓控振蕩器，其特征在于:所述可變電容包括PMOS可變電容晶體管和電壓轉(zhuǎn)換電路，所述電壓轉(zhuǎn)換電路的電壓輸出端與PMOS可變電容管的控制電壓輸入端連接。
5.如權(quán)利要求4所述的CMOS壓控振蕩器，其特征在于:所述電壓轉(zhuǎn)換電路包括NMOS晶體管MruPMOS晶體管Mp、電阻Rn和電阻Rp，所述NMOS晶體管Mn的漏極與電源VDD端連接，柵極與控制電壓VC端連接，源級經(jīng)電阻Rn與電源地VSS端連接，且所述NMOS晶體管Mn的源級與電阻Rn之間設(shè)置有控制電壓VC-1ow輸出端；所述PMOS晶體管Mp的漏極與電源地VSS端連接，柵極與控制電壓VC端連接，源級經(jīng)電阻Rp與電源VDD端連接，且所述PMOS晶體管Mp的源級與電阻Rp之間設(shè)置有控制電壓VC-high輸出端。
6.如權(quán)利要求4所述的CMOS壓控振蕩器，其特征在于:所述PMOS可變電容晶體管包括第一組PMOS可變電容晶體管Mla和Mlb、第二組PMOS可變電容晶體管M2a和M2b、第三組PMOS可變電容晶體管M3a和M3b，所述PMOS可變電容晶體管Mia、M2a和M3a的柵極均與差分輸出端VOUT+連接，PMOS可變電容晶體管Mlb、M2b和M3b的柵極均與差分輸出端VOUT-連接；所述第一組PMOS可變電容晶體管Mla和Mlb的源級相連且與控制電壓VC-1ow輸出端連接，所述第二組PMOS可變電容晶體管M2a和M2b的源級相連且與控制電壓VC端連接，所述第三組PMOS可變電容晶體管M3a和M3b的源級相連且與控制電壓VC-high輸出端連接；所述PMOS可變電容晶體管Mia、Mlb、M2a、M2b、M3a和M3b的源級和漏極均與電源地VSS端連接。
【文檔編號】H03L7/099GK204216879SQ201420657365
【公開日】2015年3月18日 申請日期:2014年11月5日 優(yōu)先權(quán)日:2014年11月5日
【發(fā)明者】楊潔, 鄒江, 彭僑 申請人:遵義師范學(xué)院