低溫漂cmos振蕩器電路的制作方法
【專利摘要】本實用新型公開了一種低溫漂CMOS振蕩器電路，第一、第二、第三電阻依次串聯(lián)后，第三電阻的末端接地，第一電阻的始端接電源VDD；第一、第二電阻的共連點連接至運算放大器的正向輸入端，運算放大器的反向輸入端經第四電阻連接至比較器的正向輸入端，運算放大器的輸出端經第一開關連接至比較器的反向輸入端；第二、第三電阻的共連點經第二開關連接至比較器的反向輸入端；比較器的正向輸入端經第六電阻與NMOS管的漏極連接；比較器的輸出端經一觸發(fā)電路正反饋輸出振蕩時鐘CLK。比較器雙閾值的控制實現(xiàn)低溫漂CMOS振蕩器電路，可自動監(jiān)控比較器延遲時間隨溫度變化，降低CMOS振蕩器的溫漂。電路結構簡單，溫漂低，工藝可移植性強。
【專利說明】低溫漂CMOS振蕩器電路

【技術領域】
[0001]本實用新型涉及一種模擬集成電路技術，尤其是一種減小CMOS振蕩器的振蕩頻率隨溫度變化的技術。

【背景技術】
[0002]近年來，對于作為電子產品復雜功能來源的電子組件微型化要求已擴展至振蕩器，激發(fā)了對超小型振蕩器的研究。石英晶振輸出的時鐘頻率擁有良好的溫度和電壓穩(wěn)定性,但其成本高,體積大,不利于系統(tǒng)集成?；跇藴实臄底諧MOS工藝實現(xiàn)片上時鐘振蕩器，可以縮小系統(tǒng)體積、降低功耗、提高抗干擾能力、增加可靠性和使用的靈活性等優(yōu)點，具有及其重要的實際意義。
[0003]目前，采用CMOS工藝實現(xiàn)振蕩器的難點是振蕩頻率易隨溫度、電源和工藝變化。虞曉凡，林分平《一種帶溫度和工藝補償的片上時鐘振蕩器》，采用開關電容陣列補償工藝偏差對振蕩頻率的影響，但增加了電路的面積及控制端。該電路同時采用片上LDO穩(wěn)壓源給整個振蕩器供電，增加了系統(tǒng)的功耗和設計復雜度；中國專利“一種具有溫度和工藝自補償特性的CMOS松弛振蕩(CN103701411A)提出了一種不隨工藝變化的低溫漂基準電流和基準電壓的方法對振蕩頻率進行補償，但此方法忽略了比較器延遲時間隨溫度變化的非線性對振蕩頻率的影響。
實用新型內容
[0004]本實用新型所要解決的技術問題是提供一種低溫漂CMOS振蕩器電路，通過脈沖發(fā)生和F-V(頻率一電壓)轉化取樣輸出頻率反饋控制比較器的閾值電壓，進而自動監(jiān)控比較器延遲時間隨溫度變化，降低CMOS振蕩器的溫漂。
[0005]為解決上述技術問題，本實用新型提供一種低溫漂CMOS振蕩器電路，其特征是，第一電阻、第二電阻、第三電阻依次串聯(lián)后，第三電阻的末端接地，第一電阻的始端接電源VDD;第一電阻、第二電阻的共連點A連接至運算放大器的正向輸入端，運算放大器的反向輸入端經第四電阻連接至比較器的正向輸入端，運算放大器的輸出端經第一開關連接至比較器的反向輸入端；第二電阻、第三電阻的共連點經第二開關連接至比較器的反向輸入端;
[0006]比較器的正向輸入端經第六電阻與NMOS管的漏極連接，同時還經第五電阻與PMOS管的漏極連接；NM0S管的源極接地，柵極接至第二反相器的輸出端；PM0S管的源極連接至電源，柵極連接至第二反相器的輸出端；比較器的輸出端經一觸發(fā)電路正反饋輸出振蕩時鐘CLK。
[0007]所述第一運算放大器的輸出端C經第一電容反饋連接至第一運算放大器的反向輸入端。
[0008]所述比較器的正向輸入端與同時經第二電容接地。
[0009]所述觸發(fā)電路由第一反相器、第二反相器、第一或非門和第二或非門構成；第一反相器的輸入端、第一或非門的第一輸入端共連到比較器的輸出端，第一反相器的輸出端連接至第二或非門的第二輸入端，第二或非門的輸出端連接至第二或非門的第二輸入端，第一或非門的輸出端連接至第二或非門的第一輸入端；第一或非門的輸出端同時連接至第二反相器的輸入端，第二反相器的輸出端輸出振蕩時鐘CLK。
[0010]本實用新型所達到的有益效果:
[0011]本實用新型通過脈沖發(fā)生和頻率一電壓實現(xiàn)了片上CMOS振蕩器的低溫漂，電路結構簡單，溫漂低，工藝可移植性強。

【專利附圖】

【附圖說明】
[0012]圖1是本實用新型CMOS振蕩器電路；
[0013]圖2(a)是B點和P(CLK)的波形(溫度變化導致比較器延遲時間的增加)；
[0014]圖2(b)是B點和P(CLK)的波形(溫度變化導致比較器延遲時間的減小)。

【具體實施方式】
[0015]下面結合附圖對本實用新型作進一步描述。以下實施例僅用于更加清楚地說明本實用新型的技術方案，而不能以此來限制本實用新型的保護范圍。
[0016]1.電路結構
[0017]本實用新型實施例1如圖1、圖2(a)、圖2(b)所示，它是基于比較器雙閾值的控制實現(xiàn)。
[0018]電阻R1、R2、R3依次串聯(lián)后，電阻R3的末端接地，電阻Rl的始端接電源VDD，電阻Rl、R2的共連點A連接至運算放大器Al的正向輸入端，運算放大器Al的輸出端C經電容Cl連接至運算放大器Al的反向輸入端，同時，運算放大器Al的反向輸入端經電阻R4連接至比較器A2的正向輸入端B，運算放大器Al的輸出端C經開關Kl連接至比較器A2的反向輸入端。電阻R2、R3的共連點D經開關K 2連接至比較器A2的反向輸入端。
[0019]比較器A2的正向輸入端B與經電容C2接地，同時經電阻R6與NMOS管Ml的漏極連接，同時還經電阻R5與PMOS管M2的漏極連接；NM0S管Ml的源極接地，柵極接至反相器INV2的輸出端P。PMOS管M2的源極連接至電源VDD，柵極連接至反相器INV2的輸出端P。比較器A2的輸出端分別與反相器INVl的輸入端、或非門NORl的第一輸入端連接，反相器INVl的輸出端連接至或非門N0R2的第二輸入端，或非門N0R2的輸出端連接至或非門NORl的第二輸入端，或非門NORl的輸出端連接至或非門N0R2的第一輸入端?；蚍情TNORl的輸出端同時連接至反相器INV2的輸入端，反相器INV2的輸出端P輸出振蕩時鐘CLK。
[0020]電阻R5和電容C2決定充電時間，電阻R6和電容C2決定放電時間。
[0021]比較器A2的雙閾值電壓分別為VT+ = VC, VT- = VD，且VT+>VT_。
[0022]振蕩時鐘CLK為低，開關Kl導通，開關K2斷開；振蕩時鐘CLK為高，開關Kl斷開，開關K2導通。
[0023](I)當P點電壓CLK為低，開關Kl導通，電源通過電阻R5對電容C2充電，B點電壓逐漸升高，直到VB>VC，CLK輸出為高，此時開關K2導通，電容C2通過電阻R6對地開始放電。B點電壓逐漸降低，直到VB〈VD，CLK輸出為低，開關Kl導通。此過程反復循環(huán)，CLK輸出振蕩方波。
[0024](2)由反相器INV1、INV2、或非門NORl和N0R2構成的觸發(fā)器，形成正反饋，加速比較器A2翻轉。
[0025](3)當溫度變化導致比較器A2延遲時間發(fā)生變化時，振蕩周期變化，則反饋閾值電壓VC發(fā)生變化，進而對振蕩周期進行補償。
[0026]以上所述僅是本實用新型的優(yōu)選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本實用新型技術原理的前提下，還可以做出若干改進和變形，這些改進和變形也應視為本實用新型的保護范圍。
【權利要求】
1.一種低溫漂CMOS振蕩器電路，其特征是，第一電阻、第二電阻、第三電阻依次串聯(lián)后，第三電阻的末端接地，第一電阻的始端接電源VDD ;第一電阻、第二電阻的共連點A連接至運算放大器的正向輸入端，運算放大器的反向輸入端經第四電阻連接至比較器的正向輸入端，運算放大器的輸出端經第一開關連接至比較器的反向輸入端；第二電阻、第三電阻的共連點經第二開關連接至比較器的反向輸入端； 比較器的正向輸入端經第六電阻與NMOS管的漏極連接，同時還經第五電阻與PMOS管的漏極連接；NM0S管的源極接地，柵極接至第二反相器的輸出端；PM0S管的源極連接至電源，柵極連接至第二反相器的輸出端；比較器的輸出端經一觸發(fā)電路正反饋輸出振蕩時鐘CLK。
2.根據權利要求1所述低溫漂CMOS振蕩器電路，其特征是，所述第一運算放大器的輸出端C經第一電容反饋連接至第一運算放大器的反向輸入端。
3.根據權利要求1所述低溫漂CMOS振蕩器電路，其特征是，所述比較器的正向輸入端與同時經第二電容接地。
4.根據權利要求1所述低溫漂CMOS振蕩器電路，其特征是，所述觸發(fā)電路由第一反相器、第二反相器、第一或非門和第二或非門構成；第一反相器的輸入端、第一或非門的第一輸入端共連到比較器的輸出端，第一反相器的輸出端連接至第二或非門的第二輸入端，第二或非門的輸出端連接至第二或非門的第二輸入端，第一或非門的輸出端連接至第二或非門的第一輸入端；第一或非門的輸出端同時連接至第二反相器的輸入端，第二反相器的輸出端輸出振蕩時鐘CLK。
【文檔編號】H03B5/04GK204180017SQ201420693439
【公開日】2015年2月25日 申請日期:2014年11月18日 優(yōu)先權日:2014年11月18日
【發(fā)明者】劉小淮, 陳遠金, 張謹, 張紫乾, 白濤 申請人:中國兵器工業(yè)集團第二一四研究所蘇州研發(fā)中心