流水線adc的后臺校準電路的制作方法
【專利摘要】本實用新型提供了一種流水線ADC的后臺校準電路，用于流水線ADC的每個需要校準的流水級，該電路包括隨機數(shù)生成單元、第一通道、第二通道、以及后處理單元，其中，所述后處理單元配置為，根據(jù)所述第一數(shù)字輸出信號VADC1[n]和第二數(shù)字輸出信號VADC2[n]、所述第一隨機數(shù)Pn1[n]和第二隨機數(shù)Pn2[n]、所述第一后端輸出信號Rn1[n]和第二后端輸出信號Rn2[n]，得到校準后的輸出信號Do[n]。本實用新型的流水線ADC的后臺校準電路，能夠同時校準由于運算放大器的增益不足和與其前端的電容不匹配而引入的一階和三階誤差，并且提高了校準算法的收斂速度。
【專利說明】流水線ADG的后臺校準電路

【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種流水線ADC的后臺校準電路。

【背景技術(shù)】
[0002] 高速高精度流水線ADC(模擬-數(shù)字轉(zhuǎn)換器）是模擬集成電路的重要組成部分。 如圖1所示，流水線ADC包含多個流水級，其中前N個流水級中每個流水級輸出兩個信號， 其中的數(shù)字輸出信號VAD。輸出到數(shù)字信號處理單元，余量輸出信號1輸出到下一個流水級。 其中前N個流水級的結(jié)構(gòu)如圖2所示，其包括子ADC、子DAC、減法器、以及余量放大器等。
[0003] 參照圖2,在流水線ADC的每個流水級中，將模擬輸入信號Vin(nTs)輸入到子ADC 中進行量化產(chǎn)生數(shù)字輸出信號AVJn];然后將該數(shù)字輸出信號VADe[n]送入子DAC中進行數(shù) 模轉(zhuǎn)換得到一個模擬量，用模擬輸入信號Vin(nTs)減去該模擬量，得到余量（residue)信號 Vres(nTs);將該余量信號Vres(nTs)經(jīng)余量放大器放大后得到余量輸出信號Rn(nTs)〇該余量 輸出信號Rn(nTs)輸出到下一個流水級，作為下一個流水級的模擬輸入信號。
[0004] 余量放大器中包含的運算放大器，通常會由于其增益不足、以及其與其前端的電 容（例如采樣電容、反饋電容等）之間的不匹配而導(dǎo)致一階和三階誤差。隨著流水線ADC 的制造進入深亞微米工藝，運算放大器引入的一階和三階誤差變得明顯，減小了流水線ADC 的線性度，使得SFDR變差，增加了噪底。傳統(tǒng)的ADC的校準方法只對運算放大器的一階系 數(shù)進行了校準，并不能校準其引入的三階誤差。近年來也有些方案提出了同時校準余量放 大器的一階和三階系數(shù)，但是這些校準算法的收斂速度較慢。
[0005] 對ADC的校準方法通常分為前臺校準和后臺校準。前臺校準需要當(dāng)ADC停止工作 后再進行校準，而后臺校準可以在ADC的工作過程中進行校準，并且當(dāng)外界因素（例如，溫 度、電源電壓等）發(fā)生變化后，實時對余量放大器的一階和三階誤差進行校準。
[0006] 本實用新型旨在提出一種能夠快速地同時校準運算放大器引入的一階和三階誤 差的后臺校準電路。 實用新型內(nèi)容
[0007] 本實用新型的目的在于，提出一種流水線ADC的后臺校準電路，在能夠同時校準 運算放大器引入的一階和三階誤差的同時，提高了校準算法的收斂速度。
[0008] 為此，本實用新型提供了一種流水線ADC的后臺校準電路，用于流水線ADC的每 個需要校準的流水級，該電路包括隨機數(shù)生成單元、第一通道、第二通道、以及后處理單元， 其中，所述隨機數(shù)生成單元具有輸出第一隨機數(shù)Pnl[n]的第一輸出端和輸出第二隨機數(shù) P"2[n]的第二輸出端；所述第一通道包括依次連接的第一子ADC、第一子DAC、第一減法器、 和第一余量放大器，所述第一子ADC的輸入端連接第一輸入信號Vin+ (nTs)，所述第一通道 還包括第一加法器，其第一輸入端連接到所述第一子ADC的輸出端接收第一數(shù)字輸出信號
[n]，其第二輸入端連接到所述隨機數(shù)生成單元的第一輸出端，其輸出端連接到所述第 一子DAC的輸入端，所述第一余量放大器的輸出端連接至第一后端ADC的輸入端，所述第一 后端ADC的輸出端輸出第一后端輸出信號Rnl [n]并連接到所述后處理單元；所述第二通道 包括依次連接的第二子ADC、第二子DAC、第二減法器、和第二余量放大器，所述第二子ADC 的輸入端連接第二輸入信號Vin- (nTs)，所述第二通道還包括第二加法器，其第一輸入端連 接到所述第二子ADC的輸出端接收第二數(shù)字輸出信號[n]，其第二輸入端連接到所述隨 機數(shù)生成單元的第二輸出端，其輸出端連接到所述第二子DAC的輸入端；所述第二余量放 大器的輸出端連接至第二后端ADC的輸入端，所述第二后端ADC的輸出端輸出第一后端輸 出信號Rnl[n]并連接到所述后處理單元；所述后處理單元配置為，根據(jù)所述第一數(shù)字輸出 信號Wn]和第二數(shù)字輸出信號VADe2[n]、所述第一隨機數(shù)Pnl[n]和第二隨機數(shù)Pn2[n]、所 述第一后端輸出信號Rnl [n]和第二后端輸出信號L[n]，得到校準后的輸出信號Do[n]。
[0009] 進一步地，所述隨機數(shù)生成單元包括依次連接的隨機數(shù)生成子單元、放大子單元、 選通子單元：所述隨機數(shù)生成子單元輸出均值為〇且取值為1和-1的隨機信號Pn[n];所 述放大子單元對所述隨機信號Pn[n]進行放大，放大系數(shù)分別為Apnl、Apn2和u;所述選通子 單元對所述放大子單元的輸出進行選通，其包括第一控制端，所述第一控制端連接包括四 個狀態(tài)的控制信號Ctrl[1:0]，所述選通子單元配置為，當(dāng)所述控制信號Ctrl[1:0]為第一 狀態(tài)時，輸出的所述第一隨機數(shù)Pnl[n]為Apnl ^Jn]，所述第二隨機數(shù)Pn2[n]為Apnl ^Jn]， 當(dāng)所述控制信號Ctrl[l:0]為第二狀態(tài)時，輸出的所述第一隨機數(shù)Pnl[n]為Apn2*Pn[n]，所 述第二隨機數(shù)Pn2[n]為Apn2*Pn[n]，當(dāng)所述控制信號Ctrl[l:0]為第三狀態(tài)時，輸出的所述 第一隨機數(shù)Pnl [n]為Apnl ?Pn[n]，所述第二隨機數(shù)Pn2 [n]為u?Apnl ?Pn[n]，當(dāng)所述控制信 號Ctrl[l:0]為第四狀態(tài)時，輸出的所述第一隨機數(shù)Pnl[n]為Apn2*Pn[n]，所述第二隨機數(shù) P"2[n]為u?Apn2 ?Pn[n]。
[0010] 進一步地，所述后處理單元包括：第一中間值計算子單元，其配置為計算所述第 一中間值temp，其包括：第一算術(shù)模塊，用于計算〇^[11]+1^[11]) ?Pdtn]，以及，第一均值 模塊，用于計算統(tǒng)計時間內(nèi)（Rnl[n]+Rn2[n]) --&[!!]的均值；第二中間值計算子單元，其配 置為計算所述第二中間值nn，其包括：第二算術(shù)模塊，用于計算（Rnl[n]+Pnl[n])2,以及，第 二均值模塊，用于計算統(tǒng)計時間內(nèi)（Rnl[n]+Pnl[n])2的均值；誤差系數(shù)計算子單元，其輸入 端分別連接到所述第一和第二中間值計算子單元的輸出端，其配置為根據(jù)所述第一中間值 temp和所述第二中間值nn，計算所述第一一階誤差系數(shù)an、第一三階誤差系數(shù)a13、第 二一階誤差系數(shù)a21、以及第二三階誤差系數(shù)a23;輸出信號修正子單元，其輸入端連接到 所述誤差系數(shù)計算子單元的輸出端，其配置為根據(jù)所述后處理單元的輸入信號以及所述誤 差系數(shù)計算子單元的輸出信號，計算所述修正后的第一后端輸出信號、⑷^^^所述 修正后的第二后端輸出信號Rn2[n] |ralTK；te;d、以及所述校準后的輸出信號Do[n]。
[0011] 進一步地，所述第一中間值計算子單元根據(jù)如下公式計算所述第一中間值temp，

【權(quán)利要求】
1. 一種流水線ADC的后臺校準電路，用于流水線ADC的每個需要校準的流水級，其特征 在于，該電路包括隨機數(shù)生成單元、第一通道、第二通道、W及后處理單元，其中， 所述隨機數(shù)生成單元具有輸出第一隨機數(shù)P"i[n]的第一輸出端和輸出第二隨機數(shù) Pn2[n]的第二輸出端； 所述第一通道包括依次連接的第一子ADC、第一子DAC、第一減法器、和第一余量放大 器， 所述第一子ADC的輸入端連接第一輸入信號Vw (nig， 所述第一通道還包括第一加法器，其第一輸入端連接到所述第一子ADC的輸出端接收 第一數(shù)字輸出信號Vadu [n]，其第二輸入端連接到所述隨機數(shù)生成單元的第一輸出端，其輸 出端連接到所述第一子DAC的輸入端， 所述第一余量放大器的輸出端連接至第一后端ADC的輸入端，所述第一后端ADC的輸 出端輸出第一后端輸出信號R"i[n]并連接到所述后處理單元； 所述第二通道包括依次連接的第二子ADC、第二子DAC、第二減法器、和第二余量放大 器， 所述第二子ADC的輸入端連接第二輸入信號Vh_(nig， 所述第二通道還包括第二加法器，其第一輸入端連接到所述第二子ADC的輸出端接收 第二數(shù)字輸出信號[n]，其第二輸入端連接到所述隨機數(shù)生成單元的第二輸出端，其輸 出端連接到所述第二子DAC的輸入端； 所述第二余量放大器的輸出端連接至第二后端ADC的輸入端，所述第二后端ADC的輸 出端輸出第一后端輸出信號R"i[n]并連接到所述后處理單元； 所述后處理單元配置為，根據(jù)所述第一數(shù)字輸出信號Vadu [n]和第二數(shù)字輸出信號 VadcW、所述第一隨機數(shù)P"i[n]和第二隨機數(shù)P"2[n]、所述第一后端輸出信號R"i[n]和第二 后端輸出信號R"2[n]，得到校準后的輸出信號Do [n]。
2. 根據(jù)權(quán)利要求1所述的流水線ADC的后臺校準電路，其特征在于，所述隨機數(shù)生成單 元包括依次連接的隨機數(shù)生成子單元、放大子單元、選通子單元： 所述隨機數(shù)生成子單元輸出均值為0且取值為1和-1的隨機信號化[n]; 所述放大子單元對所述隨機信號化[n]進行放大，放大系數(shù)分別為Ap"i、Ap"2和U ; 所述選通子單元對所述放大子單元的輸出進行選通，其包括第一控制端，所述第一控 制端連接包括四個狀態(tài)的控制信號Ctrl [1 ;0]，所述選通子單元配置為， 當(dāng)所述控制信號Ctrl [1 ;0]為第一狀態(tài)時，輸出的所述第一隨機數(shù)P"i[n]為 Apni ? Pn[n]，所述第二隨機數(shù) P"2 [n]為 Apni ? Pn[n]， 當(dāng)所述控制信號Ctrl [1 ;0]為第二狀態(tài)時，輸出的所述第一隨機數(shù)P"i[n]為 Apn2 ? Pn[n]，所述第二隨機數(shù) P"2 [n]為 Apn2 ? Pn[n]， 當(dāng)所述控制信號ctrl[l ;0]為第S狀態(tài)時，輸出的所述第一隨機數(shù)P"i[n]為 Apnl ? Pn[n]，所述第二隨機數(shù) Pn2 [n]為 U ? Apni ? Pn[n]， 當(dāng)所述控制信號Ctrl [1 ;0]為第四狀態(tài)時，輸出的所述第一隨機數(shù)P"i[n]為 Apn2 ? Pn[n]，所述第二隨機數(shù) Pn2 [n]為 U ? Apn2 ? Pn[n]。
3. 根據(jù)權(quán)利要求2所述的流水線ADC的后臺校準電路，其特征在于，所述后處理單元包 括： 第一中間值計算子單元，其配置為計算所述第一中間值temp,其包括： 第一算術(shù)模塊，用于計算化1扣+咕2扣）-Pni[n]，化及， 第一均值模塊，用于計算統(tǒng)計時間內(nèi)（R"i[n]+R"2[n]) -Pni[n]的均值； 第二中間值計算子單元，其配置為計算所述第二中間值nn，其包括： 第二算術(shù)模塊，用于計算巧。1 [n] +P"i[n])2, W及， 第二均值模塊，用于計算統(tǒng)計時間內(nèi)巧。1[11]+?。1[11])2的均值； 誤差系數(shù)計算子單元，其輸入端分別連接到所述第一和第二中間值計算子單元的輸出 端，其配置為根據(jù)所述第一中間值temp和所述第二中間值nn，計算所述第一一階誤差系數(shù) a。、第一 S階誤差系數(shù)a 13、第二一階誤差系數(shù)a 21、W及第二S階誤差系數(shù)a 23; 輸出信號修正子單元，其輸入端連接到所述誤差系數(shù)計算子單元的輸出端，其配置為 根據(jù)所述后處理單元的輸入信號W及所述誤差系數(shù)計算子單元的輸出信號，計算所述修正 后的第一后端輸出信號R"1 [n] I所述修正后的第二后端輸出信號Rn2 [n] I comrted、W及 所述校準后的輸出信號Do[n]。
4. 根據(jù)權(quán)利要求3所述的流水線ADC的后臺校準電路，其特征在于，所述第一中間值計 算子單元根據(jù)如下公式計算所述第一中間值temp，
所述第二中間值計算子單元根據(jù)如下公式計算所述第二中間值nn，
其中，Ctrl[l ;0]為控制信號，mean(*)表示統(tǒng)計時間內(nèi)括號中的內(nèi)容的均值，tempOO、 tempo 1、temp 10和temp 11分別表示所述第一中間值temp的四個狀態(tài)的值，nnOO、nnO 1、nn 10 和nnll分別表示所述第二中間值nn的四個狀態(tài)的值。
5. 根據(jù)權(quán)利要求4所述的流水線ADC的后臺校準電路，其特征在于，所述誤差系數(shù)計 算子單元通過求解如下線性方程組，計算所述第一一階誤差系數(shù)a 11、第一=階誤差系數(shù) a 13、第二一階誤差系數(shù)a 21、W及第二S階誤差系數(shù)a 23，
其中，1^11、1^21、1^31、1^32、1^41和1^42分別根據(jù)如下公式計算，


V b2、bs和b 4分別根據(jù)如下公式計算，
6. 根據(jù)權(quán)利要求5所述的流水線ADC的后臺校準電路，其特征在于，所述輸出信號修正 子單元根據(jù)如下公式計算修正后的第一后端輸出信號R"i[n] |。。"。。,。,和修正后的第二后端 輸出信號R"2[n] corrected^
7. 根據(jù)權(quán)利要求6所述的流水線ADC的后臺校準電路，其特征在于，所述輸出信號修正 子單元根據(jù)如下公式計算所述校準后的輸出信號Do [n]， Do [n] = Vadci [n] -Vad。[n] +Rni [n] corrected 民n2 [n] I corrected+Pnl [n] +P地[n]。
8. 根據(jù)權(quán)利要求1所述的流水線ADC的后臺校準電路，其特征在于，所述第一輸入信號 V化+(nTs)和第二輸人信號Vh_(nTs)滿足：
其中，Vi。(nig為當(dāng)前流水級的模擬輸入信號。
9. 根據(jù)權(quán)利要求1所述的流水線ADC的后臺校準電路，其特征在于，所述第一后端 ADC為級聯(lián)的當(dāng)前流水級之后的所有流水級的第一通道，其輸出的所述第一后端輸出信號 R"i[n]為當(dāng)前流水級之后的所有流水級的每個數(shù)字輸出信號的線性加和；所述第二后端 ADC為級聯(lián)的當(dāng)前流水級之后的所有流水級的第二通道，其輸出的所述第二后端輸出信號 R"2[n]為當(dāng)前流水級之后的所有流水級的每個數(shù)字輸出信號的線性加和。


【文檔編號】H03M1/10GK204216883SQ201420760392
【公開日】2015年3月18日 申請日期:2014年12月4日 優(yōu)先權(quán)日:2014年12月4日
【發(fā)明者】萬磊, 李丹, 張輝, 丁學(xué)欣 申請人:上海貝嶺股份有限公司