国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種低功耗RSSI數(shù)字ADC電路設(shè)計(jì)的制作方法

      文檔序號(hào):12161354閱讀:1427來(lái)源:國(guó)知局
      一種低功耗RSSI數(shù)字ADC電路設(shè)計(jì)的制作方法與工藝

      本發(fā)明屬于低功耗數(shù)字電路技術(shù)領(lǐng)域,具體提出一種低功耗RSSI數(shù)字ADC電路設(shè)計(jì)。



      背景技術(shù):

      無(wú)線傳感器節(jié)點(diǎn)之間的通信是由無(wú)線收發(fā)機(jī)實(shí)現(xiàn)的,其主要由基帶部分和射頻前端部分組成,而由射頻前端產(chǎn)生的功耗占收發(fā)機(jī)的90%以上,因此射頻前端功耗設(shè)計(jì)對(duì)傳感器節(jié)點(diǎn)設(shè)計(jì)非常重要。因此低功耗設(shè)計(jì)成為無(wú)線收發(fā)機(jī)射頻前端設(shè)計(jì)的一個(gè)重要研究課題。

      在不同的工作環(huán)境下,射頻接收機(jī)的天線接收到的有效信號(hào)功率和干擾信號(hào)的功率是變化的。因此射頻接收機(jī)需要自動(dòng)增益控制電路(AGC)對(duì)不同功率的信號(hào)放大,達(dá)到解調(diào)器量化和解調(diào)所需的最優(yōu)功率,從而獲得最低的誤碼率。自動(dòng)增益控制電路主要包括四個(gè)組成部分[2]:中頻放大器(PGA);直流失調(diào)消除電路(DCOC);數(shù)字能量檢測(cè)(RSSI)電路:主要包括RSSI模擬模塊電路部分及對(duì)模擬輸出進(jìn)行數(shù)字化轉(zhuǎn)換的模數(shù)轉(zhuǎn)換器ADC部分;增益控制狀態(tài)機(jī)(Gain control state-machine)。數(shù)字RSSI電路作用是對(duì)中頻放大器接收到的信號(hào)的功率的大小進(jìn)行感應(yīng)和判斷,并提供反饋信息來(lái)調(diào)整中頻放大器的增益,從而使中頻放大器工作在正確的增益下。

      數(shù)字RSSI電路在射頻接收機(jī)中是非常常見(jiàn)的模塊,屬于射頻前端電路設(shè)計(jì),由于其功耗對(duì)整體電路功耗影響很大,因此本文提出一種低功耗的RSSI數(shù)字ADC電路設(shè)計(jì)。



      技術(shù)實(shí)現(xiàn)要素:

      本發(fā)明的目的是提出一種低功耗的RSSI數(shù)字ADC電路設(shè)計(jì)。

      本發(fā)明采用在SAR ADC電路設(shè)計(jì),SAR ADC電路本身具有低功耗特點(diǎn),同時(shí),由于SAR ADC不存在匹配誤差方面的問(wèn)題,電路分辨率比較高,非常適合低功耗電路設(shè)計(jì),其中對(duì)其電路功耗影響最大的是比較器模塊,其他電路模塊如采樣開(kāi)關(guān)及數(shù)字控制模塊主要是開(kāi)關(guān)電路,功耗很小,所以本文針對(duì)比較器電路進(jìn)行了低功耗設(shè)計(jì),選擇了動(dòng)態(tài)比較器結(jié)構(gòu),由于其在不工作時(shí)的靜態(tài)功耗為0,所以能夠大大降低電路功耗。

      本發(fā)明設(shè)計(jì)的逐次比較ADC電路圖如圖1所示。采用最常見(jiàn)的SAR ADC結(jié)構(gòu)實(shí)現(xiàn)方法:電荷重分配結(jié)構(gòu),優(yōu)點(diǎn)是精度高,沒(méi)有靜態(tài)偏置電流,功耗小,缺點(diǎn)是面積大,速度慢,對(duì)寄生電容敏感。此結(jié)構(gòu)電路完成一次數(shù)模轉(zhuǎn)換過(guò)程如下:首先,對(duì)信號(hào)進(jìn)行采樣、保持,之后進(jìn)行逐次比較。

      本發(fā)明電路的工作原理進(jìn)行具體:采樣階段,此時(shí)關(guān)閉開(kāi)關(guān)sample、B7-B0,斷開(kāi)關(guān)A1、C7-C0,此時(shí)電路通過(guò)下極板對(duì)輸入信號(hào)進(jìn)行下極板采樣。設(shè)電路下極板電壓為ViN,電路上級(jí)板電壓為VCOM;保持階段:首先,斷開(kāi)開(kāi)關(guān)sample和B7,同時(shí)關(guān)閉開(kāi)關(guān)A1和C7,其余關(guān)狀態(tài)保持不變;逐次比較階段,根據(jù)比較器的輸出結(jié)果,邏輯控制電路對(duì)電容陣列的開(kāi)關(guān)進(jìn)行逐步的調(diào)整,使電容上極板的電壓越來(lái)越接近比較器的共模電平,進(jìn)而完成模數(shù)轉(zhuǎn)換。

      附圖說(shuō)明:

      圖1為本發(fā)明的ADC電路結(jié)構(gòu)圖。

      圖2為本發(fā)明的動(dòng)態(tài)比較器電路圖。

      圖3為本發(fā)明的采樣開(kāi)關(guān)電路圖。

      圖4為本發(fā)明的邏輯控制模塊電路圖。

      具體實(shí)施方式:

      下面結(jié)合附圖和實(shí)例對(duì)本發(fā)明進(jìn)行詳細(xì)描述。

      在圖2為比較電路,由于比較器電路是SAR ADC設(shè)計(jì)中消耗功耗最多的一個(gè)模塊,所以本文設(shè)計(jì)中對(duì) 其進(jìn)行了優(yōu)化設(shè)計(jì),采用了再生反饋性比較器結(jié)構(gòu)。由于電路在不工作時(shí),功耗為零,所以電路平均功耗較小。工作模式為當(dāng)時(shí)鐘信號(hào)為低時(shí),M14、M15導(dǎo)通,從而使M3、M4及其再生反饋環(huán)路M1、M2關(guān)斷,電路的輸出經(jīng)過(guò)兩級(jí)反相器整形后為高電平,此時(shí)比較器處于不工作狀態(tài),靜態(tài)功耗為零。當(dāng)時(shí)鐘信號(hào)為高時(shí),此時(shí)M5導(dǎo)通,相當(dāng)于電流源,比較器電路對(duì)輸入差分對(duì)上的信號(hào)差進(jìn)行放大及比較,并進(jìn)行輸出。

      圖3為采樣開(kāi)關(guān)電路,由于采用普通開(kāi)關(guān)時(shí),柵到源、漏上的電壓會(huì)隨輸入電壓大小改變,所以本文采用自舉開(kāi)關(guān)設(shè)計(jì)方法。此電路能夠使柵到源、漏的電壓差在開(kāi)關(guān)管導(dǎo)通的時(shí)候?yàn)橐粋€(gè)和采樣電壓大小無(wú)關(guān)的常數(shù),保證了輸入信號(hào)的線性度。具體電路工作過(guò)程如下:時(shí)鐘信號(hào)為高電平時(shí),整個(gè)開(kāi)關(guān)相當(dāng)于斷開(kāi)狀態(tài),此時(shí)電路對(duì)C3進(jìn)行充電,當(dāng)時(shí)鐘信號(hào)為低電平時(shí),整個(gè)開(kāi)關(guān)相當(dāng)于導(dǎo)通狀態(tài),此時(shí)M11的柵極電位通過(guò)C3進(jìn)行充電,并處于高電平狀態(tài),此時(shí)其柵極和源極電壓差為電源電壓,這也正是自舉電路的特點(diǎn),然而由于寄生電容效應(yīng),開(kāi)關(guān)M11的柵極和源極電壓差會(huì)略微低于為VDD。

      圖4為邏輯控制模塊電路,本文逐次逼近邏輯控制電路是根據(jù)環(huán)形計(jì)數(shù)器原理設(shè)計(jì)的。在前兩個(gè)時(shí)鐘周期,電路進(jìn)行采樣,到第三個(gè)時(shí)鐘周期時(shí),電路采樣結(jié)束,此時(shí)進(jìn)入保持模式,此時(shí)逐次比較,經(jīng)過(guò)8個(gè)時(shí)鐘周期,將采樣信號(hào)轉(zhuǎn)換為數(shù)字輸出,并將其存儲(chǔ)于第二排觸發(fā)器中,整個(gè)過(guò)程需要10個(gè)時(shí)鐘周期。圖中第一排10個(gè)SR觸發(fā)器組成一個(gè)移位寄存器,第二排的9個(gè)SR觸發(fā)器組成一個(gè)數(shù)據(jù)寄存器,電路的輸出為D7-D0。其工作原理如下:首先,在啟動(dòng)脈沖上升沿時(shí),SRA-SRI全部被清零,時(shí)鐘CLK脈沖進(jìn)入SRA-SRI移位寄存器,當(dāng)?shù)谝粋€(gè)CLK脈沖作用時(shí),移位寄存器此時(shí)置數(shù)QAQBQCQDQEQFQGQH=011111111,由于QA為低電平,這時(shí)使SR0-SR8數(shù)據(jù)寄存器的最高位Q8置1,即Q8Q7Q6Q5Q4Q3Q2Q 1=10000000,之后電容陣列將數(shù)字輸出轉(zhuǎn)換為模擬電壓,這里設(shè)為V0,并將其送入動(dòng)態(tài)比較器中與輸入電壓VIN比較,如果VIN>V0,則比較器輸出為1,否則輸出為0,最后比較結(jié)果被送SR8-SR1的數(shù)據(jù)輸入端D7-D0。第二個(gè)脈沖到來(lái)后,SRA-SRI移位寄存器的QA變?yōu)?,同時(shí)數(shù)據(jù)寄存器的最高位向低位移動(dòng)1位,Q7由0變1,這個(gè)跳變作為有效觸發(fā)信號(hào)加到SR8的CLK端,使第一次比較器的結(jié)果保存于Q8中,此時(shí),由于其他SR觸發(fā)器無(wú)脈沖正跳沿,他們保持狀態(tài)不變,Q7變?yōu)?后,重復(fù)上述過(guò)程,建立新的轉(zhuǎn)換器數(shù)據(jù),輸入電壓再與此時(shí)的VI相比較,比較結(jié)果在第三個(gè)時(shí)鐘脈沖作用下保存于Q7中,如此進(jìn)行下去,最后電路輸出端D7-D0得到輸入電壓VIN相應(yīng)的數(shù)字輸出量。

      當(dāng)前第1頁(yè)1 2 3 
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1