本發(fā)明涉及一種重置信號(hào)產(chǎn)生電路,且特別涉及一種電源開(kāi)啟重置電路(power-on-resetcircuit)。
背景技術(shù):
在設(shè)計(jì)電子電路時(shí),往往會(huì)加入重置(reset)機(jī)制在電路中,以使所設(shè)計(jì)的電子電路在需要時(shí)得以恢復(fù)為初始狀態(tài)。尤其在對(duì)電子電路開(kāi)啟電源(開(kāi)機(jī))的初時(shí),系統(tǒng)電路中各元件(例如寄存器)處于不確定狀態(tài),此時(shí)即需要重置此系統(tǒng)電路,以將系統(tǒng)電路中各元件設(shè)定為初始狀態(tài)。電源開(kāi)啟重置電路可以檢測(cè)電源電壓(powervoltage)的電平。在電源開(kāi)啟(power-on)過(guò)程中,當(dāng)電源電壓超過(guò)電壓檢測(cè)點(diǎn)vdet,電源開(kāi)啟重置電路可以給一個(gè)重置信號(hào)來(lái)重置邏輯電路(系統(tǒng)電路)的狀態(tài)。然而,所述電壓檢測(cè)點(diǎn)vdet的電平往往受溫度的影響,尤其是在先進(jìn)工藝更是如此。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明提供一種電源開(kāi)啟重置電路,以在電源開(kāi)啟(power-on)過(guò)程中即時(shí)產(chǎn)生重置信號(hào)。
本發(fā)明的實(shí)施例提供一種電源開(kāi)啟重置電路,用以在電源開(kāi)啟初時(shí)產(chǎn)生重置信號(hào)。電源開(kāi)啟重置電路包括第一二極管接法晶體管(diode-connectedtransistor)、第二二極管接法晶體管、第一電阻器以及電流比較電路。第一二極管接法晶體管具有陽(yáng)極與陰極。第一二極管接法晶體管的陰極耦接至參考電壓。第一電阻器的第一端耦接至電源電壓。第一電阻器的第二端耦接至第一二極管接法晶體管的陽(yáng)極。第二二極管接法晶體管具有陽(yáng)極與陰極。第二二極管接法晶體管的陰極耦接至參考電壓。第二二極管接法晶體管的陽(yáng)極耦接至第一電阻器的第一端。電流比較電路耦接至第一二極管接法晶體管與第二二極管接法晶體管。電流比較電路可以比較第一二極管接法晶體管的電流與第二二極管接法晶體管的電流而獲得比較結(jié)果,其中該比較結(jié)果決定該重置信號(hào)。
在本發(fā)明的一實(shí)施例中,上述的第一二極管接法晶體管與第二二極管接法晶體管為n溝道金屬氧化物半導(dǎo)體晶體管。
在本發(fā)明的一實(shí)施例中,上述的第一二極管接法晶體管的溝道寬長(zhǎng)比值大于第二二極管接法晶體管的溝道寬長(zhǎng)比值。
在本發(fā)明的一實(shí)施例中,當(dāng)?shù)谝欢O管接法晶體管與第二二極管接法晶體管未進(jìn)入次閾值區(qū)域(sub-thresholdregion)時(shí),第一二極管接法晶體管的等效電阻值與第一電阻器的阻值的總和小于第二二極管接法晶體管的等效電阻值,使得第一二極管接法晶體管的電流大于第二二極管接法晶體管的電流。
在本發(fā)明的一實(shí)施例中,當(dāng)?shù)谝欢O管接法晶體管與第二二極管接法晶體管進(jìn)入次閾值區(qū)域時(shí),第一二極管接法晶體管的等效電阻值與第一電阻器的阻值的總和大于第二二極管接法晶體管的等效電阻值,使得第一二極管接法晶體管的電流小于第二二極管接法晶體管的電流。
在本發(fā)明的一實(shí)施例中,上述的電源開(kāi)啟重置電路還包括第二電阻器。第二電阻器的第一端耦接至電源電壓。第二電阻器的第二端耦接至第一電阻器的第一端與第二二極管接法晶體管的陽(yáng)極。
在本發(fā)明的一實(shí)施例中,上述的電流比較電路包括第一晶體管、第二晶體管以及電流鏡。第一晶體管的控制端耦接至第一二極管接法晶體管的柵極。第一晶體管的第一端耦接至參考電壓。第一晶體管的第二端耦接至電流比較電路的輸出節(jié)點(diǎn),其中該輸出節(jié)點(diǎn)提供比較結(jié)果。第二晶體管的控制端耦接至第二二極管接法晶體管的柵極。第二晶體管的第一端耦接至參考電壓。電流鏡的主電流端耦接至第二晶體管的第二端。電流鏡的仆電流端耦接至輸出節(jié)點(diǎn)。
在本發(fā)明的一實(shí)施例中,上述的電流鏡包括第三晶體管以及第四晶體管。第三晶體管的第一端耦接至電源電壓。第三晶體管的第二端耦接至電流鏡的主電流端。第三晶體管的控制端耦接至第三晶體管的第二端。第四晶體管的第一端耦接至電源電壓。第四晶體管的第二端耦接至電流鏡的仆電流端。第四晶體管的控制端耦接至第三晶體管的控制端。
在本發(fā)明的一實(shí)施例中,上述的電源開(kāi)啟重置電路還包括輸出級(jí)電路。輸出級(jí)電路耦接至電流比較電路,以接收比較結(jié)果,用以依據(jù)比較結(jié)果而對(duì)應(yīng)產(chǎn)生重置信號(hào)。
在本發(fā)明的一實(shí)施例中,上述的輸出級(jí)電路包括施密特觸發(fā)緩沖器。施密特觸發(fā)緩沖器的輸入端耦接至電流比較電路,以接收該比較結(jié)果。施密特觸發(fā)緩沖器的輸出端提供重置信號(hào)。
在本發(fā)明的一實(shí)施例中,上述的輸出級(jí)電路包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管以及第六晶體管。第一晶體管的第一端耦接至電源電壓。第一晶體管的控制端耦接至電流比較電路,以接收比較結(jié)果。第二晶體管的第一端耦接至第一晶體管的第二端。第二晶體管的控制端耦接至電流比較電路,以接收比較結(jié)果。第三晶體管的第一端耦接至參考電壓。第三晶體管的控制端耦接至電流比較電路,以接收比較結(jié)果。第四晶體管的第一端耦接至第三晶體管的第二端。第四晶體管的第二端耦接至第二晶體管的第二端。第四晶體管的控制端耦接至電流比較電路,以接收比較結(jié)果。第五晶體管的控制端耦接至第二晶體管的第二端與第四晶體管的第二端。第五晶體管的第一端耦接至電源電壓。第五晶體管的第二端耦接至輸出級(jí)電路的輸出端,以供該重置信號(hào)。第六晶體管的控制端耦接至第五晶體管的控制端。第六晶體管的第一端耦接至參考電壓。第六晶體管的第二端耦接至第五晶體管的第二端。
在本發(fā)明的一實(shí)施例中,上述的輸出級(jí)電路還包括第七晶體管以及第八晶體管。第七晶體管的第一端耦接至第一晶體管的第二端。第七晶體管的第二端耦接至參考電壓。第七晶體管的控制端耦接至第二晶體管的第二端。第八晶體管的第一端耦接至第三晶體管的第二端。第八晶體管的第二端耦接至電源電壓。第八晶體管的控制端耦接至第四晶體管的第二端。
基于上述,本發(fā)明實(shí)施例所提供電源開(kāi)啟重置電路可以在電源開(kāi)啟過(guò)程中即時(shí)產(chǎn)生重置信號(hào),以便重置邏輯電路(系統(tǒng)電路)的狀態(tài)。本發(fā)明實(shí)施例所提供電源開(kāi)啟重置電路具有溫度補(bǔ)償,進(jìn)而可以縮小在不同溫度下電壓檢測(cè)點(diǎn)的變動(dòng)范圍。
為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂,下文特舉實(shí)施例,并配合附圖作詳細(xì)說(shuō)明如下。
附圖說(shuō)明
圖1是依照本發(fā)明一實(shí)施例所繪示的一種電源開(kāi)啟重置電路的電路方塊示意圖。
圖2是依照本發(fā)明一實(shí)施例說(shuō)明圖1所示電流比較電路及輸出級(jí)電路的電路示意圖。
【符號(hào)說(shuō)明】
100:電源開(kāi)啟重置電路
120:電流比較電路
121、122、124、125:晶體管
123:電流鏡
130:輸出級(jí)電路
131~138:晶體管
140:比較結(jié)果
gndk:參考電壓
id1、id2:電流
mn1、mn2:二極管接法晶體管
nout:輸出節(jié)點(diǎn)
por:重置信號(hào)
r1、r2:電阻器
vcck:電源電壓
具體實(shí)施方式
在本申請(qǐng)說(shuō)明書(shū)全文(包括權(quán)利要求書(shū))中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接(或連接)于第二裝置,則應(yīng)該被解釋成該第一裝置可以直接連接于該第二裝置,或者該第一裝置可以通過(guò)其他裝置或某種連接手段而間接地連接至該第二裝置。另外,凡可能之處,在圖式及實(shí)施方式中使用相同標(biāo)號(hào)的元件/構(gòu)件/步驟代表相同或類(lèi)似部分。不同實(shí)施例中使用相同標(biāo)號(hào)或使用相同用語(yǔ)的元件/構(gòu)件/步驟可以相互參照相關(guān)說(shuō)明。
圖1是依照本發(fā)明一實(shí)施例所繪示的一種電源開(kāi)啟重置電路100的電路方塊示意圖。在電源開(kāi)啟初時(shí),電源電壓vcck會(huì)從低電壓上升至額定電壓電平。在電源開(kāi)啟初時(shí),當(dāng)電源電壓vcck超過(guò)電壓檢測(cè)點(diǎn)vdet(電壓檢測(cè)點(diǎn)vdet小于額定電壓)時(shí),電源開(kāi)啟重置電路100可以即時(shí)產(chǎn)生重置信號(hào)por給系統(tǒng)電路(未繪示),以便重置系統(tǒng)電路的狀態(tài)。
請(qǐng)參照?qǐng)D1,電源開(kāi)啟重置電路100包括二極管接法晶體管(diode-connectedtransistor)mn1、二極管接法晶體管mn2、電阻器r1、電阻器r2以及電流比較電路120。電阻器r2的第一端耦接至電源電壓vcck。電阻器r2的第二端耦接至電阻器r1的第一端。電阻器r2的第二端耦接至二極管接法晶體管mn1的陽(yáng)極。二極管接法晶體管mn1的陰極耦接至參考電壓gndk(例如接地電壓)。在本實(shí)施例中,二極管接法晶體管mn1可以是n溝道金屬氧化物半導(dǎo)體(n-channelmetaloxidesemiconductor,以下稱(chēng)nmos)晶體管。此nmos晶體管mn1的第一端(例如源極)作為陰極而耦接至參考電壓gndk。此nmos晶體管mn1的控制端(例如柵極)耦接至此nmos晶體管mn1的第二端(例如漏極)。此nmos晶體管mn1的第二端作為陽(yáng)極。
二極管接法晶體管mn2的陰極耦接至參考電壓gndk。二極管接法晶體管mn2的陽(yáng)極耦接至電阻器r1的第一端與電阻器r2的第二端。在本實(shí)施例中,二極管接法晶體管mn2可以是nmos晶體管。此nmos晶體管mn2的第一端(例如源極)作為陰極而耦接至參考電壓gndk。此nmos晶體管mn2的控制端(例如柵極)耦接至此nmos晶體管mn2的第二端(例如漏極)。此nmos晶體管mn2的第二端作為陽(yáng)極。
二極管接法晶體管mn1的溝道寬長(zhǎng)比值w/l(或是溝道寬w,或是溝道長(zhǎng)的倒數(shù)1/l)大于二極管接法晶體管mn2的溝道寬長(zhǎng)比值w/l(或是溝道寬w,或是溝道長(zhǎng)的倒數(shù)1/l)。舉例來(lái)說(shuō),二極管接法晶體管mn2的溝道寬長(zhǎng)比值w/l與二極管接法晶體管mn1的溝道寬長(zhǎng)比值w/l的比例關(guān)系可以是1:m。
在開(kāi)始時(shí)(電源開(kāi)啟的初期),二極管接法晶體管mn1與二極管接法晶體管mn2都未進(jìn)入次閾值區(qū)域(subthresholdregion)。當(dāng)二極管接法晶體管mn1與二極管接法晶體管mn2都未進(jìn)入次閾值區(qū)域時(shí),二極管接法晶體管mn1的等效電阻值與電阻器r1的阻值的總和小于二極管接法晶體管mn2的等效電阻值。因此,在開(kāi)始時(shí)(電源開(kāi)啟的初期),當(dāng)電源電壓vcck上升時(shí),二極管接法晶體管mn1的電流id1大于二極管接法晶體管mn2的電流id2(因?yàn)槎O管接法晶體管mn2的等效電阻大于二極管接法晶體管mn1和電阻器r1的總電阻)。
在電源開(kāi)啟程序中隨著逐漸升高的電源電壓vcck,二極管接法晶體管mn1和二極管接法晶體管mn2進(jìn)入次閾值區(qū)域。在次閾值區(qū)域中,電流id2以更高的速率增加(因?yàn)槎O管接法晶體管mn1和二極管接法晶體管mn2的等效電阻變得越來(lái)越小),而電阻器r1逐漸主導(dǎo)「電阻器r1和二極管接法晶體管mn1」的等效電阻。因此,當(dāng)二極管接法晶體管mn1與二極管接法晶體管mn2進(jìn)入次閾值區(qū)域時(shí),二極管接法晶體管mn1的等效電阻值與電阻器r1的阻值的總和將大于二極管接法晶體管mn2的等效電阻值,使得二極管接法晶體管mn1的電流id1小于二極管接法晶體管mn2的電流id2。
電流比較電路120耦接至二極管接法晶體管mn1與二極管接法晶體管mn2。電流比較電路120可以比較二極管接法晶體管mn1的電流id1與二極管接法晶體管mn2的電流id2而獲得比較結(jié)果140。電源開(kāi)啟重置電路100所輸出的重置信號(hào)por便是由電流比較電路120的比較結(jié)果140所決定的。當(dāng)電流id1等于電流id2時(shí),表示電源電壓vcck已升至電壓檢測(cè)點(diǎn)vdet。當(dāng)電流id1等于(或小于)電流id2時(shí),電流比較電路120將發(fā)出一個(gè)高信號(hào)到下一個(gè)階段電路。
當(dāng)電流id1等于電流id2時(shí),表示電源電壓vcck已升至電壓檢測(cè)點(diǎn)vdet。當(dāng)電流id1等于電流id2時(shí),電流id1=δvgs/r1,其中δvgs表示二極管接法晶體管mn1的柵源極電壓vgs1與二極管接法晶體管mn2的柵源極電壓vgs2的差(例如δvgs=vgs2-vgs1),而r1表示電阻器r1的阻值。當(dāng)電流id1等于電流id2時(shí),電壓檢測(cè)點(diǎn)vdet=vgs2+(id1+id2)r2=vgs2+(2r2/r1)δvgs=vov2+vth+(2r2/r1)δvov,其中r2表示電阻器r2的阻值,vov2=
在本實(shí)施例中,電源開(kāi)啟重置電路100還包括輸出級(jí)電路130。輸出級(jí)電路130耦接至電流比較電路120,以接收比較結(jié)果140。輸出級(jí)電路130可以依據(jù)比較結(jié)果140而對(duì)應(yīng)產(chǎn)生重置信號(hào)por。在一些實(shí)施例中,輸出級(jí)電路130可以包括施密特觸發(fā)緩沖器(schmitt-triggerbuffer)。該施密特觸發(fā)緩沖器的輸入端耦接至電流比較電路120,以接收比較結(jié)果140。該施密特觸發(fā)緩沖器的輸出端提供重置信號(hào)por。此施密特觸發(fā)緩沖器可以阻止比較結(jié)果140的噪聲(雜訊),且增強(qiáng)了電源開(kāi)啟重置電路100的操縱性能。最后,當(dāng)電源電壓vcck被拉高于電壓檢測(cè)點(diǎn)vdet時(shí),電源開(kāi)啟重置電路100的重置信號(hào)por將會(huì)被拉高。
圖2是依照本發(fā)明一實(shí)施例說(shuō)明圖1所示電流比較電路120及輸出級(jí)電路130的電路示意圖。在圖2所示實(shí)施例中,電流比較電路120包括晶體管121、晶體管122以及電流鏡123。在本實(shí)施例中,晶體管121與晶體管122可以是nmos晶體管。晶體管121的控制端(例如柵極)耦接至二極管接法晶體管mn1的柵極。晶體管121的第一端(例如源極)耦接至參考電壓gndk。晶體管121的第二端(例如漏極)耦接至電流比較電路120的輸出節(jié)點(diǎn)nout。晶體管122的控制端(例如柵極)耦接至二極管接法晶體管mn2的柵極。晶體管122的第一端(例如源極)耦接至參考電壓gndk。電流鏡123有主電流端與仆電流端。電流鏡123的主電流端耦接至晶體管122的第二端(例如漏極)。電流鏡123的仆電流端耦接至輸出節(jié)點(diǎn)nout。輸出節(jié)點(diǎn)nout可以提供比較結(jié)果140給輸出級(jí)電路130的輸入端。
在圖2所示實(shí)施例中,電流鏡123包括晶體管124以及晶體管125。在本實(shí)施例中,晶體管124以及晶體管125可以是p溝道金屬氧化物半導(dǎo)體(p-channelmetaloxidesemiconductor,以下稱(chēng)pmos)晶體管。晶體管124的第一端(例如源極)耦接至電源電壓vcck。晶體管124的第二端(例如漏極)耦接至電流鏡123的主電流端(亦即耦接至晶體管122的第二端)。晶體管124的控制端(例如柵極)耦接至晶體管124的第二端。晶體管125的第一端(例如源極)耦接至電源電壓vcck。晶體管125的第二端(例如漏極)耦接至電流鏡123的仆電流端(亦即耦接至輸出節(jié)點(diǎn)nout)。晶體管125的控制端(例如柵極)耦接至晶體管124的控制端。
在圖2所示實(shí)施例中,輸出級(jí)電路130包括晶體管131、晶體管132、晶體管133、晶體管134、晶體管135以及晶體管136。在本實(shí)施例中,晶體管131、132與135可以是pmos晶體管,而晶體管133、134與136可以是nmos晶體管。晶體管131的第一端(例如源極)耦接至電源電壓vcck。晶體管131的控制端(例如柵極)耦接至電流比較電路120,以接收比較結(jié)果140。晶體管132的第一端(例如源極)耦接至晶體管131的第二端(例如漏極)。晶體管132的控制端(例如柵極)耦接至電流比較電路120,以接收比較結(jié)果140。晶體管133的第一端(例如源極)耦接至參考電壓gndk。晶體管133的控制端(例如柵極)耦接至電流比較電路120,以接收比較結(jié)果140。晶體管134的第一端(例如源極)耦接至晶體管133的第二端(例如漏極)。晶體管134的第二端(例如漏極)耦接至晶體管132的第二端(例如漏極)。晶體管134的控制端(例如柵極)耦接至電流比較電路120,以接收比較結(jié)果140。第五晶體管135的控制端(例如柵極)耦接至晶體管132的第二端與晶體管134的第二端。晶體管135的第一端(例如源極)耦接至電源電壓vcck。晶體管135的第二端(例如漏極)耦接至輸出級(jí)電路130的輸出端,以供應(yīng)重置信號(hào)por。晶體管136的控制端(例如柵極)耦接至晶體管135的控制端。晶體管136的第一端(例如源極)耦接至參考電壓gndk。晶體管136的第二端(例如漏極)耦接至晶體管135的第二端。
依照設(shè)計(jì)需求,輸出級(jí)電路130還可能包括晶體管137以及晶體管138。在本實(shí)施例中,晶體管137可以是pmos晶體管,而晶體管138可以是nmos晶體管。晶體管137的第一端(例如源極)耦接至晶體管131的第二端。晶體管137的第二端(例如漏極)耦接至參考電壓gndk。晶體管137的控制端(例如柵極)耦接至晶體管132的第二端。晶體管138的第一端(例如源極)耦接至晶體管133的第二端。晶體管138的第二端(例如漏極)耦接至電源電壓vcck。晶體管138的控制端(例如柵極)耦接至晶體管134的第二端。
值得注意的是,在不同的應(yīng)用情境中,電源開(kāi)啟重置電路100、二極管接法晶體管mn1、二極管接法晶體管mn2、電阻器r1、電阻器r2、電流比較電路120和/或輸出級(jí)電路130的相關(guān)功能可以利用一般的編程語(yǔ)言(programminglanguages)、硬件描述語(yǔ)言(hardwaredescriptionlanguages,例如veriloghdl或vhdl)或其他合適的編程語(yǔ)言來(lái)實(shí)現(xiàn)為固件或硬件。可執(zhí)行所述相關(guān)功能的固件可以被布置為任何已知的計(jì)算機(jī)可存取介質(zhì)(computer-accessiblemedias),例如磁帶(magnetictapes)、半導(dǎo)體(semiconductors)存儲(chǔ)器、磁盤(pán)(magneticdisks)或光盤(pán)(compactdisks,例如cd-rom或dvd-rom),或者可通過(guò)互聯(lián)網(wǎng)(internet)、有線通信(wiredcommunication)、無(wú)線通信(wirelesscommunication)或其它通信介質(zhì)傳送所述固件。所述固件可以被存放在計(jì)算機(jī)的可存取介質(zhì)中,以便于由計(jì)算機(jī)的處理器來(lái)存取/執(zhí)行所述固件的編程碼(programmingcodes)。另外,本發(fā)明的裝置和方法可以通過(guò)硬件和軟件的組合來(lái)實(shí)現(xiàn)。
綜上所述,當(dāng)電流id1等于電流id2時(shí),電壓檢測(cè)點(diǎn)vdet=vov2+vth+(2r2/r1)δvov。δvov是一個(gè)正溫度系數(shù),而vth是一個(gè)負(fù)溫度系數(shù)。因此,本發(fā)明諸實(shí)施例所述電源開(kāi)啟重置電路100具有溫度補(bǔ)償。具有溫度補(bǔ)償?shù)碾娫撮_(kāi)啟重置電路100可以縮小在不同溫度下電壓檢測(cè)點(diǎn)vdet的變動(dòng)范圍。本實(shí)施例的電源開(kāi)啟重置電路100可以在小功耗低電壓領(lǐng)域中實(shí)現(xiàn)精確的電壓檢測(cè)點(diǎn)vdet。
雖然本發(fā)明已以實(shí)施例公開(kāi)如上,然其并非用以限定本發(fā)明,本領(lǐng)域技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作些許的更動(dòng)與潤(rùn)飾,故本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求書(shū)界定范圍為準(zhǔn)。