本發(fā)明涉及電子技術(shù)領(lǐng)域，特別是涉及一種晶體振蕩器。

背景技術(shù)：

現(xiàn)有技術(shù)中，很多晶體振蕩器例如圖1所示的晶體振蕩器，雖然結(jié)構(gòu)簡(jiǎn)單，但是功耗太大。

圖1中，Xl1’是無(wú)源晶體的輸入引腳，Xl2’是有源晶體的輸出引腳，XO’是無(wú)源晶體的輸出引腳。圖1中的晶體振蕩器沒有限流，且晶體振蕩器所需需的電流很大，導(dǎo)致晶體振蕩器中PMOS(Positive channel-Metal-Oxide-Semiconductor，P型金屬氧化物半導(dǎo)體)管P1’和NMOS(Negative channel-Metal-Oxide-Semiconductor，N型金屬氧化物半導(dǎo)體)管N1’組成的反相器尺寸很大，等效跨導(dǎo)大，使得晶體振蕩器的功耗很大。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述問題，本發(fā)明實(shí)施例的目的在于提供一種晶體振蕩器，以解決現(xiàn)有技術(shù)中的晶體振蕩器功耗太大的問題。

為了解決上述問題，本發(fā)明實(shí)施例公開了一種晶體振蕩器，包括分別與預(yù)設(shè)電源相連的等效反相放大器偏置電路和至少一個(gè)反相器，所述晶體振蕩器還包括：預(yù)設(shè)偏置電壓提供端，所述預(yù)設(shè)偏置電壓提供端用于提供預(yù)設(shè)偏置電壓；第一PMOS管，所述第一PMOS管的柵極與所述預(yù)設(shè)偏置電壓提供端相連，所述第一PMOS管的源極與所述預(yù)設(shè)電源相連；第一NMOS管，所述第一NMOS管的漏極與所述第一PMOS管的漏極相連，所述第一NMOS管的漏極與所述第一PMOS管的漏極之間具有節(jié)點(diǎn)，所述節(jié)點(diǎn)與所述等效反相放大器偏置電路的輸入端相連，所述第一NMOS管的源極接地；當(dāng)所述晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，所述第一NMOS管的柵極與所述預(yù)設(shè)無(wú)源晶體的輸入引腳相連，所述節(jié)點(diǎn)和所述等效反相放大器偏置電路的輸入端分別與所述預(yù)設(shè)無(wú)源晶體的輸出引腳相連。

可選地，所述晶體振蕩器還包括：第一電阻模塊，所述第一電阻模塊的一端與所述第一NMOS管的柵極相連，當(dāng)所述晶體振蕩器與所述預(yù)設(shè)無(wú)源晶體相連時(shí)，所述第一電阻模塊的另一端與所述預(yù)設(shè)無(wú)源晶體的輸入引腳相連；第二電阻模塊，所述第二電阻模塊分別與所述第一PMOS管的漏極和所述節(jié)點(diǎn)相連；第三電阻模塊，所述第三電阻模塊分別與所述第一NMOS管的漏極和所述節(jié)點(diǎn)相連；第四電阻模塊，當(dāng)所述晶體振蕩器與所述預(yù)設(shè)無(wú)源晶體相連時(shí)，所述第四電阻模塊分別與所述預(yù)設(shè)無(wú)源晶體的輸出引腳和所述等效反相放大器偏置電路的輸入端相連。

可選地，所述晶體振蕩器還包括：高通濾波模塊，所述高通濾波模塊分別與所述第四電阻模塊和所述等效反相放大器偏置電路的輸入端相連。

可選地，所述至少一個(gè)反相器的尺寸比例互不相同。

本發(fā)明實(shí)施例的晶體振蕩器包括以下優(yōu)點(diǎn)：

第一，晶體振蕩器需的電流較現(xiàn)有技術(shù)中晶體振蕩器小，等效跨導(dǎo)也小，所以節(jié)點(diǎn)處的時(shí)鐘幅度也小，并不是滿擺幅，故而等效反相放大器偏置電路的尺寸并不大，有效減小了晶體振蕩器的功耗。

第二，與預(yù)設(shè)偏置電壓提供端相連的第一PMOS管形成等效電流源，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，晶體振蕩器利用該等效電流源來(lái)設(shè)定晶振震蕩所需的跨導(dǎo)，晶體振蕩器的抗干擾能力大大加強(qiáng)。

第三，通過在等效反相放大器偏置電路的輸入端之前設(shè)置高通濾波模塊，可以濾除預(yù)設(shè)無(wú)源晶體輸出的時(shí)鐘噪聲。

第四，通過設(shè)置至少一個(gè)反相器的尺寸比例互不相同，使得至少一個(gè)反相器的翻轉(zhuǎn)點(diǎn)互相錯(cuò)開，反相器不會(huì)同時(shí)翻轉(zhuǎn)，避免了預(yù)設(shè)電源上大的壓降發(fā)生，有效減小了電源壓降對(duì)晶體振蕩器的干擾，增加了晶體振蕩器的抗干擾能力。

為了解決上述問題，本發(fā)明實(shí)施例還公開了一種晶體振蕩器，包括分別與預(yù)設(shè)電源相連的等效反相放大器偏置電路和至少一個(gè)反相器，所述晶體振蕩器還包括：預(yù)設(shè)偏置電壓提供端，所述預(yù)設(shè)偏置電壓提供端用于提供預(yù)設(shè)偏置電壓；第一PMOS管，所述第一PMOS管的柵極與所述預(yù)設(shè)偏置電壓提供端相連，所述第一PMOS管的源極與所述預(yù)設(shè)電源相連；第一NMOS管，所述第一NMOS管的漏極與所述第一PMOS管的漏極相連，所述第一NMOS管的漏極與所述第一PMOS管的漏極之間具有節(jié)點(diǎn)，所述第一NMOS管的源極接地；第一開關(guān)模塊，所述第一開關(guān)模塊的一端與所述節(jié)點(diǎn)相連，所述第一開關(guān)模塊的另一端與所述等效反相放大器偏置電路的輸入端相連；當(dāng)所述晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，所述第一NMOS管的柵極與所述預(yù)設(shè)無(wú)源晶體的輸入引腳相連，所述第一開關(guān)模塊的另一端和所述等效反相放大器偏置電路的輸入端分別與所述預(yù)設(shè)無(wú)源晶體的輸出引腳相連，所述第一開關(guān)模塊閉合，以及當(dāng)所述晶體振蕩器與預(yù)設(shè)有源晶體相連時(shí)，所述第一開關(guān)模塊的另一端和所述等效反相放大器偏置電路的輸入端分別與所述預(yù)設(shè)有源晶體的輸出引腳相連，所述第一開關(guān)模塊斷開。

可選地，所述晶體振蕩器還包括：第一電阻模塊，所述第一電阻模塊的一端與所述第一NMOS管的柵極相連，當(dāng)所述晶體振蕩器與所述預(yù)設(shè)無(wú)源晶體相連時(shí)，所述第一電阻模塊的另一端與所述預(yù)設(shè)無(wú)源晶體的輸入引腳相連；第二電阻模塊，所述第二電阻模塊分別與所述第一PMOS管的漏極和所述節(jié)點(diǎn)相連；第三電阻模塊，所述第三電阻模塊分別與所述第一NMOS管的漏極和所述節(jié)點(diǎn)相連；第四電阻模塊，當(dāng)所述晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，所述第四電阻模塊分別與所述預(yù)設(shè)無(wú)源晶體的輸出引腳和所述等效反相放大器偏置電路的輸入端相連，以及當(dāng)所述晶體振蕩器與預(yù)設(shè)有源晶體相連時(shí)，所述第四電阻模塊分別與所述預(yù)設(shè)有源晶體的輸出引腳和所述等效反相放大器偏置電路的輸入端相連。

可選地，所述晶體振蕩器還包括：高通濾波模塊，所述高通濾波模塊分別與所述第四電阻模塊和所述等效反相放大器偏置電路的輸入端相連；第二開關(guān)模塊，所述第二開關(guān)模塊的一端與所述高通濾波模塊的一端相連，所述第二開關(guān)模塊的另一端與所述高通濾波模塊的另一端相連，當(dāng)所述晶體振蕩器與所述預(yù)設(shè)無(wú)源晶體相連時(shí)，所述第二開關(guān)模塊斷開，以及當(dāng)所述晶體振蕩器與所述預(yù)設(shè)有源晶體相連時(shí)，所述第二開關(guān)模塊閉合。

可選地，所述第一開關(guān)模塊為第一MOS管開關(guān)。

可選地，所述第二開關(guān)模塊為第二MOS管開關(guān)。

可選地，所述至少一個(gè)反相器的尺寸比例互不相同。

本發(fā)明實(shí)施例的晶體振蕩器包括以下優(yōu)點(diǎn)：

第一，晶體振蕩器所需的電流較現(xiàn)有技術(shù)中晶體振蕩器小，等效跨導(dǎo)也小，所以預(yù)設(shè)無(wú)源晶體的輸出引腳或預(yù)設(shè)有源晶體的輸出引腳處的時(shí)鐘幅度也小，并不是滿擺幅，故而等效反相放大器偏置電路的尺寸并不大，有效減小了晶體振蕩器的功耗。

第二，與預(yù)設(shè)偏置電壓提供端相連的第一PMOS管形成等效電流源，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，晶體振蕩器利用該等效電流源來(lái)設(shè)定晶振震蕩所需的跨導(dǎo)，晶體振蕩器的抗干擾能力大大加強(qiáng)。

第三，在節(jié)點(diǎn)和等效反相放大器偏置電路的輸入端之間設(shè)置第一開關(guān)模塊，并當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第一開關(guān)模塊閉合，以及當(dāng)晶體振蕩器與預(yù)設(shè)有源晶體相連時(shí)，第一開關(guān)模塊斷開，從而晶體振蕩器不僅可以支援無(wú)源晶體，還可以支援有源晶體。

第四，通過在等效反相放大器偏置電路的輸入端之前設(shè)置高通濾波模塊，可以濾除預(yù)設(shè)無(wú)源晶體輸出的時(shí)鐘噪聲。

第五，通過設(shè)置至少一個(gè)反相器的尺寸比例互不相同，使得至少一個(gè)反相器的翻轉(zhuǎn)點(diǎn)互相錯(cuò)開，反相器不會(huì)同時(shí)翻轉(zhuǎn)，避免了預(yù)設(shè)電源上大的壓降發(fā)生，有效減小了電源壓降對(duì)晶體振蕩器的干擾，增加了晶體振蕩器的抗干擾能力。

附圖說明

圖1是現(xiàn)有技術(shù)中晶體振蕩器的結(jié)構(gòu)示意圖；

圖2是本發(fā)明的一種晶體振蕩器實(shí)施例的結(jié)構(gòu)示意圖；

圖3是本發(fā)明的一種晶體振蕩器具體實(shí)施例的結(jié)構(gòu)示意圖；

圖4是本發(fā)明的一種晶體振蕩器具體實(shí)施例中高通濾波模塊的結(jié)構(gòu)示意圖；

圖5是本發(fā)明的另一種晶體振蕩器實(shí)施例的結(jié)構(gòu)示意圖；

圖6是本發(fā)明的另一種晶體振蕩器具體實(shí)施例的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。

參照?qǐng)D2，示出了本發(fā)明的一種晶體振蕩器實(shí)施例的結(jié)構(gòu)示意圖，該晶體振蕩器具體可以包括分別與預(yù)設(shè)電源vdd1相連的等效反相放大器偏置電路1和至少一個(gè)反相器，等效反相放大器偏置電路1、至少一個(gè)反相器互相串聯(lián)，晶體振蕩器還可以包括：預(yù)設(shè)偏置電壓提供端11，預(yù)設(shè)偏置電壓提供端11用于提供預(yù)設(shè)偏置電壓vb1；第一PMOS管P11，第一PMOS管P11的柵極與預(yù)設(shè)偏置電壓提供端11相連，第一PMOS管P11的源極與預(yù)設(shè)電源vdd1相連；第一NMOS管N11，第一NMOS管N11的漏極與第一PMOS管P11的漏極相連，第一NMOS管N11的漏極與第一PMOS管P11的漏極之間具有節(jié)點(diǎn)J11，節(jié)點(diǎn)J11與等效反相放大器偏置電路1的輸入端相連，第一NMOS管N11的源極接地；當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第一NMOS管N11的柵極與預(yù)設(shè)無(wú)源晶體的輸入引腳Xl11相連，節(jié)點(diǎn)J11和等效反相放大器偏置電路1的輸入端分別與預(yù)設(shè)無(wú)源晶體的輸出引腳XO11相連。

本發(fā)明實(shí)施例的晶體振蕩器所需的電流較現(xiàn)有技術(shù)中晶體振蕩器小，等效跨導(dǎo)也小，所以節(jié)點(diǎn)J11處的時(shí)鐘幅度也小，并不是滿擺幅，故而等效反相放大器偏置電路1的尺寸并不大，有效減小了晶體振蕩器的功耗。另外，與預(yù)設(shè)偏置電壓提供端11相連的第一PMOS管P11形成等效電流源，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，晶體振蕩器可以利用該等效電流源來(lái)設(shè)定晶振震蕩所需的跨導(dǎo)，晶體振蕩器的抗干擾能力大大加強(qiáng)。

可選地，在本發(fā)明的一個(gè)具體實(shí)施例中，參照?qǐng)D3，晶體振蕩器還可以包括：第一電阻模塊12，第一電阻模塊12的一端與第一NMOS管N11的柵極相連，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第一電阻模塊12的另一端與預(yù)設(shè)無(wú)源晶體的輸入引腳Xl11相連；和/或第二電阻模塊13，第二電阻模塊13分別與第一PMOS管P11的漏極和節(jié)點(diǎn)J11相連；和/或第三電阻模塊14，第三電阻模塊14分別與第一NMOS管N11的漏極和節(jié)點(diǎn)J11相連；和/或第四電阻模塊15，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第四電阻模塊15分別與預(yù)設(shè)無(wú)源晶體的輸出引腳XO11和等效反相放大器偏置電路1的輸入端相連。

其中，第一電阻模塊12的大小、第二電阻模塊13的大小、第三電阻模塊14的大小、第四電阻模塊15的大小可以互不相同，或至少兩個(gè)相同。具體地，在本發(fā)明的一個(gè)實(shí)施例中，參照?qǐng)D3，第一電阻模塊12可以為第一電阻R11，第二電阻模塊13可以為第二電阻R12，第三電阻模塊14可以為第三電阻R13，第四電阻模塊15可以為第四電阻R14，第一電阻R11、第二電阻R12、第三電阻R13和第四電阻R14作為晶體振蕩器的保護(hù)電阻。

可選地，在本發(fā)明的一個(gè)實(shí)施例中，參照?qǐng)D3，晶體振蕩器還可以包括：高通濾波模塊16，高通濾波模塊16分別與第四電阻模塊15和等效反相放大器偏置電路1的輸入端相連，高通濾波模塊16可以濾除預(yù)設(shè)無(wú)源晶體輸出的時(shí)鐘噪聲。具體地，在本發(fā)明的一個(gè)實(shí)施例中，參照?qǐng)D4，高通濾波模塊16可以包括：電容模塊161，電容模塊161的一端與第四電阻模塊15相連，電容模塊161的另一端與等效反相放大器偏置電路1的輸入端相連；第五電阻模塊162，第五電阻模塊162的一端與電容模塊161的另一端相連，第五電阻模塊162的另一端接地。具體地，參照?qǐng)D4，電容模塊161可以為電容C，第五電阻模塊162可以為第五電阻R15。

具體地，預(yù)設(shè)無(wú)源晶體輸出的時(shí)鐘經(jīng)過高通濾波模塊16濾除噪聲后，時(shí)鐘偏置翻轉(zhuǎn)點(diǎn)可能不是后續(xù)至少一個(gè)反相器所需的時(shí)鐘偏置翻轉(zhuǎn)點(diǎn)，時(shí)鐘經(jīng)等效反相放大器偏置電路1轉(zhuǎn)化后即可正確驅(qū)動(dòng)后續(xù)的至少一個(gè)反相器。

可選地，在本發(fā)明的一個(gè)實(shí)施例中，至少一個(gè)反相器的尺寸比例可以互不相同，使得至少一個(gè)反相器的翻轉(zhuǎn)點(diǎn)互相錯(cuò)開，反相器不會(huì)同時(shí)翻轉(zhuǎn)，避免了預(yù)設(shè)電源vdd1上大的壓降發(fā)生，進(jìn)一步減小電源壓降對(duì)晶體振蕩器的干擾，增加了晶體振蕩器的抗干擾能力。

參照?qǐng)D2和圖3，等效反相放大器偏置電路1可以包括第二PMOS管P12、第二NMOS管N12和第六電阻R16，至少一個(gè)反相器可以為第一反相器2和第二反相器3，第一反相器2可以包括第三PMOS管P13和第三NMOS管N13，第二反相器3可以包括第四PMOS管P14和第四NMOS管N14。其中，第一反相器2的尺寸比例可以為第三PMOS管P13與第三NMOS管N13的尺寸比例，例如2/1；第二反相器3的尺寸比例可以為第四PMOS管P14與第四NMOS管N14的尺寸比例，例如2.5/1。圖2和圖3中CLK11為晶體振蕩器輸出的時(shí)鐘。

本發(fā)明實(shí)施例的晶體振蕩器包括以下優(yōu)點(diǎn)：

第一，晶體振蕩器需的電流較現(xiàn)有技術(shù)中晶體振蕩器小，等效跨導(dǎo)也小，所以節(jié)點(diǎn)處的時(shí)鐘幅度也小，并不是滿擺幅，故而等效反相放大器偏置電路的尺寸并不大，有效減小了晶體振蕩器的功耗。

第二，與預(yù)設(shè)偏置電壓提供端相連的第一PMOS管形成等效電流源，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，晶體振蕩器利用該等效電流源來(lái)設(shè)定晶振震蕩所需的跨導(dǎo)，晶體振蕩器的抗干擾能力大大加強(qiáng)。

第三，通過在等效反相放大器偏置電路的輸入端之前設(shè)置高通濾波模塊，可以濾除預(yù)設(shè)無(wú)源晶體輸出的時(shí)鐘噪聲。

第四，通過設(shè)置至少一個(gè)反相器的尺寸比例互不相同，使得至少一個(gè)反相器的翻轉(zhuǎn)點(diǎn)互相錯(cuò)開，反相器不會(huì)同時(shí)翻轉(zhuǎn)，避免了預(yù)設(shè)電源上大的壓降發(fā)生，有效減小了電源壓降對(duì)晶體振蕩器的干擾，增加了晶體振蕩器的抗干擾能力。

參照?qǐng)D5，示出了本發(fā)明的另一種晶體振蕩器實(shí)施例的結(jié)構(gòu)示意圖，該晶體振蕩器具體可以包括分別與預(yù)設(shè)電源vdd2相連的等效反相放大器偏置電路10和至少一個(gè)反相器，等效反相放大器偏置電路10、至少一個(gè)反相器互相串聯(lián)，晶體振蕩器還可以包括：預(yù)設(shè)偏置電壓提供端21，預(yù)設(shè)偏置電壓提供端21用于提供預(yù)設(shè)偏置電壓vb2；第一PMOS管P21，第一PMOS管P21的柵極與預(yù)設(shè)偏置電壓提供端21相連，第一PMOS管P21的源極與預(yù)設(shè)電源vdd2相連；第一NMOS管N21，第一NMOS管N21的漏極與第一PMOS管P21的漏極相連，第一NMOS管N21的漏極與第一PMOS管P21的漏極之間具有節(jié)點(diǎn)J21，第一NMOS管N21的源極接地；第一開關(guān)模塊22，第一開關(guān)模塊22的一端與節(jié)點(diǎn)J21相連，第一開關(guān)模塊22的另一端與等效反相放大器偏置電路10的輸入端相連；當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第一NMOS管N21的柵極與預(yù)設(shè)無(wú)源晶體的輸入引腳XI21相連，第一開關(guān)模塊22的另一端和等效反相放大器偏置電路10的輸入端分別與預(yù)設(shè)無(wú)源晶體的輸出引腳XO21相連，第一開關(guān)模塊22閉合，以及當(dāng)晶體振蕩器與預(yù)設(shè)有源晶體相連時(shí)，第一開關(guān)模塊22的另一端和等效反相放大器偏置電路10的輸入端分別與預(yù)設(shè)有源晶體的輸出引腳XO22相連，第一開關(guān)模塊22斷開。

本發(fā)明實(shí)施例的晶體振蕩器所需的電流較現(xiàn)有技術(shù)中晶體振蕩器小，等效跨導(dǎo)也小，所以預(yù)設(shè)無(wú)源晶體的輸出引腳XO21或預(yù)設(shè)有源晶體的輸出引腳XO22處的時(shí)鐘幅度也小，并不是滿擺幅，故而等效反相放大器偏置電路10的尺寸并不大，有效減小了晶體振蕩器的功耗。另外，與預(yù)設(shè)偏置電壓提供端21相連的第一PMOS管P21形成等效電流源，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，晶體振蕩器可以利用該等效電流源來(lái)設(shè)定晶振震蕩所需的跨導(dǎo)，晶體振蕩器的抗干擾能力大大加強(qiáng)。此外，在節(jié)點(diǎn)J21和等效反相放大器偏置電路10的輸入端之間設(shè)置第一開關(guān)模塊22，并當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第一開關(guān)模塊22閉合，以及當(dāng)晶體振蕩器與預(yù)設(shè)有源晶體相連時(shí)，第一開關(guān)模塊22斷開，從而晶體振蕩器不僅可以支援無(wú)源晶體，還可以支援有源晶體。

可選地，第一開關(guān)模塊22可以為第一MOS管開關(guān)。

可選地，在本發(fā)明的一個(gè)具體實(shí)施例中，參照?qǐng)D6，晶體振蕩器還可以包括：第一電阻模塊23，第一電阻模塊23的一端與第一NMOS管N21的柵極相連，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第一電阻模塊23的另一端與預(yù)設(shè)無(wú)源晶體的輸入引腳XI21相連；和/或第二電阻模塊24，第二電阻模塊24分別與第一PMOS管P21的漏極和節(jié)點(diǎn)J21相連；和/或第三電阻模塊25，第三電阻模塊25分別與第一NMOS管N21的漏極和節(jié)點(diǎn)J21相連；和/或第四電阻模塊26，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第四電阻模塊26分別與預(yù)設(shè)無(wú)源晶體的輸出引腳XO21和等效反相放大器偏置電路10的輸入端相連，以及當(dāng)晶體振蕩器與預(yù)設(shè)有源晶體相連時(shí)，第四電阻模塊26分別與預(yù)設(shè)有源晶體的輸出引腳XO22和等效反相放大器偏置電路10的輸入端相連。

其中，第一電阻模塊23的大小、第二電阻模塊24的大小、第三電阻模塊25的大小、第四電阻模塊26的大小可以互不相同，或至少兩個(gè)相同。具體地，在本發(fā)明的一個(gè)實(shí)施例中，參照?qǐng)D6，第一電阻模塊23可以為第一電阻R21，第二電阻模塊24可以為第二電阻R22，第三電阻模塊25可以為第三電阻R23，第四電阻模塊26可以為第四電阻R24，第一電阻R21、第二電阻R22、第三電阻R23和第四電阻R24作為晶體振蕩器的保護(hù)電阻。

可選地，在本發(fā)明的一個(gè)實(shí)施例中，參照?qǐng)D6，晶體振蕩器還可以包括：高通濾波模塊27，高通濾波模塊27分別與第四電阻模塊26和等效反相放大器偏置電路10的輸入端相連；第二開關(guān)模塊28，第二開關(guān)模塊28的一端與高通濾波模塊27的一端相連，第二開關(guān)模塊28的另一端與高通濾波模塊27的另一端相連，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第二開關(guān)模塊28斷開，以及當(dāng)晶體振蕩器與預(yù)設(shè)有源晶體相連時(shí)，第二開關(guān)模塊28閉合。

可選地，第二開關(guān)模塊28可以為第二MOS管開關(guān)，第二MOS管開關(guān)可以與第一MOS管開關(guān)相同或不同。

具體地，在本發(fā)明的一個(gè)實(shí)施例中，高通濾波模塊27可以包括：電容模塊，電容模塊的一端與第四電阻模塊26相連，電容模塊的另一端與等效反相放大器偏置電路10的輸入端相連；第五電阻模塊，第五電阻模塊的一端與電容模塊的另一端相連，第五電阻模塊的另一端接地。具體地，電容模塊可以為電容，第五電阻模塊可以為第五電阻。

具體地，預(yù)設(shè)無(wú)源晶體輸出的時(shí)鐘經(jīng)過高通濾波模塊27濾除噪聲后，時(shí)鐘偏置翻轉(zhuǎn)點(diǎn)可能不是后續(xù)至少一個(gè)反相器所需的時(shí)鐘偏置翻轉(zhuǎn)點(diǎn)，時(shí)鐘經(jīng)等效反相放大器偏置電路10轉(zhuǎn)化后即可正確驅(qū)動(dòng)后續(xù)的至少一個(gè)反相器。

可選地，在本發(fā)明的一個(gè)實(shí)施例中，至少一個(gè)反相器的尺寸比例可以互不相同，使得至少一個(gè)反相器的翻轉(zhuǎn)點(diǎn)互相錯(cuò)開，反相器不會(huì)同時(shí)翻轉(zhuǎn)，避免了預(yù)設(shè)電源vdd2上大的壓降發(fā)生，進(jìn)一步減小電源壓降對(duì)晶體振蕩器的干擾，增加了晶體振蕩器的抗干擾能力。

參照?qǐng)D5和圖6，等效反相放大器偏置電路10可以包括第二PMOS管P22、第二NMOS管N22和第六電阻R25，至少一個(gè)反相器可以為第一反相器20和第二反相器30，第一反相器20可以包括第三PMOS管P23和第三NMOS管N23，第二反相器30可以包括第四PMOS管P24和第四NMOS管N24。其中，第一反相器20的尺寸比例可以為第三PMOS管P23與第三NMOS管N23的尺寸比例，例如2/1；第二反相器30的尺寸比例可以為第四PMOS管P24與第四NMOS管N24的尺寸比例，例如2.5/1。圖5和圖6中CLK21為晶體振蕩器輸出的時(shí)鐘。

本發(fā)明實(shí)施例的晶體振蕩器包括以下優(yōu)點(diǎn)：

第一，晶體振蕩器所需的電流較現(xiàn)有技術(shù)中晶體振蕩器小，等效跨導(dǎo)也小，所以預(yù)設(shè)無(wú)源晶體的輸出引腳或預(yù)設(shè)有源晶體的輸出引腳處的時(shí)鐘幅度也小，并不是滿擺幅，故而等效反相放大器偏置電路的尺寸并不大，有效減小了晶體振蕩器的功耗。

第二，與預(yù)設(shè)偏置電壓提供端相連的第一PMOS管形成等效電流源，當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，晶體振蕩器利用該等效電流源來(lái)設(shè)定晶振震蕩所需的跨導(dǎo)，晶體振蕩器的抗干擾能力大大加強(qiáng)。

第三，在節(jié)點(diǎn)和等效反相放大器偏置電路的輸入端之間設(shè)置第一開關(guān)模塊，并當(dāng)晶體振蕩器與預(yù)設(shè)無(wú)源晶體相連時(shí)，第一開關(guān)模塊閉合，以及當(dāng)晶體振蕩器與預(yù)設(shè)有源晶體相連時(shí)，第一開關(guān)模塊斷開，從而晶體振蕩器不僅可以支援無(wú)源晶體，還可以支援有源晶體。

第四，通過在等效反相放大器偏置電路的輸入端之前設(shè)置高通濾波模塊，可以濾除預(yù)設(shè)無(wú)源晶體輸出的時(shí)鐘噪聲。

第五，通過設(shè)置至少一個(gè)反相器的尺寸比例互不相同，使得至少一個(gè)反相器的翻轉(zhuǎn)點(diǎn)互相錯(cuò)開，反相器不會(huì)同時(shí)翻轉(zhuǎn)，避免了預(yù)設(shè)電源上大的壓降發(fā)生，有效減小了電源壓降對(duì)晶體振蕩器的干擾，增加了晶體振蕩器的抗干擾能力。

本說明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。

盡管已描述了本發(fā)明實(shí)施例的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明實(shí)施例范圍的所有變更和修改。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者終端設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者終端設(shè)備所固有的要素。在沒有更多限制的情況下，由語(yǔ)句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者終端設(shè)備中還存在另外的相同要素。

以上對(duì)本發(fā)明所提供的一種晶體振蕩器，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。