本發(fā)明涉及一種包括相位同步電路(phase locked loop電路，以下稱作PLL電路)的振蕩電路裝置，該相位同步電路對輸入的基準信號施加反饋控制來控制相位。

背景技術：

現(xiàn)有公知如下的振蕩電路裝置：在不輸入來自外部的基準信號的情況下，在內(nèi)部生成并輸出振蕩信號，在從外部輸入了基準信號的情況下檢測該基準信號，利用PLL電路控制相位并輸出振蕩信號。

圖4示出現(xiàn)有的振蕩電路裝置400的電路圖。

現(xiàn)有的振蕩電路裝置400具有電源端子101、接地端子102、恒流電路171、172、PMOS晶體管122、開關150、151、154、逆變器電路153、電流控制振蕩器113、分頻電路114、相位頻率比較器111、電荷泵電路112、脈沖檢測電路110以及濾波電路174。恒流電路171具有PMOS晶體管120和第1電流源140。恒流電路172具有PMOS晶體管121和NMOS晶體管131。濾波電路174具有電容器161。

上述那樣的振蕩電路裝置400具有通過以下這樣的動作來進行振蕩信號切換的功能。

在不從外部向REF端子103輸入基準信號REF的第1模式下，脈沖檢測電路110輸出LOW，開關150、154接通，開關151斷開。由于PMOS晶體管120、122借助開關150而構成電流鏡電路，因此，各自的漏電流I1與電流I3為成比例的電流。此外，電流I1與第1電流源140的電流IB1相等，結果，電流控制振蕩器113從CLK端子輸出與電流IB1成比例的頻率的輸出信號CLK。在沒有從外部輸入至REF端子103的基準信號REF且相對于外部獨立地振蕩的狀態(tài)(定義為自運行狀態(tài))下，開關151斷開，因此，恒流電路172不影響電流I1、電流I3。此外，由于PMOS晶體管120、121借助開關150而構成電流鏡電路，因此，各自的漏電流I1與電流I2為成比例的電流。此時，開關154接通，因此，NMOS晶體管131的柵極與漏極連接，基于電流I2的電荷被充電至電容器161。之后，在NMOS晶體管131的柵極產(chǎn)生由電流I2和NMOS晶體管131的特性決定的柵極電壓，對電容的充電結束，并且電流I2流過NMOS晶體管131。

在基準信號REF輸入至REF端子103而成為第2模式時，脈沖檢測電路110檢測基準信號REF并輸出HIGH，使開關150、154斷開，使開關151接通。此時，通過相位頻率比較器111、電荷泵電路112、濾波電路174、恒流電路172、電流控制振蕩器113以及分頻電路114來調(diào)整基準信號REF的相位的PLL電路開始動作。作為V/I轉換元件發(fā)揮作用的NMOS晶體管131對電荷泵電路112的輸出電壓VCP進行V/I轉換，生成漏電流，提供給PMOS晶體管121。由于PMOS晶體管121、122構成電流鏡電路，各自的漏電流I2與電流I3為成比例的電流。恒定狀態(tài)下的電流I2利用公知的PLL電路的負反饋動作進行控制，使得基準信號REF的頻率與分頻電路114的輸出即反饋信號FB_CLK的頻率相等。電流控制振蕩器113從CLK端子輸出與電流I2成比例的頻率的輸出信號CLK。

專利文獻1公開了在PLL電路中附加恒流電路并對濾波電路的電容進行充電的技術。

專利文獻1：美國專利第8174332號說明書

技術實現(xiàn)要素：

但是，在現(xiàn)有的振蕩電路裝置400中，由于利用恒流進行電容器161的充電，所以，存在與電容值/恒流值成比例的充電時間延長的課題。因此，在圖4的現(xiàn)有的振蕩電路裝置400中，在電容的充電過程中當輸入基準信號REF而從第1模式向第2模式切換時，存在輸出信號CLK低于希望的頻率范圍的情況，接收該輸出信號CLK的外部設備存在誤動作的危險性。

圖5是用于說明現(xiàn)有的振蕩電路裝置400中的狀態(tài)變化的時序圖。

圖5(a)為施加于電源端子101的電壓VDD的時間推移，圖5(b)為電荷泵電路112的輸出電壓VCP的時間推移，圖5(c)為輸入到REF端子103的基準信號REF的頻率的時間推移，圖5(d)為從CLK端子得到的輸出信號CLK的頻率的時間推移。

如圖5(a)所示，在時間t0施加電壓VDD時，圖5(b)的電壓VCP由于第1模式的動作，從0V直線型地上升。之后，如圖5(c)所示，在時間t1輸入基準信號REF時，振蕩電路裝置轉移至第2模式。由于此時的電壓VCP為過渡狀態(tài)，從CLK端子得到的輸出信號CLK以由過渡狀態(tài)的電壓VCP的值確定的頻率輸出，結果，如圖5(d)所示，CLK端子的輸出信號CLK的頻率暫時急劇下降。之后，通過PLL動作，使電壓VCP上升，輸出信號CLK收斂于與基準信號REF的頻率相等的頻率。

本發(fā)明鑒于上述課題而完成，提供一種振蕩電路裝置，當檢測出輸入的基準信號REF而從自運行狀態(tài)轉移到PLL動作時，能夠抑制輸出信號CLK的頻率變動而順利地進行同步。

為了解決現(xiàn)有的課題，本發(fā)明的振蕩電路裝置如下構成。

在自運行狀態(tài)下，由連接濾波電路的一端的V/I轉換元件和緩沖電路構成負反饋電路，在剛剛轉移到PLL動作后能夠從與輸出信號CLK為自運行狀態(tài)下的頻率相等的頻率開始，對濾波電路內(nèi)的電容器急速地進行充電。

發(fā)明效果

本發(fā)明的振蕩電路裝置能夠縮短對自運行狀態(tài)下的濾波電路內(nèi)的電容器的充電時間，因此，能夠抑制剛剛從自運行狀態(tài)向PLL動作切換后的輸出信號的頻率變動。

附圖說明

圖1是示出本實施方式的振蕩電路裝置的結構的電路圖。

圖2是示出本實施方式的振蕩電路裝置中的輸出信號的時序圖。

圖3是示出本實施方式的振蕩電路裝置的其他結構的電路圖。

圖4是示出現(xiàn)有的振蕩電路裝置的結構的電路圖。

圖5是示出現(xiàn)有的振蕩電路裝置中的輸出信號的時序圖。

標號說明

100、300：振蕩電路裝置；101：電源端子；102：接地端子；103：REF端子；104：CLK端子；110：脈沖檢測電路；111：相位頻率比較器；112：電荷泵電路；113：電流控制振蕩器；114：分頻電路；140、141：電流源；151、152、154：開關；153：逆變器電路；171、172：恒流電路；174：濾波電路；175：緩沖電路。

具體實施方式

以下，參照附圖，對本發(fā)明的實施方式進行說明。

圖1是本實施方式的振蕩電路裝置100的電路圖。

本實施方式的振蕩電路裝置100具有電源端子101、接地端子102、REF端子103、CLK端子104、恒流電路171、172、PMOS晶體管122、開關150和152、逆變器電路153、電流控制振蕩器113、分頻電路114、相位頻率比較器111、電荷泵電路112、脈沖檢測電路110、濾波電路174以及緩沖電路175。恒流電路171具有PMOS晶體管120和第1電流源140。恒流電路172具有PMOS晶體管121、開關151以及NMOS晶體管131。濾波電路174具有電容器161。緩沖電路175具有NMOS晶體管130和第2電流源141。

脈沖檢測器110檢測基準信號REF是否輸入到REF端子103，輸出信號DET。電流控制振蕩器113輸出與輸入的振蕩用電流成比例的振蕩頻率的信號。相位頻率比較器111對基準信號REF與反饋信號FB_CLK進行比較，輸出其結果。電荷泵電路112根據(jù)相位頻率比較器111的輸出信號，輸出電壓VCP。緩沖電路175盡快地對電容器161充電，即盡快將電壓VCP提高至希望的值，使其穩(wěn)定。相位頻率比較器111、電荷泵電路112、濾波電路174、緩沖電路175、恒流電路172、電流控制振蕩器113以及分頻電路114構成用于調(diào)整輸入到REF端子103的基準信號REF的相位的PLL電路。

接下來，對本實施方式的振蕩電路裝置100的連接進行說明。

脈沖檢測電路110的輸入端子與REF端子103連接，輸出端子與開關150、152的控制端子以及逆變器電路153的輸入端子連接。逆變器電路153的輸出端子與開關151的控制端子連接。相位頻率比較回器111的第1輸入端子與REF端子103連接，第2輸入端子與分頻電路114的輸出端子連接，輸出端子與電荷泵電路112的輸入端子連接。構成濾波電路174的電容器161的一端與電荷泵電路112的輸出端子連接，另一端與接地端子102連接。NMOS晶體管130的柵極與NMOS晶體管131的漏極以及PMOS晶體管121的漏極連接，漏極與電源端子101連接，源極與開關152的一端以及第2電流源141的一端連接。第2電流源141的另一端與接地端子102連接。開關152的另一端與電荷泵電路112的輸出端子連接。NMOS晶體管131的柵極與電荷泵電路112的輸出端子連接，源極與接地端子102連接。PMOS晶體管120的源極與電源端子101連接，柵極以及漏極與開關150的一端以及第1電流源140的一端連接。第1電流源140的另一端與接地端子102連接。PMOS晶體管121的源極與電源端子101連接，柵極與開關150的另一端連接。開關151的一端與PMOS晶體管121的柵極連接，另一端與PMOS晶體管121的漏極連接。PMOS晶體管122的源極與電源端子101連接，柵極與PMOS晶體管121的柵極連接，漏極與電流控制振蕩器113的輸入端子連接。電流控制振蕩器113的輸出端子與分頻電路114的輸入端子連接。

接下來，對本實施方式的振蕩電路裝置100的動作進行說明。

首先，對基準信號REF未輸入至REF端子103的狀態(tài)的第1模式進行說明。

在第1模式下，脈沖檢測電路110輸出表示非檢測的信號DET，開關150、152接通，開關151斷開。恒流電路171流過第一恒流源140的恒流IB1。由于PMOS晶體管122與PMOS晶體管120構成電流鏡電路，各自的漏電流I1與電流I3為成比例的電流。例如，在PMOS晶體管120與122的尺寸比為1：1的情況下，電流I1與電流I3相等。電流控制振蕩器113從CLK端子輸出所輸入的電流I3、即與電流IB1成比例的頻率的輸出信號CLK。即，輸出信號CLK的頻率由電流IB1的電流值或者PMOS晶體管120、122的尺寸比任意確定。

此外，由于PMOS晶體管121與PMOS晶體管120構成電流鏡電路，各自的漏電流I1與電流I2為成比例的電流。例如，在PMOS晶體管120與121的尺寸比為1：1的情況下，電流I1與電流I2相等。由于該電流I2，NMOS晶體管130的柵極電壓VX上升，NMOS晶體管130接通。并且，利用NMOS晶體管130的源極電流對電容器161進行充電，電壓VCP上升。由此，當柵極接收電壓VCP的NMOS晶體管131導通時，恒流電路172與緩沖電路175構成負反饋電路。因此，急劇拉升作為NMOS晶體管131的柵極電壓的電壓VCP，使得NMOS晶體管131的漏電流與電流I2相等。在之后的恒定狀態(tài)下，緩沖電路175的NMOS晶體管130的漏電流與第二恒流源141的恒流IB2相等，第二恒流源141作為下拉元件進行工作。

如上所述，本實施方式的振蕩電路裝置100具有緩沖電路175，因此，在第1模式下能夠盡快地對電容器161進行充電，即能夠盡快地將電壓VCP提高至希望的電壓值，因此，能快速地使輸出信號CLK的頻率穩(wěn)定。

接下來，對基準信號REF輸入至REF端子103的狀態(tài)的第2模式進行說明。

從第1模式變?yōu)榈?模式時，脈沖檢測電路110輸出表示檢測的信號DET，使開關150、152斷開，通過逆變器電路153使開關151接通。由于開關150斷開，因此，恒流電路171從振蕩電路裝置100分離。由于開關151斷開，因此，緩沖電路175從濾波電路174分離。此外，由于開關151接通，因此，PMOS晶體管121和PMOS晶體管122構成電流鏡電路，各自的漏電流I2與電流I3為成比例的電流。例如，在PMOS晶體管121與122的尺寸比為1：1的情況下，電流I2與電流I3相等。

作為V/I轉換元件發(fā)揮作用的NMOS晶體管131對根據(jù)基準信號REF的振蕩頻率而輸出的電荷泵電路112的輸出電壓VCP進行V/I轉換，生成漏電流，將其提供給PMOS晶體管121。恒定狀態(tài)下的電流I2由PLL電路的負反饋動作進行控制，使得基準信號REF的頻率與分頻電路114的輸出即反饋信號FB_CLK的頻率相等。更具體地說，利用相位頻率比較器111比較基準信號REF與反饋信號FB_CLK，從電荷泵電路112及濾波電路174輸出電壓VCP，由NMOS晶體管131生成電流I2。因此，電流控制振蕩器113從CLK端子輸出基于電壓VCP的頻率的輸出信號CLK。由于開關150斷開，所以，恒流電路171不影響電流I2、電流I3。

圖2是用于說明本實施方式的振蕩電路裝置100中的狀態(tài)變化的時序圖，使用該圖2來說明本實施方式的效果。

圖2(a)為施加于電源端子101的電壓VDD的時間推移，圖2(b)為電荷泵電路112的輸出電壓VCP的時間推移，圖2(c)為輸入至REF端子103的基準信號REF的頻率的時間推移，圖2(d)為從CLK端子得到的輸出信號CLK的頻率的時間推移。

如圖2(a)所示，在時間t0施加電壓VDD時，基準信號REF未輸入到REF端子103，因此，振蕩電路裝置100在第1模式下動作，通過恒流電路172和緩沖電路175的負反饋動作，輸出電壓VCP從0V急速上升。

之后，如圖2(c)所示，在時間t1輸入基準信號REF時，振蕩電路裝置100轉移至第2模式。此時，由于電流控制振蕩器113通過與已達到恒定值的電壓VCP相應的電流而進行工作，所以，CLK端子的輸出信號CLK不會發(fā)生頻率急劇下降。之后，通過PLL動作，輸出信號CLK的頻率收斂于與基準信號REF相等的頻率。

如上所述，本實施方式的振蕩電路裝置100構成為，利用由恒流電路172進行負反饋動作的緩沖電路175的輸出，提高濾波電路174內(nèi)的電容器161的電壓，因此，縮短對電容器161的充電時間，能夠抑制剛剛從自運行狀態(tài)向PLL動作切換后的輸出頻率變動。

圖3是示出本實施方式的振蕩電路裝置的其他結構的電路圖。

振蕩電路裝置300是濾波電路174中具有電阻160的結構。

電阻160的一端與電荷泵電路112的輸出端子連接，另一端與電容器161以及開關152的另一端連接。

這樣，有時在濾波電路174中設置電阻160作為PLL電路的相位補償。在這樣的濾波電路174中，也通過開關152將緩沖電路175的輸出端子連接在電容器161與電阻160之間，由此，得到與上述同樣的的效果。

如上所述，本實施方式的振蕩電路裝置通過插入相位補償電阻160來改進頻率特性，同時將緩沖電路175的輸出端子與電容器161連接，由此也能容易兼顧縮短電容器161的充電時間。由此，能夠抑制剛剛從自運行狀態(tài)向PLL動作切換后的輸出頻率的急劇下降，能夠防止與CLK端子連接的外部設備的誤動作。

另外，對于該電容器161，不限于電阻，即使是連接其他元件的任意電路結構，也能得到同樣的效果。

此外，顯然能夠?qū)⒈景l(fā)明的振蕩電路裝置應用于切換自運行狀態(tài)和從外部輸入的基準信號REF并使其工作的各種電子設備。例如，在希望構成為從外部使DC/DC轉換器的振蕩頻率自由變化的情況下，通過采用本發(fā)明的振蕩電路裝置，能夠?qū)崿F(xiàn)順利的振蕩信號的轉移，提供穩(wěn)定動作的DC/DC轉換器。