本發(fā)明涉及實現(xiàn)的電流電壓轉換電路，能作為PN結波長探測單元的信號處理電路，可單片兼容集成，實現(xiàn)波長探測系統(tǒng)的微型化、智能化、便攜化。

背景技術：

基于PN結的波長探測器由兩個垂直堆疊的不同深度的二極管構成，光在硅晶體中的透射深度與波長有關，兩個PN結的光電流比值與波長良好的單調遞增關系。

目前商業(yè)化的分立PN結波長探測器已經(jīng)廣泛使用，PN結波長探測器的傳感單元與信號處理電路單片集成和應用在積極探索中。

分立的PN結波長探測系統(tǒng)通過搭建外部電路分別得到不同深度的兩個PN結電流及其比值關系，進一步推斷出入射光的波長。傳統(tǒng)的PN結波長探測系統(tǒng)電路結構復雜，可靠性差。

技術實現(xiàn)要素：

本發(fā)明要克服現(xiàn)有技術的上述缺點，提供一種能將波長探測器兩個PN結光電流比值轉換成電壓輸出的電流電壓轉換電路，并且PN結波長探測器和該電流電壓轉換電路可以兼容實現(xiàn)單片集成。

本發(fā)明的一種PN結波長探測器用集成電流電壓轉換電路，包括第一偏置電路單元1、第二偏置電路單元2、N型電流鏡電路單元3、P型電流鏡電路單元4、電流差分電路單元5、第一電流電壓轉換電路單元6、第二電流電壓轉換電路單元7、電壓差分輸出電路單元8。

所述第一偏置電路單元1中，輸入端與淺PN結二極管D1的陽極相連，輸出端與N型電流鏡電路單元3的輸入端相連；

PN結波長探測器由淺PN結二極管D1和深PN結二極管D2組成，淺二極管D1和深二極管D2是PNP的堆疊結構，所述淺二極管D1和所述深二極管D2共用N結，輸出兩個PN結的光電流之和I₁+I₂，所述深二極管D2的P結接地，所述淺二極管D1的P結輸出淺PN結的光電流I₁；

第一偏置電路單元1由NMOS管N1、PMOS管P1、P2組成，所述NMOS管N1的源端接地，所述NMOS管N1的柵漏短接，與所述PMOS管P1的漏端和所述PMOS管P2的柵端相連，所述PMOS管P1的源端接電源電壓Vdd，所述PMOS管P1的柵端與所述PMOS管P2的源端相連為第一偏置電路單元1輸入端，所述PMOS管P2的漏端為第一偏置電路單元1輸出端；

所述第二偏置電路單元2中，輸入端與深淺PN結二極管共用陰極相連，輸出端與P型電流鏡電路單元4的輸入端相連；

第二偏置電路單元2由PMOS管P3、NMOS管N8、N9組成，所述PMOS管P3的源端接電源電壓Vdd，所述PMOS管P3的柵漏端短接，并與所述NMOS管N8的柵端和所述NMOS管N9的漏端相連，所述NMOS管N9的源端接地，所述NMOS管N8的源端與所述NMOS管N9的柵端相連作為第二偏置電路單元2輸入端，所述NMOS管N8的漏端為第二偏置電路單元2輸出端；

所述N型電流鏡電路單元3中，輸入端與第一偏置電路單元1輸出端相連，第一輸出端和電流差分電路單元5的輸入端相連，第二輸出端和第一電流電壓轉換電路單元6的輸入端相連；

所述N型電流鏡電路單元3由NMOS管N2、N3、N4、N5、N6、N7組成，所述NMOS管N4、N5、N7的源端相連接地，所述NMOS管N4的漏柵端短接，與所述NMOS管N5、所述NMOS管N7的柵端相連，所述NMOS管N2的源端與所述NMOS管N4的漏端相連，所述NMOS管N3的漏端與所述NMOS管N5的漏端相連，所述NMOS管N2的柵漏端短接，與所述NMOS管N3、所述NMOS管N6的柵端相連，所述NMOS管N3的源端與所述NMOS管N5的漏端相連，所述NMOS管N6的源端與所述NMOS管N7的漏端相連，所述NMOS管N2的柵端為N型電流鏡電路單元3的輸入端，所述NMOS管N3的漏端為N型電流鏡電路單元3的第一輸出端，所述NMOS管N6的漏端為N型電流鏡電路單元3的輸出端；

所述P型電流鏡電路單元4中，輸入端與第二偏置電路單元2輸出相連，輸出端與電流差分電路單元5的輸入端相連；

所述P型電流鏡電路單元4由PMOS管P4、P5、P6、P7組成，所述PMOS管P4、PMOS管P6的源端與電源電壓Vdd相連，所述PMOS管P4的柵漏端短接，與所述PMOS管P6的柵端相連，所述PMOS管P5的源端與所述PMOS管P4的漏端相連，所述PMOS管P7的源端與所述PMOS管P6的漏端相連，所述PMOS管P5的柵漏短接，并與所述PMOS管P7的柵端相連，所述PMOS管P5的柵端為P型電流鏡電路單元4的輸入端，所述PMOS管P7的漏端為P型電流鏡電路單元4的輸出端；

所述電流差分電路單元5中，輸入端與N型電流鏡電路單元3的第一輸出端及P型電流鏡電路單元4的輸出端相連，輸出端與第二電流電壓轉換電路單元7的輸入端相連；

所述電流差分電路單元5由NMOS管N10、N11、N12、N13組成，所述NMOS管N12、N13的源端接地，所述NMOS管N12的柵漏短接，并與所述NMOS管N13的柵端相連，所述NMOS管N10的源端與所述NMOS管N12的漏端相連，所述NMOS管N11的源端與所述N13的漏端相連，所述NMOS管N10的柵漏短接，與所述NMOS管N11的柵相連，所述NMOS管N10的柵端為電流差分電路單元5的輸入端，所述NMOS管N11的漏端為電流差分電路單元5的輸出端；

所述第一電流電壓轉換電路單元6中，輸入端與N型電流鏡電路單元3的第二輸出端相連，輸出端與電壓差分輸出電路單元8的輸入端1相連；

所述第一電流電壓轉換電路單元6由NMOS管N14、N15、PMOS管P8組成，所述NMOS管N15源端接地，所述NMOS管N14漏端與所述PMOS管P8源端相連接電源電壓Vdd，所述NMOS管N15的柵端與所述NMOS管N14的源端相連，為第一電流電壓轉換電路單元6的輸入端，所述NMOS管N15的漏端、所述NMOS管N14的柵端與所述PMOS管P8的漏端相連，為第一電流電壓轉換電路單元6的輸出端，所述PMOS管P8的柵端接偏置電壓Vbias1；

所述第二電流電壓轉換電路單元7中，輸入端與電流差分電路單元5的輸出端相連，輸出端與電壓差分輸出電路單元8的輸入端2相連；

所述第二電流電壓轉換電路單元7由NMOS管N16、N17、PMOS管P9組成，所述NMOS管N17源端接地，所述NMOS管N16漏端與所述PMOS管P9源端相連接電源電壓Vdd，所述NMOS管N17的柵端與所述NMOS管N16的源端相連，為第二電流電壓轉換電路單元7的輸入端，所述NMOS管N17的漏端、所述NMOS管N16的柵端與所述PMOS管P9的漏端相連，為第二電流電壓轉換電路單元7的輸出端，所述PMOS管P9的柵端接偏置電壓Vbias2；

所述電壓差分輸出電路單元8中，輸入端1與第一電流電壓轉換電路單元6的輸出端相連，輸入端2與第二電流電壓轉換電路單元7的輸出端相連，輸出端為整個電路電壓輸出Vout；

所述電壓差分輸出電路單元8由NMOS管N18、N19、N20，PMOS管P10、P11組成，所述NMOS管N20的源端接地，所述NMOS管N20的柵端接偏置電壓Vbias3，所述NMOS管N18、N19的源端與所述NMOS管N20的漏端相連，所述NMOS管N18的柵端為電壓差分輸出電路單元8的輸入端1，所述NMOS管N19的柵端為電壓差分輸出電路單元8的輸入端2，所述PMOS管P10、P11的源端接電源電壓Vdd，所述PMOS管P11的柵漏短接，與所述PMOS管P10的柵、NMOS管N19的漏端相連，所述PMOS管P10的漏端與所述NMOS管N18的漏端相連，為電壓差分輸出電路單元8的輸出端，接輸出Vout。

本發(fā)明的優(yōu)點是：本發(fā)明提出的可與PN結波長探測器兼容的片上信號處理電路，將光電流比值轉換成電壓，可直接讀取輸出，實現(xiàn)了PN結波長探測系統(tǒng)的單片集成。

附圖說明

圖1是本發(fā)明結構單元框圖

圖2是本發(fā)明設計原理圖

具體實施方式

本發(fā)明的一種PN結波長探測器用集成電流電壓轉換電路，包括第一偏置電路單元1、第二偏置電路單元2、N型電流鏡電路單元3、P型電流鏡電路單元4、電流差分電路單元5、第一電流電壓轉換電路單元6、第二電流電壓轉換電路單元7、電壓差分輸出電路單元8。

所述第一偏置電路單元1中，輸入端與淺PN結二極管D1的陽極相連，輸出端與N型電流鏡電路單元3的輸入端相連；

PN結波長探測器由淺PN結二極管D1和深PN結二極管D2組成，淺二極管D1和深二極管D2是PNP的堆疊結構，所述淺二極管D1和所述深二極管D2共用N結，輸出兩個PN結的光電流之和I₁+I₂，所述深二極管D2的P結接地，所述淺二極管D1的P結輸出淺PN結的光電流I₁；

第一偏置電路單元1由NMOS管N1、PMOS管P1、P2組成，所述NMOS管N1的源端接地，所述NMOS管N1的柵漏短接，與所述PMOS管P1的漏端和所述PMOS管P2的柵端相連，所述PMOS管P1的源端接電源電壓Vdd，所述PMOS管P1的柵端與所述PMOS管P2的源端相連為第一偏置電路a單元的輸入端，所述PMOS管P2的漏端為第一偏置電路單元1的輸出端；

所述第二偏置電路單元2中，輸入端與深淺PN結二極管共用陰極相連，輸出端與P型電流鏡電路單元4的輸入端相連；

第二偏置電路單元2由PMOS管P3、NMOS管N8、N9組成，所述PMOS管P3的源端接電源電壓Vdd，所述PMOS管P3的柵漏端短接，并與所述NMOS管N8的柵端和所述NMOS管N9的漏端相連，所述NMOS管N9的源端接地，所述NMOS管N8的源端與所述NMOS管N9的柵端相連作為第二偏置電路單元2的輸入端，所述NMOS管N8的漏端為第二偏置電路單元2的輸出端；

所述N型電流鏡電路單元3中，輸入端與第一偏置電路單元1的輸出端相連，第一輸出端和電流差分電路單元5的輸入端相連，第二輸出端和第一電流電壓轉換電路單元6的輸入端相連；

所述N型電流鏡電路單元3由NMOS管N2、N3、N4、N5、N6、N7組成，所述NMOS管N4、N5、N7的源端相連接地，所述NMOS管N4的漏柵端短接，與所述NMOS管N5、所述NMOS管N7的柵端相連，所述NMOS管N2的源端與所述NMOS管N4的漏端相連，所述NMOS管N3的漏端與所述NMOS管N5的漏端相連，所述NMOS管N2的柵漏端短接，與所述NMOS管N3、所述NMOS管N6的柵端相連，所述NMOS管N3的源端與所述NMOS管N5的漏端相連，所述NMOS管N6的源端與所述NMOS管N7的漏端相連，所述NMOS管N2的柵端為N型電流鏡電路單元3的輸入端，所述NMOS管N3的漏端為N型電流鏡電路單元3的第一輸出端，所述NMOS管N6的漏端為N型電流鏡電路單元3的輸出端；

所述P型電流鏡電路單元4中，輸入端與第二偏置電路單元2的輸出端相連，輸出端與電流差分電路單元5的輸入端相連；

所述P型電流鏡電路單元4由PMOS管P4、P5、P6、P7組成，所述PMOS管P4、PMOS管P6的源端與電源電壓Vdd相連，所述PMOS管P4的柵漏端短接，與所述PMOS管P6的柵端相連，所述PMOS管P5的源端與所述PMOS管P4的漏端相連，所述PMOS管P7的源端與所述PMOS管P6的漏端相連，所述PMOS管P5的柵漏短接，并與所述PMOS管P7的柵端相連，所述PMOS管P5的柵端為P型電流鏡電路單元4的輸入端，所述PMOS管P7的漏端為P型電流鏡電路單元4的輸出端；

所述電流差分電路單元5中，輸入端與N型電流鏡電路單元3的第一輸出端及P型電流鏡電路單元4的輸出端相連，輸出端與第二電流電壓轉換電路單元7的輸入端相連；

所述電流差分電路單元5由NMOS管N10、N11、N12、N13組成，所述NMOS管N12、N13的源端接地，所述NMOS管N12的柵漏短接，并與所述NMOS管N13的柵端相連，所述NMOS管N10的源端與所述NMOS管N12的漏端相連，所述NMOS管N11的源端與所述N13的漏端相連，所述NMOS管N10的柵漏短接，與所述NMOS管N11的柵相連，所述NMOS管N10的柵端為電流差分電路單元5的輸入端，所述NMOS管N11的漏端為電流差分電路單元5的輸出端；

所述的第一電流電壓轉換電路單元6中，輸入端與N型電流鏡電路單元3的第二輸出端相連，輸出端與電壓差分輸出電路單元8的輸入端1相連；

所述的第一電流電壓轉換電路單元6由NMOS管N14、N15、PMOS管P8組成，所述NMOS管N15源端接地，所述NMOS管N14漏端與所述PMOS管P8源端相連接電源電壓Vdd，所述NMOS管N15的柵端與所述NMOS管N14的源端相連，為第一電流電壓轉換電路單元6的輸入端，所述NMOS管N15的漏端、所述NMOS管N14的柵端與所述PMOS管P8的漏端相連，為第一電流電壓轉換電路單元6的輸出端，所述PMOS管P8的柵端接偏置電壓Vbias1；

所述的第二電流電壓轉換電路單元7中，輸入端與電流差分電路單元5的輸出端相連，輸出端與電壓差分輸出電路單元8的輸入端2相連；

所述的第二電流電壓轉換電路單元7由NMOS管N16、N17、PMOS管P9組成，所述NMOS管N17源端接地，所述NMOS管N16漏端與所述PMOS管P9源端相連接電源電壓Vdd，所述NMOS管N17的柵端與所述NMOS管N16的源端相連，為第二電流電壓轉換電路單元7的輸入端，所述NMOS管N17的漏端、所述NMOS管N16的柵端與所述PMOS管P9的漏端相連，為第二電流電壓轉換電路單元7的輸出端，所述PMOS管P9的柵端接偏置電壓Vbias2；

所述電壓差分輸出電路單元8中，輸入端1與第一電流電壓轉換電路單元6的輸出端相連，輸入端2與第二電流電壓轉換電路單元7的輸出端相連，輸出端為整個電路電壓輸出Vout；

所述電壓差分輸出電路單元8由NMOS管N18、N19、N20，PMOS管P10、P11組成，所述NMOS管N20的源端接地，所述NMOS管N20的柵端接偏置電壓Vbias3，所述NMOS管N18、N19的源端與所述NMOS管N20的漏端相連，所述NMOS管N18的柵端為電壓差分輸出電路單元8的輸入端1，所述NMOS管N19的柵端為電壓差分輸出電路單元8的輸入端2，所述PMOS管P10、P11的源端接電源電壓Vdd，所述PMOS管P11的柵漏短接，與所述PMOS管P10的柵、NMOS管N19的漏端相連，所述PMOS管P10的漏端與所述NMOS管N18的漏端相連，為電壓差分輸出電路單元8的輸出端，接輸出Vout。

第一偏置電路單元1給N型電流鏡電路單元3提供電壓偏置，將N型電流鏡電路單元3中的NMOS管偏置在飽和區(qū)，并給淺二極管D1的光電流I₁提供電流路徑；

第二偏置電路b單元給P型電流鏡電路單元4提供電壓偏置，將P型電流鏡電路單元4中的PMOS管偏置在飽和區(qū)，并給深淺二極管PN結的光電流之和I₁+I₂提供電流路徑；

N型電流鏡電路單元3采用Cascode結構，具有輸出電流精度高，輸出電阻大的優(yōu)點，通過該單元可將所述光電流I₁準確鏡像輸出；

P型電流鏡電路單元4采用Cascode結構，具有輸出電流精度高，輸出電阻大的優(yōu)點，通過該單元可將所述光電流I₁+I₂準確鏡像輸出；

電流差分電路單元5是為了產(chǎn)生單獨的深結二極管PN結的光電流I₂，利用切爾霍夫電流定律，將N型電流鏡電路單元3輸出電流I₁和P型電流鏡電路單元4輸出電流I₁+I₂引入同一節(jié)點，則可產(chǎn)生所述光電流I₂，電流差分電路單元5中同時還包括了N型Cascode電流鏡結構，將產(chǎn)生的所述電流I₂精確輸出；

第一電流電壓轉換電路單元6將所述電流I₁轉換成電壓，利用的是工作在亞閾值區(qū)域的MOS管電流電壓的指數(shù)關系，PMOS管P8的柵端外接偏置電壓Vbias1是為了準確可調NMOS管N14的工作狀態(tài)，將其偏置在亞閾值區(qū)域，第一電流電壓轉換電路單元6輸出與電流I₁的對數(shù)呈線性關系的電壓；

第二電流電壓轉換電路單元7將所述電流I₂轉換成電壓，利用的是工作在亞閾值區(qū)域的MOS管電流電壓的指數(shù)關系，PMOS管P9的柵端外接偏置電壓Vbias2是為了準確可調NMOS管N16的工作狀態(tài)，將其偏置在亞閾值區(qū)域，第二電流電壓轉換電路單元7輸出與電流I₂的對數(shù)呈線性關系的電壓；

電壓差分輸出電路單元8實現(xiàn)第一電流電壓轉換電路單元6的輸出電壓和第二電流電壓轉換電路單元7的輸出電壓差分輸出，差分輸出的電壓Vout與所述光電流比值I₂/I₁呈線性關系。

本說明書實施例所述的內容僅僅是對發(fā)明構思的實現(xiàn)形式的列舉，本發(fā)明的保護范圍不應該視為僅限于實施例所陳述的具體形式，本發(fā)明的保護范圍也及于本領域技術人員根據(jù)本發(fā)明構思所能想到的等同技術手段。