本發(fā)明涉及一種鎖頻環(huán),特別是涉及一種數(shù)字化鎖頻環(huán)。
背景技術(shù):
晶體振蕩器輸出的頻率都會隨著溫度的變化而發(fā)生漂移,這樣基于晶體振蕩器輸出的頻率而生成的各種頻率都會隨之發(fā)生漂移,而鎖頻環(huán)(FLL)又稱為自動頻率控制環(huán),是一種典型的自動控制環(huán)路,實(shí)質(zhì)上就是動態(tài)運(yùn)用的自動頻率微調(diào)電路,利用反饋回路對輸入頻率變化進(jìn)行調(diào)整,最后達(dá)到對頻率的跟蹤。
現(xiàn)有技術(shù)中的鎖頻環(huán)主要采用模擬電路的方法來穩(wěn)定輸出的時鐘,如圖1所示,該電路中頻率/電壓產(chǎn)生電路采用電阻電容充放電的方法,然而該方法本身在溫度和工藝參數(shù)漂移的時候就會引入偏差,并不適合作為頻率調(diào)節(jié)的參考電路;同時采用的模擬比較電路自身所產(chǎn)生的噪聲也會被引入到振蕩回路中,而且最重要的是模擬電路對于深亞微米工藝,其成本變得非常昂貴。
鑒于此,有必要設(shè)計(jì)一種新的數(shù)字化鎖頻環(huán)用以解決上述技術(shù)問題。
技術(shù)實(shí)現(xiàn)要素:
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn),本發(fā)明的目的在于提供一種數(shù)字化鎖頻環(huán),用于解決現(xiàn)有技術(shù)中的模擬鎖頻環(huán)對溫度、工藝參數(shù)漂移、噪聲等較為敏感以及成本高的問題。
為實(shí)現(xiàn)上述目的及其他相關(guān)目的,本發(fā)明提供一種數(shù)字化鎖頻環(huán),所述鎖頻環(huán)包括:
頻率/數(shù)字轉(zhuǎn)換單元,用于在檢測周期內(nèi),檢測數(shù)字控制振蕩器的輸出時鐘信號,并輸出與所述輸出時鐘信號頻率對應(yīng)的數(shù)字序列;
與所述頻率/數(shù)字轉(zhuǎn)換單元連接的校準(zhǔn)單元,當(dāng)所述校準(zhǔn)單元處于校準(zhǔn)狀態(tài)下時,用于存儲頻率/數(shù)字轉(zhuǎn)換單元的輸出信號,同時輸出使所述輸出時鐘信號為標(biāo)準(zhǔn)時鐘信號的預(yù)設(shè)數(shù)值;當(dāng)所述校準(zhǔn)單元處于正常工作狀態(tài)時,用于輸出與所述頻率/數(shù)字轉(zhuǎn)換單元的輸出信號相關(guān)的輸出信號;
與所述校準(zhǔn)單元連接的增量積累調(diào)制器,用于將校準(zhǔn)單元的輸出信號轉(zhuǎn)換為1bit的調(diào)制信號;以及
分別與所述頻率/數(shù)字轉(zhuǎn)換單元、校準(zhǔn)單元及增量積累調(diào)制器連接的數(shù)字控制振蕩器,用于根據(jù)所述調(diào)制信號調(diào)整其輸出時鐘信號,同時將所述輸出時鐘信號輸入到所述頻率/數(shù)字轉(zhuǎn)換單元、校準(zhǔn)單元及增量積累調(diào)制器。
優(yōu)選地,所述頻率/數(shù)字轉(zhuǎn)換單元包括:
頻率/電壓轉(zhuǎn)換電路,用于將數(shù)字控制振蕩器產(chǎn)生的輸出時鐘信號轉(zhuǎn)換為電壓信號;
與所述頻率/電壓轉(zhuǎn)換電路連接的比較器,用于將頻率/電壓轉(zhuǎn)換電路產(chǎn)生的電壓信號與參考電壓進(jìn)行比較,并輸出比較結(jié)果;
與所述比較器連接的第一計(jì)數(shù)器,用于根據(jù)數(shù)字控制振蕩器的輸出時鐘信號來計(jì)數(shù)所述比較器輸出信號的寬度;
分別與所述比較器及第一計(jì)數(shù)器連接的第一鎖存器,用于在比較器的輸出信號發(fā)生翻轉(zhuǎn)時,將第一計(jì)數(shù)器的輸出信號進(jìn)行鎖存;以及
分別與所述第一鎖存器及檢測周期控制信號連接的第二鎖存器,用于在檢測周期開始時,將上一個檢測周期中第一鎖存器的輸出信號進(jìn)行鎖存。
優(yōu)選地,所述頻率/電壓轉(zhuǎn)換電路包括第一開關(guān),所述第一開關(guān)的一端連接輸入的時鐘信號,另一端分別與所述第二開關(guān)的一端及第一電容的一端連接,所述第二開關(guān)的另一端接地,所述第一電容的另一端則分別與所述第三開關(guān)的一端及第四開關(guān)的一端連接,所述第三開關(guān)的另一端接地,所述第四開關(guān)的另一端分別與運(yùn)算放大器的第一輸入端、第二電容的一端、及第五開關(guān)的一端連接,所述運(yùn)算放大器的第二輸出端接地,所述運(yùn)算放大器的輸出端與第二電容的另一端、第五開關(guān)的另一端、及比較器連接。
優(yōu)選地,所述第一、第三開關(guān)由第一時鐘信號控制,所述第二、第四開關(guān)由第二時鐘信號控制,所述第五開關(guān)由檢測周期控制信號控制,其中,所述第一、第二時鐘信號為一對互為反相的輸出時鐘信號。
優(yōu)選地,所述檢測周期控制信號由控制電路產(chǎn)生,所述控制電路包括第二計(jì)數(shù)器。
優(yōu)選地,所述第一、第二、第三、第四、第五開關(guān)為增強(qiáng)型NMOS管或CMOS管中的一種。
優(yōu)選地,所述檢測周期為TFL=TFO*NC,其中,TFL為檢測周期,TFO為數(shù)字控制振蕩器的輸出時鐘周期,NC為輸出時鐘周期的數(shù)目。
優(yōu)選地,通過所述鎖頻環(huán)上電初始化或軟件來實(shí)現(xiàn)所述校準(zhǔn)單元是處于校準(zhǔn)狀態(tài)或正常工作狀態(tài)。
優(yōu)選地,所述校準(zhǔn)單元包括第一校準(zhǔn)開關(guān),所述第一校準(zhǔn)開關(guān)的一端與所述頻率/數(shù)字轉(zhuǎn)換單元連接,所述第一校準(zhǔn)開關(guān)的另一端與第一存儲單元的一端連接,所述第一存儲單元的另一端與第一加法器的第二輸入端連接,所述第一加法器的第一輸入端與所述頻率/數(shù)字轉(zhuǎn)換單元連接,所述第一加法器的輸出端與第二加法器的第一輸入端連接,所述第二加法器的第二輸入端與第二存儲單元的一端連接,所述第二加法器的輸出端與第一正常工作開關(guān)的一端連接,所述第二存儲單元的另一端與所述第二校準(zhǔn)開關(guān)的一端連接,所述第二校準(zhǔn)開關(guān)的另一端與所述第一正常工作開關(guān)的另一端連接,作為所述校準(zhǔn)單元的輸出端。
優(yōu)選地,所述增量積累調(diào)制器包括第三加法器,所述第三加法器的第一輸入端與所述校準(zhǔn)單元連接,所述第三加法器的輸出端與濾波器的一端連接,所述濾波器的另一端與所述量化器的一端連接,所述量化器的另一端與所述第三加法器的第二輸出端連接,并作為所述增量積累調(diào)制器的輸出端。
優(yōu)選地,所述數(shù)字控制振蕩器包括多個調(diào)節(jié)單元串聯(lián),并且最后一個調(diào)節(jié)單元的輸出端與第一個調(diào)節(jié)單元連接,所述調(diào)節(jié)單元包括反相器,與所述反相器一端連接的負(fù)載電容,與所述負(fù)載電容另一端連接的調(diào)節(jié)開關(guān),所述調(diào)節(jié)開關(guān)的另一端接地,其中,所述調(diào)節(jié)開關(guān)由所述增量積累調(diào)制器的輸出信號控制。
優(yōu)選地,所述數(shù)字控制振蕩器通過調(diào)節(jié)負(fù)載電容或電源供電方式來調(diào)節(jié)振蕩頻率。
如上所述,本發(fā)明的數(shù)字化鎖頻環(huán),具有以下有益效果:
1.通過在頻率/數(shù)字轉(zhuǎn)換單元中采用開關(guān)電容的方式來實(shí)現(xiàn)頻率-電壓的轉(zhuǎn)換,使其對工藝參數(shù)的漂移不敏感,而且還通過利用電容的比例,使得轉(zhuǎn)換系數(shù)精確而不隨溫度發(fā)生變化。
2.通過采用數(shù)字校準(zhǔn)、調(diào)制方式,將信號處理轉(zhuǎn)移到數(shù)字電路上,使其在深亞微米工藝中性能更穩(wěn)定,但成本卻更低。
3.通過采用增量積累調(diào)制器,將高bit的數(shù)字控制信號轉(zhuǎn)換成低bit的數(shù)字控制信號,不僅使數(shù)字控制振蕩器的設(shè)計(jì)更加簡單,而且不損失精度。
附圖說明
圖1顯示為現(xiàn)有技術(shù)中模擬鎖頻環(huán)的電路圖。
圖2顯示為本發(fā)明所述數(shù)字化鎖頻環(huán)的結(jié)構(gòu)框圖。
圖3顯示為本發(fā)明所述頻率/數(shù)字轉(zhuǎn)換單元的電路圖。
圖4顯示為本發(fā)明所述頻率/數(shù)字轉(zhuǎn)換單元的信號轉(zhuǎn)換過程的波形圖。
圖5顯示為本發(fā)明輸出時鐘信號經(jīng)過頻率/數(shù)字轉(zhuǎn)換單元后的數(shù)字序列的波形圖。
圖6顯示為本發(fā)明所述控制電路的電路圖。
圖7顯示為本發(fā)明所述校準(zhǔn)單元的電路圖。
圖8顯示為本發(fā)明所述增量積累調(diào)制器的電路圖。
圖9顯示為本發(fā)明所述數(shù)字控制振蕩器的電路圖。
元件標(biāo)號說明
1 頻率/數(shù)字轉(zhuǎn)換單元
11 頻率/電壓轉(zhuǎn)換電路
K1 第一開關(guān)
K2 第二開關(guān)
K3 第三開關(guān)
K4 第四開關(guān)
K5 第五開關(guān)
C1 第一電容
C2 第二電容
12 比較器
13 第一計(jì)數(shù)器
14 第一鎖存器
15 第二鎖存器
16 控制電路
FO 輸出時鐘信號
S1 第一時鐘信號
S2 第二時鐘信號
VFV 頻率/電壓轉(zhuǎn)換電路的輸出信號
SFL 檢測周期控制信號
VREF 參考電壓
CVR 比較器的輸出信號
SFD 頻率/數(shù)字轉(zhuǎn)換單元的輸出信號
2 校準(zhǔn)單元
21 第一加法器
22 第二加法器
23 第一存儲單元
24 第二存儲單元
K6 第一校準(zhǔn)開關(guān)
K7 第二校準(zhǔn)開關(guān)
K8 第一正常工作開關(guān)
SFM 校準(zhǔn)單元的輸出信號
3 增量積累調(diào)制器
31 第三加法器
32 濾波器
33 量化器
SSD 增量積累調(diào)制器的輸出信號
4 數(shù)字控制振蕩器
41 調(diào)節(jié)單元
I1 反相器
C3 負(fù)載電容
K9 調(diào)節(jié)開關(guān)
具體實(shí)施方式
以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式,本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用,本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用,在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
請參閱圖2至圖9。需要說明的是,本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想,遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制,其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變,且其組件布局型態(tài)也可能更為復(fù)雜。
如圖2所示,本發(fā)明提供一種數(shù)字化鎖頻環(huán),所述鎖頻環(huán)包括:
頻率/數(shù)字轉(zhuǎn)換單元,用于在檢測周期內(nèi),檢測數(shù)字控制振蕩器的輸出時鐘信號,并輸出與所述輸出時鐘信號頻率對應(yīng)的數(shù)字序列;
與所述頻率/數(shù)字轉(zhuǎn)換單元連接的校準(zhǔn)單元,當(dāng)所述校準(zhǔn)單元處于校準(zhǔn)狀態(tài)下時,用于存儲頻率/數(shù)字轉(zhuǎn)換單元的輸出信號,同時輸出使所述輸出時鐘信號為標(biāo)準(zhǔn)時鐘信號的預(yù)設(shè)數(shù)值;當(dāng)所述校準(zhǔn)單元處于正常工作狀態(tài)時,用于輸出與所述頻率/數(shù)字轉(zhuǎn)換單元的輸出信號相關(guān)的輸出信號;
與所述校準(zhǔn)單元連接的增量積累調(diào)制器,用于將校準(zhǔn)單元的輸出信號轉(zhuǎn)換為1bit的調(diào)制信號;以及
分別與所述頻率/數(shù)字轉(zhuǎn)換單元、校準(zhǔn)單元及增量積累調(diào)制器連接的數(shù)字控制振蕩器,用于根據(jù)所述調(diào)制信號調(diào)整其輸出時鐘信號,同時將所述輸出時鐘信號輸入到所述頻率/數(shù)字轉(zhuǎn)換單元、校準(zhǔn)單元及增量積累調(diào)制器。
需要說明的是,所述檢測周期為TFL=TFO*NC,其中,TFL為檢測周期,TFO為數(shù)字控制振蕩器的輸出時鐘周期,NC為輸出時鐘周期的數(shù)目。
具體的,如圖3所示,所述頻率/數(shù)字轉(zhuǎn)換單元包括:
頻率/電壓轉(zhuǎn)換電路,用于將數(shù)字控制振蕩器產(chǎn)生的輸出時鐘信號轉(zhuǎn)換為電壓信號;
與所述頻率/電壓轉(zhuǎn)換電路連接的比較器,用于將頻率/電壓轉(zhuǎn)換電路產(chǎn)生的電壓信號與參考電壓進(jìn)行比較,并輸出比較結(jié)果;
與所述比較器連接的第一計(jì)數(shù)器,用于根據(jù)數(shù)字控制振蕩器的輸出時鐘信號來計(jì)數(shù)所述比較器輸出信號的寬度;
分別與所述比較器及第一計(jì)數(shù)器連接的第一鎖存器,用于在比較器的輸出信號發(fā)生翻轉(zhuǎn)時,將第一計(jì)數(shù)器的輸出信號進(jìn)行鎖存;以及
分別與所述第一鎖存器及檢測周期控制信號連接的第二鎖存器,用于在檢測周期開始時,將上一個檢測周期中第一鎖存器的輸出信號進(jìn)行鎖存。
其中,所述頻率/電壓轉(zhuǎn)換電路包括第一開關(guān),所述第一開關(guān)的一端連接輸入的時鐘信號,另一端分別與所述第二開關(guān)的一端及第一電容的一端連接,所述第二開關(guān)的另一端接地,所述第一電容的另一端則分別與所述第三開關(guān)的一端及第四開關(guān)的一端連接,所述第三開關(guān)的另一端接地,所述第四開關(guān)的另一端分別與運(yùn)算放大器的第一輸入端、第二電容的一端、及第五開關(guān)的一端連接,所述運(yùn)算放大器的第二輸出端接地,所述運(yùn)算放大器的輸出端與第二電容的另一端、第五開關(guān)的另一端、及比較器連接。
需要說明的是,輸出時鐘信號通過所述頻率/數(shù)字轉(zhuǎn)換單元,各個信號的波形圖如圖4和圖5所示。
需要說明的是,所述第一、第三開關(guān)由第一時鐘信號控制,所述第二、第四開關(guān)由第二時鐘信號控制,所述第五開關(guān)由檢測周期控制信號控制,其中,所述第一、第二時鐘信號為一對互為反相的輸出時鐘信號。
需要說明的是,所述第一、第二、第三、第四、第五開關(guān)為增強(qiáng)型NMOS管或CMOS管中的一種。
需要說明的是,所述頻率/數(shù)字轉(zhuǎn)換單元的輸出信號與數(shù)字控制振蕩器的時鐘周期成正比。
具體的,如圖6所示,所述檢測周期控制信號由控制電路產(chǎn)生,所述控制電路包括第二計(jì)數(shù)器。
需要說明的是,所述第二計(jì)數(shù)器的輸入端為數(shù)字控制振蕩器的輸出時鐘信號FO,輸出端為檢測周期控制信號SFL,其中,所述第二計(jì)數(shù)器的計(jì)數(shù)周期為NC個輸出時鐘信號;所述第二計(jì)數(shù)器的輸入、輸出波形如圖6所示。
具體的,如圖7所示,所述校準(zhǔn)單元包括第一校準(zhǔn)開關(guān),所述第一校準(zhǔn)開關(guān)的一端與所述頻率/數(shù)字轉(zhuǎn)換單元連接,所述第一校準(zhǔn)開關(guān)的另一端與第一存儲單元的一端連接,所述第一存儲單元的另一端與第一加法器的第二輸入端連接,所述第一加法器的第一輸入端與所述頻率/數(shù)字轉(zhuǎn)換單元連接,所述第一加法器的輸出端與第二加法器的第一輸入端連接,所述第二加法器的第二輸入端與第二存儲單元的一端連接,所述第二加法器的輸出端與第一正常工作開關(guān)的一端連接,所述第二存儲單元的另一端與所述第二校準(zhǔn)開關(guān)的一端連接,所述第二校準(zhǔn)開關(guān)的另一端與所述第一正常工作開關(guān)的另一端連接,作為所述校準(zhǔn)單元的輸出端。
其中,通過所述鎖頻環(huán)上電初始化或軟件來實(shí)現(xiàn)所述校準(zhǔn)單元是處于校準(zhǔn)狀態(tài)或正常工作狀態(tài)。
當(dāng)所述校準(zhǔn)單元工作在校準(zhǔn)狀態(tài)下時,第一校準(zhǔn)開關(guān)及第二校準(zhǔn)開關(guān)閉合,第一正常工作開關(guān)斷開,此時,所述頻率/數(shù)字轉(zhuǎn)換單元的輸出信號SFD存入所述第一存儲單元中,并在第二存儲單元中寫入預(yù)設(shè)數(shù)值,使得輸出時鐘信號FO=FOC,其中,F(xiàn)OC為希望得到的標(biāo)準(zhǔn)時鐘信號。
當(dāng)所述校準(zhǔn)單元工作在正常工作狀態(tài)下時,第一正常工作開關(guān)閉合,第一校準(zhǔn)開關(guān)及第二校準(zhǔn)開關(guān)斷開,此時,校準(zhǔn)單元的輸出信號SFM=SFD-SFD0+SFDC0,其中,SFD0為第一存儲單元內(nèi)保存的數(shù)值,SFDC0為第二存儲單元內(nèi)保存的數(shù)值。
需要說明的是,所述校準(zhǔn)單元的驅(qū)動時鐘為數(shù)字控制振蕩器的輸出時鐘信號。
具體的,所述頻率/電壓轉(zhuǎn)換電路的輸出信號VFV=VREF*(C1/C2)*n;其中,n是頻率/電壓轉(zhuǎn)換電路的工作時間,即檢測周期TFL。
需要說明的是,根據(jù)VFV、VREF及n的值,通過上式可以求出C1與C2的比值。由此可知,C1與C2的比值與數(shù)字控制振蕩器的輸出時鐘信號FO及參考電壓相關(guān)VREF。
具體的,如圖8所示,所述增量積累調(diào)制器包括第三加法器,所述第三加法器的第一輸入端與所述校準(zhǔn)單元連接,所述第三加法器的輸出端與濾波器的一端連接,所述濾波器的另一端與所述量化器的一端連接,所述量化器的另一端與所述第三加法器的第二輸出端連接,并作為所述增量積累調(diào)制器的輸出端。
需要說明的是,所述增量積累調(diào)制器的驅(qū)動時鐘為數(shù)字控制振蕩器的輸出時鐘信號。
具體的,如圖9所示,所述數(shù)字控制振蕩器包括多個調(diào)節(jié)單元串聯(lián),并且最后一個調(diào)節(jié)單元的輸出端與第一個調(diào)節(jié)單元連接,所述調(diào)節(jié)單元包括反相器,與所述反相器一端連接的負(fù)載電容,與所述負(fù)載電容另一端連接的調(diào)節(jié)開關(guān),所述調(diào)節(jié)開關(guān)的另一端接地,其中,所述調(diào)節(jié)開關(guān)由所述增量積累調(diào)制器的輸出信號控制。
需要說明的是,所述數(shù)字控制振蕩器通過調(diào)節(jié)負(fù)載電容或電源供電方式來調(diào)節(jié)振蕩頻率。
下面請參閱圖2~9對本發(fā)明所述數(shù)字化鎖頻環(huán)的工作情況進(jìn)行說明。
數(shù)字控制振蕩器輸出的輸出時鐘信號進(jìn)入所述頻率/數(shù)字轉(zhuǎn)換單元,所述頻率/數(shù)字轉(zhuǎn)換單元將所述輸出時鐘信號轉(zhuǎn)換成與之對應(yīng)的數(shù)字序列輸出到所述校準(zhǔn)單元;所述校準(zhǔn)單元對輸入的信號進(jìn)行校準(zhǔn)后輸出到增量積累調(diào)制器,增量積累調(diào)制器將輸入的信號轉(zhuǎn)換成1bit的調(diào)制信號,并通過該調(diào)制信號控制所述數(shù)字控制振蕩器的調(diào)節(jié)開關(guān),以此實(shí)現(xiàn)調(diào)整數(shù)字控制振蕩器的頻率。
綜上所述,本發(fā)明的數(shù)字化鎖頻環(huán),具有以下有益效果:
1.通過在頻率/數(shù)字轉(zhuǎn)換單元中采用開關(guān)電容的方式來實(shí)現(xiàn)頻率-電壓的轉(zhuǎn)換,使其對工藝參數(shù)的漂移不敏感,而且還通過利用電容的比例,使得轉(zhuǎn)換系數(shù)精確而不隨溫度發(fā)生變化。
2.通過采用數(shù)字校準(zhǔn)、調(diào)制方式,將信號處理轉(zhuǎn)移到數(shù)字電路上,使其在深亞微米工藝中性能更穩(wěn)定,但成本卻更低。
3.通過采用增量積累調(diào)制器,將高bit的數(shù)字控制信號轉(zhuǎn)換成低bit的數(shù)字控制信號,不僅使數(shù)字控制振蕩器的設(shè)計(jì)更加簡單,而且不損失精度。
所以,本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價值。
上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效,而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下,對上述實(shí)施例進(jìn)行修飾或改變。因此,舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變,仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。