本發(fā)明涉及電路設計技術領域，特別涉及一種多路并行的雙向電平轉換電路。

背景技術：

電平轉換在電子電路設計中經(jīng)常用到，特別是在數(shù)字電路產(chǎn)品廣泛使用的今天，各種廠家推出的邏輯芯片存在工作時邏輯電平水平并不統(tǒng)一，這就造成不同的數(shù)字芯片在工作時邏輯電平不一致而無法正常通信的情況，例如芯片a（在本專利的描述中，將工作邏輯電平相對較低的芯片定義為“低電平芯片”）工作邏輯電平為3.3v，而芯片b（在本專利的描述中，將工作邏輯電平相對較高的芯片定義為“高電平芯片”）工作邏輯電平為12v，此時低電平芯片（芯片a）和高電平芯片（芯片b）就不能直接進行邏輯通信，若讓芯片a和芯片b直接進行邏輯通信就會存在無法識別對方發(fā)來的數(shù)字信號或燒壞芯片邏輯端口的可能，為了解決這類電平不匹配的問題，在設計數(shù)字電路產(chǎn)品時，就需要考慮對不同邏輯電平進行相互轉換，特別是雙向邏輯電平的轉換。

現(xiàn)有的雙向電平轉換電路大多是基于多個分立元件搭建而成，例如中國專利cn1996758a中利用反相器+三極管+二極管+上拉電阻等分立元器件來搭建；中國專利cn103199847a中通過控制兩顆npn型三極管的通斷時序，以實現(xiàn)第一電平信號與第二電平信號之間的雙向轉換。這些電路大多存在以下的問題：1、只能實現(xiàn)一路雙向電平轉換。2、采用數(shù)量較多的分立元器件搭建（單個雙向電平轉換電路中涉及的分立元件數(shù)量均在10個以上），電路整體結構較復雜、不夠簡潔且整塊電路體積較大，這樣的電路結構難以在細小的空間內(nèi)實現(xiàn)多路并行io邏輯電平轉換的同時搭建。此外，由于涉及的元件過多，實際生產(chǎn)時還容易出現(xiàn)因某一個元件焊接不良而導致整個電路無法工作的情況。

技術實現(xiàn)要素：

本發(fā)明要解決的技術問題是提供一種涉及的分立元件數(shù)量少、結構簡潔、體積較小的多路并行的雙向電平轉換電路。

為了解決上述技術問題，本發(fā)明采用如下技術方案：一種多路并行的雙向電平轉換電路，包括若干個內(nèi)部含有多個運放u1的集成運放芯片以及與所述運放u1相同數(shù)量的外部電路，所述外部電路與運放u1一一對應，所述外部電路包擴電阻r1、電阻r2、二極管d1、用于連接正電源的正電源接口vcc、用于連接高電平芯片的第一電平接口vcc1_io和用于連接低電平芯片的第二電平接口vcc2_io，所述第一電平接口vcc1_io連接電阻r1，所述電阻r1分別連接電阻r2、第二電平接口vcc2_io和運放u1的同向輸入端，所述電阻r2分別連接gnd和運放u1的反向輸入端，所述運放u1的電源正端連接正電源接口vcc（對于一個集成運放芯片來說，其包含的所有運放u1的電源正端并聯(lián)且均連接至集成運放芯片的+vcc引腳，該集成運放芯片的+vcc引腳即為正電源接口vcc），所述運放u1的電源負端接gnd，所述運放u1的輸出端連接二極管d1的正極，所述二極管d1的負極連接第一電平接口vcc1_io，所述正電源接口vcc輸入運放u1電源正端的電壓值與高電平芯片的工作邏輯電平值vcc1相等；

其中，vcc1*r2/(r1+r2)等于或近似等于vcc2；

上式中，所述vcc2為低電平芯片的工作邏輯電平值，所述r1為電阻r1的阻值，所述r2為電阻r2的阻值。

進一步地，所述外部電路還包括電阻r3和電阻r4，所述電阻r2分別連接gnd和電阻4，所述電阻r4再分別連接運放u1的反向輸入端和電阻r3，所述電阻r3連接正電源接口vcc；

其中，0<vcc1*r4/(r3+r4)<vcc2*(1/3)；

上式中，所述r3為電阻r3的阻值，所述r4為電阻r4的阻值。其中，所述高電平芯片的工作邏輯電平值vcc1為12v，所述低電平芯片的工作邏輯電平值vcc2為3.3v，所述電阻r1的阻值r1為5.1kω，所述電阻r2的阻值r2為2kω，所述電阻r3的阻值r3為10kω，所述r4的阻值r4為1kω。

本發(fā)明包含多路雙向電平轉換電路，下面取本發(fā)明中的一路雙向電平轉換電路為例來介紹其工作原理：

當?shù)碗娖叫酒倪壿嬰娖絭cc2先來到時，其會經(jīng)第二電平接口vcc2_io直接輸入運放u1的同向輸入端（因為電阻r1分別連接電阻r2、第二電平接口vcc2_io和運放u1的同向輸入端，也就是說，電阻r2、第二電平接口vcc2_io和運放u1的同向輸入端均連接至電阻r1的下端，故第二電平接口vcc2_io和運放u1的同向輸入端直接相連），由于電阻r2分別連接gnd和運放u1的反向輸入端，也就是說，運放u1的反向輸入端也連接gnd，同時運放u1的電源負端也接gnd，故運放u1的反向輸入端及電源負端電壓值均為0，顯然，運放u1的同向輸入端電壓值（為經(jīng)第二電平接口vcc2_io輸入的低電平芯片的邏輯電平值）大于0，即運放u1的同向輸入端電壓值大于反向輸入端的電壓值，故運放u1輸出端向第一電平接口vcc1_io輸出的電壓值為加在其電源正端的電壓值，而電源正端的電壓值與高電平芯片的工作邏輯電平值相等，由此實現(xiàn)了低電平向高電平轉換，使得低電平芯片可以與高電平芯片進行通信，其中，設置在運放u1輸出端與第一電平接口vcc1_io之間的二極管d1可以防止第一電平接口vcc1_io先供上電時對運放u1輸出端造成損壞。

當高電平芯片的邏輯電平vcc1先來到時，該電平經(jīng)第一電平接口vcc1_io輸入電路，由于第一電平接口vcc1_io連接電阻r1，而電阻r1分別連接電阻r2、第二電平接口vcc2_io和運放u1的同向輸入端，也就是說第二電平接口vcc2_io連接電阻r1的下端以及運放u1的同向輸入端，此外，電阻r2還分別連接gnd和運放u1的反向輸入端，也就是說電阻r2下端及運放u1的反向輸入端均接gnd，即電阻r2下端及運放u1的反向輸入端電壓為0，此時第二電平接口vcc2_io的電壓值為運放u1同向輸入端的輸入電壓值，即電阻r1下端的電壓值。當然也可以這樣理解，在電路中，電阻r1和電阻r2串聯(lián)分壓，第一電平接口vcc1_io輸入的電壓經(jīng)電阻r1分壓后再加載在電阻r2兩端的電壓值即為第二電平接口vcc2_io的電壓值（因為電阻r2下端電壓為0），通過電阻r1和電阻r2串聯(lián)分壓，使得輸入電平經(jīng)電阻r1分壓后，電路后段的電壓值降低，從而實現(xiàn)高電平轉換成符合低電平芯片工作要求的低電平，使得高電平芯片可以與低電平芯片通信。

其他雙向電平轉換電路的工作原理與以上電路一樣，在此不再贅述。

綜上所述，本發(fā)明提供的多路并行的雙向電平轉換電路能夠?qū)崿F(xiàn)在高、低電平間雙向電平轉換，使得多組不同邏輯電平的數(shù)字芯片可以相互正常通信。本發(fā)明利用集成運放內(nèi)部含有多個運放單元，結合外部電路一起構成電平轉換電路，電平轉換電路的最大轉換路數(shù)，取決于采用的集成運放芯片的個數(shù)（假設數(shù)量為n個）和集成運放內(nèi)部含有的運放個數(shù)（假設個數(shù)為m），二者的乘積為設計所能達到的最大電平轉換路數(shù)（即n*m個）。上述多路并行的雙向電平轉換電路采用最為常見的集成運放芯片、電阻和二極管搭建而成，外部電路涉及到的分立元件數(shù)量少，整體成本非常低，更加重要的是，其電路結構極為簡潔、緊湊，整塊電路體積非常?。ㄒ部梢愿鶕?jù)需要將所有外部電路集成到一塊芯片上，這樣可以進一步減小電路體積），尤其適合應用在外部空間狹小但同時又要實現(xiàn)多路并行io邏輯電平轉換的場合。

附圖說明

圖1為本發(fā)明實施例的整體結構框圖；

圖2為本發(fā)明實施例中運放與外部電路的連接結構示意圖；

圖3為用實施例中的一路雙向電平轉換電路實現(xiàn)3.3v邏輯電平轉12v邏輯電平的計算機軟件仿真示意圖；

圖4為用實施例中的一路雙向電平轉換電路實現(xiàn)12v邏輯電平轉3.3v邏輯電平的計算機軟件仿真示意圖。

具體實施方式

為了便于本領域技術人員的理解，下面結合具體實施例與附圖對本發(fā)明作進一步的說明。

見圖1和2所示，多路并行的雙向電平轉換電路，包括若干個內(nèi)部含有多個運放u1的集成運放芯片以及與運放u1相同數(shù)量的外部電路，外部電路與運放u1一一對應，外部電路電阻r1、電阻r2、二極管d1、用于連接正電源的正電源接口vcc、用于連接高電平芯片的第一電平接口vcc1_io和用于連接低電平芯片的第二電平接口vcc2_io，第一電平接口vcc1_io連接電阻r1，電阻r1分別連接電阻r2、第二電平接口vcc2_io和運放u1的同向輸入端，電阻r2分別連接gnd和運放u1的反向輸入端，運放u1的電源正端連接正電源接口vcc，運放u1的電源負端接gnd，運放u1的輸出端連接二極管d1的正極，二極管d1的負極連接第一電平接口vcc1_io，正電源接口vcc輸入運放u1電源正端的電壓值與高電平芯片的工作邏輯電平值vcc1相等；

其中，vcc1*r2/(r1+r2)等于或近似等于vcc2；

上式中，所述vcc2為低電平芯片的工作邏輯電平值，所述r1為電阻r1的阻值，所述r2為電阻r2的阻值。

本實施例包含多路雙向電平轉換電路，下面取其中一路雙向電平轉換電路為例來介紹其工作原理，具體來說，以該雙向電平轉換電路用于12v邏輯電平和3.3v邏輯電平之間的雙向電平相互轉換為例來對其工作原理進行說明。

1）先給運放u1供上工作電壓，通過正電源接口vcc輸入至運放u1電源正端的電壓vcc(+)=12v,電源負端的電壓vcc(-)=0v（接地）。

2）設置電阻r1的阻值為5.1kω，電阻r2的阻值為2kω。

下面具體分析如何轉換：

a）假設當3.3v_io邏輯電平先到來時，即先有3.3v的電平經(jīng)第二電平接口vcc2_io輸入運放u1同向輸入端，此時運放u1同向輸入端電壓v(+)=3.3v，而此時運放u1反向輸入端電壓v（-）=0v，所以v(+)>v(-)，于是u1的輸出vout=vcc(+)=12v,也就是第一電平接口vcc1_io產(chǎn)生了12v_io邏輯電平輸出，實現(xiàn)了3.3v_io邏輯電平轉換為12v_io邏輯電平的功能，對這個方向的電平轉換功能進行計算機軟件仿真，具體仿真圖如圖3所示，由圖3可以看出，當?shù)诙娖浇涌趘cc2_io給定3.3v邏輯電平輸入時，仿真電壓表測得出r1上端電壓到地之間的電壓差為11.463v，近似為12v邏輯電平，故認為實現(xiàn)了3.3v邏輯電平轉12v邏輯電平；

b)假設當12v_io邏輯電平先到來時，u1同向輸入端的輸入電壓為v(+)=r2*12v/(r1+r2)=3.38v，近似可以看成3.3v，即3.3v_io邏輯電平，所以此時完成了由12v_io邏輯電平轉3.3v_io邏輯電平的功能，這個方向的邏輯電平轉換功能的計算機軟件仿真圖如圖4所示。由圖4可以看出，當?shù)谝浑娖浇涌趘cc1_io的輸入電壓等于12v時，第二電平接口vcc2_io的電壓可以直接由r1和r2分壓得出，此時仿真電壓表測量得出第二電平接口vcc2_io的電壓等于3.3v，從而完成了12v邏輯電平轉成3.3v邏輯電平的功能。

在該電路中，設置在運放u1輸出端與第一電平接口vcc1_io之間的二極管d1可以防止第一電平接口vcc1_io先供上電時對運放u1輸出端造成損壞。

以上為12v邏輯電平和3.3v邏輯電平之間的雙向電平相互轉換的例子，本領域技術人員應當明白，當需要轉換的邏輯電平不同時，只要對應調(diào)整電阻的阻值以及加在運放上的工作電壓值即可。

綜上所述，上述實施例提供的多路并行的雙向電平轉換電路能夠?qū)崿F(xiàn)在高、低電平間雙向電平轉換，使得多組不同邏輯電平的數(shù)字芯片可以相互正常通信。上述實施例利用集成運放內(nèi)部含有多個運放單元，結合外部電路一起構成電平轉換電路，電平轉換電路的最大轉換路數(shù)，取決于采用的集成運放芯片的個數(shù)（假設數(shù)量為n個）和集成運放內(nèi)部含有的運放個數(shù)（假設個數(shù)為m），二者的乘積為設計所能達到的最大電平轉換路數(shù)（即n*m個）。上述多路并行的雙向電平轉換電路采用最為常見的集成運放芯片、電阻和二極管搭建而成，外部電路涉及到的分立元件數(shù)量少，整體成本非常低，更加重要的是，其電路結構極為簡潔、緊湊，整塊電路體積非常?。ㄒ部梢愿鶕?jù)需要將所有外部電路集成到一塊芯片上，這樣可以進一步減小電路體積），尤其適合應用在外部空間狹小但同時又要實現(xiàn)多路并行io邏輯電平轉換的場合。

作為更進一步的改進，見圖2-4所示，外部電路還包括電阻r3和電阻r4，設置電阻r3為10kω，電阻r4為1kω，電阻r2分別連接gnd和電阻4，電阻r4再分別連接運放u1的反向輸入端和電阻r3，電阻r3連接正電源接口vcc。由于電阻r3和電阻r4串聯(lián)分壓作用，可以防止第二電平接口vcc2_io無輸入時或零點幾伏特的電壓擾動導致運放u1的誤輸出。還是以12v邏輯電平和3.3v邏輯電平之間的雙向電平相互轉換為例，在圖2和圖3中，運放u1反向輸入端電壓v（-）=r4*vcc1/(r4+r3)=1.09v，0v<1.09v<1.1v，分出的這個1.09v電壓值可以防止當?shù)诙娖浇涌趘cc2_io無輸入時，運放u1誤動作產(chǎn)生錯誤輸出。

上述實施例為本發(fā)明較佳的實現(xiàn)方案，除此之外，本發(fā)明還可以其它方式實現(xiàn)，在不脫離本技術方案構思的前提下任何顯而易見的替換均在本發(fā)明的保護范圍之內(nèi)。

為了讓本領域普通技術人員更方便地理解本發(fā)明相對于現(xiàn)有技術的改進之處，本發(fā)明的一些附圖和描述已經(jīng)被簡化，并且為了清楚起見，本申請文件還省略了一些其它元素，本領域普通技術人員應該意識到這些省略的元素也可構成本發(fā)明的內(nèi)容。