本發(fā)明屬于計算機技術領域，尤其涉及一種dds信號的生成系統(tǒng)及方法。

背景技術：

隨著海洋測量技術的不斷發(fā)展，多波束測深儀以其測深效率高，測量效果好，無遺漏測量等一系列優(yōu)點獲得廣泛應用。因此多波束測深儀應用范圍不斷擴展。我國在大量進口國外多波束測深儀并且廣泛應用的基礎上，積累了很多應用及技術方面的經驗和技術。最近幾年，國產多波束的研制開發(fā)也逐步開展起來。

在多波束信號處理過程中，首先要取得多波束多個通道的正交下變頻信號。這是通過與相位正交的直接數(shù)字頻率合成(英文：directdigitalsynthesis，簡稱：dds)信號混頻產生的。因此，首先系統(tǒng)要生成相位正交的dds信號。

常規(guī)dds信號生成一般使用如下兩種方法：

一種是采用相位累加器方法，預先計算出某頻率不同相位時刻的幅值差，在不同的相位時刻，計算出相應的信號值。

另一種方法是查表法，首先預先計算出某頻率不同相位時刻的幅值，并對應存儲形成該頻率下的相位-幅值表。然后在不同的相位時刻，通過查該頻率下的相位-幅值表得到相應的幅值。

這兩種方法，特別是查表法，在現(xiàn)代無線電通訊，特別是雷達和聲納中已得到廣泛應用。它的特點是簡單，易使用。隨著現(xiàn)場可編程門陣列(英文：field-programmablegatearray，簡稱：fpga)技術的發(fā)展，相位查表生成dds信號可以達到很高速度，用來完成較高頻率信號的正交下變頻。

但這兩種方法的缺點是顯而易見的。如果需dds信號頻率變化，相應的相位-幅值表就要變化。而且，在信號的每個周期，信號值的數(shù)量必須是整數(shù)，才能完成連續(xù)信號的dds生成，否則就要存儲多個周期的不同相位時的信號值。因此，靈活性很差。

此外，要輸出某些信號周期與時鐘周期無法整除信號時，上述方法則無線實現(xiàn)dds信號的生成。

因此，對于產生不同頻率的dds信號，以上方法的系統(tǒng)代價是比較高的。

而在多波束測深儀中，為了達到不同的測量效果，并與不同頻率換能器相接。經常要求多波束的工作頻率隨時可調整。

技術實現(xiàn)要素：

本發(fā)明的目的是克服上述兩種方法在需要產生不同頻率的dds信號時的不足，提供一種利用自回歸(英文：autoregressive，簡稱：ar)模型生成dds信號的方法，在系統(tǒng)代價不增加太多的情況下，使dds信號產生的靈活性大大提高，滿足了多波束應用的需要。

為了解決上述技術問題，本發(fā)明提供了如下的技術方案：

第一方面，本發(fā)明提供了一種dds信號的生成系統(tǒng)，該生成系統(tǒng)包括：時鐘輸入模塊、參數(shù)輸入模塊、計算模塊以及下變頻器，其中：

該時鐘輸入模塊與該計算模塊的時鐘輸入端電性連接；

該參數(shù)輸入模塊與該計算模塊的參數(shù)輸入端電性連接；

該計算模塊的輸出端與該下變頻器電性連接。

進一步的，該計算模塊包括電性連接的計算單元和浮點轉定點單元，其中：

該計算單元分別與該時鐘輸入模塊、該參數(shù)輸入模塊電性連接，該浮點轉定點單元與該下變頻器電性連接。

第二方面，本發(fā)明還提供了一種dds信號的生成方法，該生成方法應用于如第一方面所描述的生成系統(tǒng)中，該生成方法包括：

時鐘輸入模塊按照預定的時鐘輸入頻率向計算模塊輸入時鐘信號；

參數(shù)輸入模塊根據該預定的時鐘輸入頻率、需要生成的dds信號的頻率以及第一相位，計算出第一組參數(shù)，將生成的第一組參數(shù)發(fā)送給計算模塊，所述第一組參數(shù)為浮點數(shù)；

計算模塊將第一組參數(shù)中的第一參數(shù)和第二參數(shù)作為二階自回歸ar模型的初始狀態(tài)參數(shù)，將第一組參數(shù)中的第三參數(shù)和第四參數(shù)作為二階ar模型的系統(tǒng)常數(shù)，依次得到不同時刻的第一組信號值，將第一組信號值均由浮點數(shù)轉換為定點數(shù)后輸送至下變頻器。

可選的，該生成方法包括：

參數(shù)輸入模塊根據該預定的時鐘輸入頻率、需要生成的該dds信號的頻率以及第二相位，計算出第二組參數(shù)，將生成的第二組參數(shù)發(fā)送給計算模塊，第二相位與第一相位相差90度，所述第二組參數(shù)為浮點數(shù)；

計算模塊將第二組參數(shù)中的第一參數(shù)和第二參數(shù)作為二階自回歸ar模型的初始狀態(tài)參數(shù)，將第二組參數(shù)中的第三參數(shù)和第四參數(shù)作為二階ar模型的系統(tǒng)常數(shù)，依次得到不同時刻的第二組信號值，將第二組信號值均由浮點數(shù)轉換為定點數(shù)后輸入至下變頻器，第一組信號和第二組信號為同頻正交的兩組dds信號。

可選的，該生成方法還包括：

下變頻器將收到的第一組信號值和第二組信號值進行下變頻處理并輸出。

第三方面，本發(fā)明還提供了一種dds信號的生成方法，該生成方法包括：

根據預定的時鐘輸入頻率、需要生成的dds信號的頻率以及第一相位，計算出第一組參數(shù)，所述第一組參數(shù)為浮點數(shù)；

將該第一組參數(shù)中的第一參數(shù)和第二參數(shù)作為二階自回歸ar模型的初始狀態(tài)參數(shù)，將該第一組參數(shù)中的第三參數(shù)和第四參數(shù)作為該二階ar模型的系統(tǒng)常數(shù)，依次得到不同時刻的第一組信號值。

可選的，該生成方法還包括：

根據該預定的時鐘輸入頻率、需要生成的該dds信號的頻率以及第二相位，計算出第二組參數(shù)，該第二相位與該第一相位相差90度，所述第二組參數(shù)為浮點數(shù)；

將該第二組參數(shù)中的第一參數(shù)和第二參數(shù)作為二階自回歸ar模型的初始狀態(tài)參數(shù)，將該第二組參數(shù)中的第三參數(shù)和第四參數(shù)作為該二階ar模型的系統(tǒng)常數(shù)，依次得到不同時刻的第二組信號值，該第一組信號值和該第二組信號值為同頻正交的兩組dds信號。

可選的，該生成方法包括：

在得到第一組信號后，將第一組信號由浮點數(shù)轉換為定點數(shù)；

在得到第二組信號后，將第二組信號由浮點數(shù)轉換為定點數(shù)；

將轉換為定點數(shù)的第一組信號和第二組信號進行下變頻處理并輸出。

根據上述技術方案，本發(fā)明可以實現(xiàn)的有益效果至少包括：僅需要利用二階的ar模型就可以生成同頻正交的dds信號，且適用于任一種頻率，系統(tǒng)代價小，輸入參數(shù)極少，靈活性極高，特別適用于隨時調節(jié)頻率的聲納信號正交下變頻，具有極大的推廣價值。

應當理解的是，以上的一般描述和后文的細節(jié)描述僅是示例性的，并不能限制本發(fā)明。

附圖說明

此處的附圖被并入說明書中并構成本說明書的一部分，示出了符合本發(fā)明的實施例，并與說明書一起用于解釋本發(fā)明的原理。

圖1a是本發(fā)明一個實施例提供的dds信號的生成系統(tǒng)的結構示意圖；

圖1b是本發(fā)明另一個實施例提供的dds信號的生成系統(tǒng)的結構示意圖

圖2a是本發(fā)明一個實施例提供的生成第一組dds信號的方法的流程圖；

圖2b是本發(fā)明一個實施例提供的生成同頻的第二組dds信號的方法的流程圖；

圖3是本發(fā)明另一個實施例提供的dds信號的生成方法的流程圖；

圖4a-圖4d是本發(fā)明一個實施例提供的由四組參數(shù)值對應得到的四組dds信號的波形示意圖。

具體實施方式

這里將詳細地對示例性實施例進行說明，其示例表示在附圖中。下面的描述涉及附圖時，除非另有表示，不同附圖中的相同數(shù)字表示相同或相似的要素。以下示例性實施例中所描述的實施方式并不代表與本發(fā)明相一致的所有實施方式。相反，它們僅是與如所附權利要求書中所詳述的、本發(fā)明的一些方面相一致的裝置和方法的例子。

ar模型也叫自回歸模型，通過輸入信號序列的遞歸完成信號模型的建立，并由此完成信號產生，處理及其它功能。如下式：

y(n)＝a1*y(n-1)+a2*y(n-2)+……am*y(n-m)

其中a1，a2，……am等為不同的系統(tǒng)常數(shù)，y(n)，y(n-1)，y(n-m)為不同時刻的信號序列，通過此差分方程依次輸出信號序列。而信號的特征由方程的系統(tǒng)常數(shù)及方程的初始狀態(tài)決定。

不同的系統(tǒng)常數(shù)及初始狀態(tài)得出的信號差異非常大。本發(fā)明的關鍵是采用了極簡單的二階ar模型序列，并結合二個初始狀態(tài)生成dds信號。

二階ar模型如下式：

y(n)＝a1*y(n-1)+a2*y(n-2)

本發(fā)明的難點是：要生成穩(wěn)定可靠的dds信號，ar模型的回歸系數(shù)精度要足夠高。

因此本發(fā)明各實施例采用32位浮點數(shù)進行ar遞歸計算，得出結果后再轉化為定點數(shù)，并將轉換為定點數(shù)的信號輸給下變頻器進行下變頻，本申請所涉及到的系統(tǒng)框圖如圖1所示。

圖1a是本發(fā)明一個實施例提供的dds信號的生成系統(tǒng)的結構示意圖，該生成系統(tǒng)至少包括：時鐘輸入模塊110、參數(shù)輸入模塊120、計算模塊130以及下變頻器140，其中：時鐘輸入模塊110與計算模塊130的時鐘輸入端電性連接；參數(shù)輸入模塊120與計算模塊130的參數(shù)輸入端電性連接；計算模塊130的輸出端與下變頻器140電性連接。

在一種可能的實現(xiàn)中，請參見圖1b所示，該計算模塊130可以包括電性連接的計算單元131和浮點轉定點單元132，其中：計算單元131分別與時鐘輸入模塊110、參數(shù)輸入模塊120電性連接，浮點轉定點單元132與下變頻器140電性連接。

很顯然，在實際實現(xiàn)時，上述時鐘輸入模塊、參數(shù)輸入模塊中的一種或全部也可以與計算模塊作為一個整體。

在實際應用中，上述生成系統(tǒng)可以為多波束測深儀或為多波束測深儀的一部分。

下面結合圖2a對本發(fā)明利用浮點參數(shù)的ar模型生成dds信號的方法進行舉例說明。

圖2a是本發(fā)明一個實施例提供的生成第一組dds信號的方法的流程圖，該生成方法可以應用于圖1a或圖1b所示的生成系統(tǒng)中，該生成方法可以包括：

步驟201，時鐘輸入模塊按照預定的時鐘輸入頻率向計算模塊輸入時鐘信號；

步驟202，參數(shù)輸入模塊根據該預定的時鐘輸入頻率、需要生成的dds信號的頻率以及第一相位，計算出第一組參數(shù)，并將生成的第一組參數(shù)發(fā)送給計算模塊；

為了保證產生的dds信號的穩(wěn)定可靠性，本申請各個實施例中作為ar模型的參數(shù)均選用了浮點數(shù)，也即這里的第一組參數(shù)均為浮點數(shù)?？蛇x的，浮點數(shù)可以為32位。

步驟203，計算模塊將第一組參數(shù)中的第一參數(shù)和第二參數(shù)作為二階自回歸ar模型的初始狀態(tài)參數(shù)，將第一組參數(shù)中的第三參數(shù)和第四參數(shù)作為二階ar模型的系統(tǒng)常數(shù)，依次得到不同時刻的第一組信號值，將第一組信號值由浮點數(shù)轉換為定點數(shù)，將轉換為定點數(shù)的第一組信號值輸送至下變頻器。

為了便于描述，這里將第一組參數(shù)中的第一參數(shù)記為y(0)，第二參數(shù)記為y(1)，第三參數(shù)記為a1，第四參數(shù)記為a2，其中y(0)，y(1)為需要生成的dds信號的頻率所對應的兩個不同時刻的兩個信號值，上述第一組參數(shù)均為浮點數(shù)。

為了保證要生成穩(wěn)定可靠的dds信號，ar模型的回歸系數(shù)精度要足夠高，因此本實施例中第一組參數(shù)均為32位浮點數(shù)，也即采用32位浮點數(shù)進行ar遞歸計算。

由二階ar模型的公式y(tǒng)(n)＝a1*y(n-1)+a2*y(n-2)可知，y(2)＝a1*y(0)+a2*y(1)，這樣則可以得到y(tǒng)(2)，依次類推，可以得到各個不同時刻所對應的信號值，即第一組信號值。

由于是使用了浮點參數(shù)的ar模型，因此上述通過ar模型自回歸得到的第一組信號值中的各個信號值均為浮點數(shù)。

在將第一組信號值輸入至下變頻器之前，計算模塊先將第一組信號值均由浮點數(shù)轉換為定點數(shù)，然后再將轉換為定點數(shù)的第一組信號值輸送至下變頻器。

可替換的，上述計算的過程可以通過計算模塊中的計算單元實現(xiàn)，當計算單元每得到一個信號值時，則將該信號值發(fā)送給浮點轉定點單元，該浮點轉定點單元將該信號值由浮點數(shù)轉換為定點數(shù)，然后將轉換為定點數(shù)的第一組信號值輸送至下變頻器。

可替換的，若上述生成系統(tǒng)采用了浮點轉定點單元，該浮點轉定點單元則在將信號值由浮點數(shù)轉換為定點數(shù)之后，則將該定點數(shù)輸入給下變頻器。

由上述步驟201至步驟203就可以得到上述頻率、第一相位所對應的第一組信號。

為了能夠得到與第一組信號同頻正交的第二組信號，可以通過圖2b所示的步驟：

步驟204，參數(shù)輸入模塊根據該預定的時鐘輸入頻率、需要生成的該dds信號的頻率以及第二相位，計算出第二組參數(shù)，將生成的第二組參數(shù)發(fā)送給計算模塊，第二相位與第一相位相差90度；

這里的時鐘輸入頻率以及dds信號的頻率均與步驟202中提及的相同，為了產生dds信號，這里的第二相位與第一相位正交，即相差90度。

同理，這里的第二組參數(shù)也均為浮點數(shù)?？蛇x的，浮點數(shù)可以為32位。

步驟205，計算模塊將第二組參數(shù)中的第一參數(shù)和第二參數(shù)作為二階自回歸ar模型的初始狀態(tài)參數(shù)，將第二組參數(shù)中的第三參數(shù)和第四參數(shù)作為二階ar模型的系統(tǒng)常數(shù)，依次得到不同時刻的第二組信號值，將第二組信號值均由浮點數(shù)轉換為定點數(shù)后輸入至下變頻器；

計算模塊先將第二組信號值均由浮點數(shù)轉換為定點數(shù)后輸入至下變頻器，第一組信號和第二組信號為同頻正交的兩組dds信號。

步驟206，下變頻器將收到的第一組信號值和第二組信號值進行下變頻處理并輸出。

由上述步驟201至步驟209完成了同頻正交的兩組dds信號的生成，其僅使用了浮點參數(shù)的二階ar模型，系統(tǒng)代價以及運算成功均比較低；由于可以根據需要生成的dds信號的頻率來生成二階ar模型需要的初始狀態(tài)和常數(shù)參數(shù)，因此可應用于各種頻率，靈活性極高，特別適用于隨時調節(jié)頻率的聲納信號正交下變頻，具有極大的推廣價值。

在另一種可能的實現(xiàn)方式中，利用浮點參數(shù)的ar模型生成dds信號的方法也可以應用于生成裝置中，也即上述的時鐘輸入模塊、參數(shù)輸入模塊以及計算模塊可以為一個整體(這里將該整體稱為生成裝置)，該生成裝置可以為軟件、硬件或軟硬件的結合，請參見圖3所示，該生成方法可以包括：

步驟301，根據預定的時鐘輸入頻率、需要生成的dds信號的頻率以及第一相位，計算出第一組參數(shù)；

同理，為了保證產生的dds信號的穩(wěn)定可靠性，本申請各個實施例中作為ar模型的參數(shù)均選用了浮點數(shù)，也即這里的第一組參數(shù)均為浮點數(shù)?？蛇x的，浮點數(shù)可以為32位。

步驟302，將第一組參數(shù)中的第一參數(shù)和第二參數(shù)作為二階自回歸ar模型的初始狀態(tài)參數(shù)，將第一組參數(shù)中的第三參數(shù)和第四參數(shù)作為二階ar模型的系統(tǒng)常數(shù)，依次得到不同時刻的第一組信號值；

步驟303，根據預定的時鐘輸入頻率、需要生成的dds信號的頻率以及第二相位，計算出第二組參數(shù)，第二相位與第一相位相差90度；

同理，這里的第二組參數(shù)也均為浮點數(shù)。可選的，浮點數(shù)可以為32位。

步驟304，將第二組參數(shù)中的第一參數(shù)和第二參數(shù)作為二階自回歸ar模型的初始狀態(tài)參數(shù)，將第二組參數(shù)中的第三參數(shù)和第四參數(shù)作為二階ar模型的系統(tǒng)常數(shù)，依次得到不同時刻的第二組信號值；

第一組信號值和第二組信號值為同頻正交的兩組dds信號。

步驟305，在得到第一組信號后，將第一組信號由浮點數(shù)轉換為定點數(shù)，在得到第二組信號后，將第二組信號由浮點數(shù)轉換為定點數(shù)；

步驟306，將轉換為定點數(shù)的第一組信號和第二組信號進行下變頻處理并輸出。

為了說明本申請生成方法生成的dds信號的穩(wěn)定可靠性，下面提供兩組實驗。

在第一組實驗中，需要生成的dds信號的頻率為第一頻率，其第一組參數(shù)分別為：y(0)＝1.414212e+0，y(1)＝-3.432743e-6，a1＝1.414212e+0，a2＝-1.000000e+0，均為浮點數(shù)，則輸出dss信號如圖4a所示，每個周期8個點。

該第一頻率下，與圖4a所對應的信號的相位相差90度，第二組參數(shù)分別為：y(0)＝1.414212e+0，y(1)＝2.000000e+0，a1＝1.414212e+0，a2＝-1.000000e+0，均為浮點數(shù)，則輸出dss信號如圖4b所示，每個同期8個點。

在第二種實驗中，需要生成的dds信號的頻率為第二頻率，其第一組參數(shù)分別為：y(0)＝1.285575e+0，y(1)＝1.969615e+0，a1＝1.532089e+0，a2＝-1.000000e+0，均為浮點數(shù)，則輸出dss信號如圖4c所示，每個周期9個點。

該第一頻率下，與圖4c所對應的信號的相位相差90度，第二組參數(shù)分別為：y(0)＝1.532089e+0，y(1)＝3.472964e+0，a1＝1.532089e+0，a2＝-1.000000e+0，均為浮點數(shù)，則輸出dss信號如圖4d所示，每個周期9個點。

由于fpga性能的飛速發(fā)展，此發(fā)明的實施性也得到了保證。以低端的spartan6為例，ip核完成一次單精度浮點乘最小只要9個時鐘周期。一次單精度浮點加減最小只要12個周期，一次單精度浮點轉定點32位最小可以在6個周期完成。因此.即使不使用流水線，完全完成一次dds信號序列生成并輸出也只要40個時鐘周期。對于內部工作時鐘可高達250m的運算周期來說，可以輕松完成點間隔為40m時鐘周期的dds信號生成。若信號周期內最少取4個點，則可完成10m頻率的dds信號生成。對于普通的多波束完及普通聲納完全夠用。

綜上所述，本發(fā)明提出的dds信號的生成方法，僅需要利用二階的ar模型就可以生成同頻正交的dds信號，且適用于任一種頻率，系統(tǒng)代價小，輸入參數(shù)極少，靈活性極高，特別適用于隨時調節(jié)頻率的聲納信號正交下變頻，具有極大的推廣價值。

本領域技術人員在考慮說明書及實踐這里發(fā)明的發(fā)明后，將容易想到本發(fā)明的其它實施方案。本申請旨在涵蓋本發(fā)明的任何變型、用途或者適應性變化，這些變型、用途或者適應性變化遵循本發(fā)明的一般性原理并包括本發(fā)明未發(fā)明的本技術領域中的公知常識或慣用技術手段。說明書和實施例僅被視為示例性的，本發(fā)明的真正范圍和精神由下面的權利要求指出。

應當理解的是，本發(fā)明并不局限于上面已經描述并在附圖中示出的精確結構，并且可以在不脫離其范圍進行各種修改和改變。本發(fā)明的范圍僅由所附的權利要求來限制。