本發(fā)明構(gòu)思涉及一種制造半導體裝置的方法以及通過該方法制造的半導體裝置，更具體地，涉及一種制造具有提高的可靠性的半導體裝置的方法以及通過該方法制造的半導體裝置。

背景技術(shù)：

1、半導體裝置由于其小尺寸、多功能和/或低制造成本而在電子工業(yè)中具有重要作用。隨著電子工業(yè)的發(fā)展，半導體裝置已經(jīng)越來越集成化。為了半導體裝置的高集成度，半導體裝置的圖案的線寬正在減小。然而，為了圖案的精細，需要新的曝光技術(shù)和/或昂貴的曝光技術(shù)，使得難以高度集成半導體裝置。因此，最近已經(jīng)對新的集成技術(shù)進行了各種研究。

技術(shù)實現(xiàn)思路

1、本發(fā)明構(gòu)思的一些實施例提供了一種制造故障發(fā)生較少的半導體裝置的方法以及通過該方法制造的半導體裝置。

2、本發(fā)明構(gòu)思的一些實施例提供一種制造具有改善的結(jié)構(gòu)穩(wěn)定性的半導體裝置的方法以及通過該方法制造的半導體裝置。

3、本發(fā)明構(gòu)思的一些實施例提供了一種制造具有改善的電特性的半導體裝置的方法以及通過該方法制造的半導體裝置。

4、根據(jù)本發(fā)明構(gòu)思的一些實施例，一種制造半導體裝置的方法可以包括：在半導體襯底中形成限定有源區(qū)的器件隔離溝槽；形成共形地覆蓋半導體襯底的頂表面和器件隔離溝槽的內(nèi)壁的第一襯墊電介質(zhì)層；形成共形地覆蓋第一襯墊電介質(zhì)層的第二襯墊電介質(zhì)層；在半導體襯底上形成填充器件隔離溝槽的埋置電介質(zhì)層；對第二襯墊電介質(zhì)層和埋置電介質(zhì)層執(zhí)行拋光工藝，以形成器件隔離結(jié)構(gòu)；在半導體襯底上形成與有源區(qū)相交的掩模圖案；以及使用掩模圖案來圖案化有源區(qū)的部分和器件隔離結(jié)構(gòu)的部分以形成柵極溝槽。在拋光工藝之后，通過拋光工藝形成的第一襯墊電介質(zhì)層的頂表面、第二襯墊電介質(zhì)層的頂表面和埋置電介質(zhì)層的頂表面可以彼此共面。

5、根據(jù)本發(fā)明構(gòu)思的一些實施例，一種制造半導體裝置的方法可以包括：在半導體襯底中形成限定有源區(qū)的器件隔離溝槽；形成共形地覆蓋所述半導體襯底的頂表面和器件隔離溝槽的內(nèi)壁的第一襯墊電介質(zhì)層；形成共形地覆蓋所述第一襯墊電介質(zhì)層的第二襯墊電介質(zhì)層；在半導體襯底上形成填充器件隔離溝槽的埋置電介質(zhì)層；對第二襯墊電介質(zhì)層和埋置電介質(zhì)層執(zhí)行拋光工藝，以形成器件隔離結(jié)構(gòu)，其中，拋光工藝持續(xù)至暴露出第一襯墊電介質(zhì)層的頂表面為止；在半導體襯底上形成第一掩模圖案，并且在第一掩模圖案上形成第二掩模圖案，其中，在第一掩模圖案中形成的圖案與在第二掩模圖案中形成的圖案相同；通過使用第二掩模圖案對有源區(qū)和器件隔離結(jié)構(gòu)執(zhí)行第一蝕刻工藝；去除第二掩模圖案；以及通過使用第一掩模圖案對有源區(qū)和器件隔離結(jié)構(gòu)執(zhí)行第二蝕刻工藝。在拋光工藝之后，第一襯墊電介質(zhì)層的頂表面和第二襯墊電介質(zhì)層的頂表面可以處于相同的豎直水平處。可以執(zhí)行第一蝕刻工藝和第二蝕刻工藝，使得可以圖案化有源區(qū)的部分和器件隔離結(jié)構(gòu)的部分以形成柵極溝槽。

6、根據(jù)本發(fā)明構(gòu)思的一些實施例，一種制造半導體裝置的方法可以包括：在半導體襯底中形成限定有源區(qū)的器件隔離溝槽；形成共形地覆蓋半導體襯底的頂表面和器件隔離溝槽的內(nèi)壁的第一襯墊電介質(zhì)層；形成共形地覆蓋所述第一襯墊電介質(zhì)層的第二襯墊電介質(zhì)層；在半導體襯底上形成填充器件隔離溝槽的埋置電介質(zhì)層；對第二襯墊電介質(zhì)層和埋置電介質(zhì)層執(zhí)行拋光工藝，以形成器件隔離結(jié)構(gòu)，其中，拋光工藝持續(xù)至第二襯墊電介質(zhì)層的頂表面和第一襯墊電介質(zhì)層的頂表面處于相同的豎直水平處；在半導體襯底上形成與有源區(qū)相交的掩模圖案；以及通過使用掩模圖案對有源區(qū)的部分和器件隔離結(jié)構(gòu)的部分進行圖案化以形成柵極溝槽。柵極溝槽可以在第一方向上與半導體襯底上的有源區(qū)相交。柵極溝槽在第二方向上的寬度可以沿著第一方向是均勻的。第二方向可以與第一方向正交。

技術(shù)特征：

1.一種制造半導體裝置的方法，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其中，形成所述掩模圖案的步驟包括：

3.根據(jù)權(quán)利要求2所述的方法，其中，在通過所述拋光工藝形成的所述第二襯墊電介質(zhì)層的頂表面上方，所述第一掩模層的頂表面和所述第二掩模層的頂表面是實質(zhì)上平坦的。

4.根據(jù)權(quán)利要求2所述的方法，其中，形成所述柵極溝槽的步驟包括：

5.根據(jù)權(quán)利要求1所述的方法，其中，在所述拋光工藝之后，所述半導體襯底的底表面和所述第一襯墊電介質(zhì)層的頂表面之間的第一距離實質(zhì)上與所述半導體襯底的底表面和所述第二襯墊電介質(zhì)層的頂表面之間的第二距離以及所述半導體襯底的底表面和所述埋置電介質(zhì)層的頂表面之間的第三距離相同。

6.根據(jù)權(quán)利要求1所述的方法，其中，

7.根據(jù)權(quán)利要求1所述的方法，其中，所述拋光工藝包括化學機械拋光工藝。

8.根據(jù)權(quán)利要求7所述的方法，其中，在所述化學機械拋光工藝中使用的漿料相對于所述第一襯墊電介質(zhì)層和所述第二襯墊電介質(zhì)層具有蝕刻選擇性。

9.根據(jù)權(quán)利要求1所述的方法，

10.根據(jù)權(quán)利要求1所述的方法，還包括：

11.一種制造半導體裝置的方法，所述方法包括：

12.根據(jù)權(quán)利要求11的方法，其中，在所述拋光工藝之后，所述第一襯墊電介質(zhì)層的頂表面、所述第二襯墊電介質(zhì)層的頂表面和所述埋置電介質(zhì)層的頂表面彼此共面。

13.根據(jù)權(quán)利要求11所述的方法，其中，所述第一掩模圖案和所述第二掩模圖案具有板形形狀。

14.根據(jù)權(quán)利要求13所述的方法，其中，所述第一掩模圖案的頂表面和所述第二掩模圖案的頂表面是實質(zhì)上平坦的。

15.根據(jù)權(quán)利要求11所述的方法，其中，

16.根據(jù)權(quán)利要求11所述的方法，其中，所述拋光工藝包括化學機械拋光工藝，并且

17.根據(jù)權(quán)利要求11所述的方法，

18.一種制造半導體裝置的方法，所述方法包括：

19.根據(jù)權(quán)利要求18的方法，其中，在所述拋光工藝之后，所述第一襯墊電介質(zhì)層的頂表面、所述第二襯墊電介質(zhì)層的頂表面和所述埋置電介質(zhì)層的頂表面實質(zhì)上是平坦的并且彼此共面。

20.根據(jù)權(quán)利要求18所述的方法，其中所述拋光工藝包括化學機械拋光工藝，并且

21.一種半導體裝置，所述半導體裝置通過根據(jù)權(quán)利要求1所述的方法制造。

22.一種半導體裝置，所述半導體裝置通過根據(jù)權(quán)利要求11所述的方法制造。

23.一種半導體裝置，所述半導體裝置通過根據(jù)權(quán)利要求18所述的方法制造。

技術(shù)總結(jié)
提供了制造半導體裝置和半導體裝置。該方法包括：在半導體襯底中形成限定有源區(qū)的器件隔離溝槽；形成覆蓋半導體襯底的頂表面和器件隔離溝槽的內(nèi)壁的第一襯墊電介質(zhì)層；形成覆蓋第一襯墊電介質(zhì)層的第二襯墊電介質(zhì)層；形成填充器件隔離溝槽的埋置電介質(zhì)層；對第二襯墊電介質(zhì)層和埋置電介質(zhì)層執(zhí)行拋光工藝以形成器件隔離結(jié)構(gòu)；形成與有源區(qū)相交的掩模圖案；以及部分地圖案化有源區(qū)和器件隔離結(jié)構(gòu)以形成柵極溝槽。在拋光工藝之后，第一襯墊電介質(zhì)層、第二襯墊電介質(zhì)層和埋置電介質(zhì)層具有通過拋光工藝形成的彼此共面的頂表面。

技術(shù)研發(fā)人員：金永仁,權(quán)炳昊,金睿一,樸鐘爀,裴珍宇,宋景浚,蔣明在,周炳秀
受保護的技術(shù)使用者：三星電子株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10